KR20060122934A - 복수의 어드레스 2 채널 버스 구조 - Google Patents

복수의 어드레스 2 채널 버스 구조 Download PDF

Info

Publication number
KR20060122934A
KR20060122934A KR1020067016881A KR20067016881A KR20060122934A KR 20060122934 A KR20060122934 A KR 20060122934A KR 1020067016881 A KR1020067016881 A KR 1020067016881A KR 20067016881 A KR20067016881 A KR 20067016881A KR 20060122934 A KR20060122934 A KR 20060122934A
Authority
KR
South Korea
Prior art keywords
address
read
write
channel
component
Prior art date
Application number
KR1020067016881A
Other languages
English (en)
Other versions
KR100881049B1 (ko
Inventor
리차드 제라드 호프만
자야 프라카시 수브라마니암 가나산
토마스 존 로워리
페리 윌만 주니어 레마클루스
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20060122934A publication Critical patent/KR20060122934A/ko
Application granted granted Critical
Publication of KR100881049B1 publication Critical patent/KR100881049B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Semiconductor Memories (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

프로세싱 시스템은 복수의 어드레스 2 채널 버스로 연결된 전송컴포넌트 및 수신컴포넌트와 함께 개시된다. 전송장치는 버스의 제 1 채널 상에 복수의 판독 어드레스 위치를 포함하는 판독 어드레스 정보와, 복수의 기입 어드레스 위치들을 포함하는 기입 어드레스 정보, 및 기입 데이터를 브로드캐스팅할 수도 있다. 또한, 전송컴포넌트는 판독 및 기입 어드레스 정보를 한번에 복수의 어드레스 위치들에 브로드캐스팅하도록 구성될 수도 있다. 수신컴포넌트는, 기입 어드레스 정보에 기초하여 제 1채널 상의 기입 데이터 브로드캐스트물을 저장하고, 판독 어드레스 정보에 기초하여 수신컴포넌트로부터 판독 데이터를 검색하고, 버스의 제 2 채널 상의 검색된 판독 데이터를 브로드캐스팅할 수도 있다.
전송컴포넌트, 수신컴포넌트, 송신 채널, 판독 채널

Description

복수의 어드레스 2 채널 버스 구조{A MULTIPLE ADDRESS TWO CHANNEL BUS STRUCTURE}
배경
관련된 출원
본 출원은 2004 년 1 월 22 에 출원된 미국 특허 출원 번호 제60/538,505 호를 우선권 주장한다.
기술분야
본 발명은 일반적으로 디지털 시스템에 관한 것으로, 좀 더 상세하게는, 복수의 어드레스 2채널 버스 구조에 관한 것이다.
배경
컴퓨터는 복잡한 처리 작업을 단지 키패드를 몇 번 쳐서 수행함으로서 전자 산업에 대변혁을 일으켰다. 이런 복잡한 작업들은 버스를 이용해서 빠르고 효율적인 방식으로 서로 통신하는 많은 복합 컴포넌트들을 포함할 수 있다. 버스는 컴퓨터에서 컴포넌트들 사이의 채널 또는 경로이다.
일반적인 컴퓨터는 시스템 메모리를 갖는 프로세서를 포함한다. 높은 대역폭 시스템 버스는 프로세서와 시스템 메모리 사이의 통신을 지원하기 위해 사용 될 수도 있다. 또한, 데이터를 보다 낮은 대역폭 컴포넌트들로 전송하기 위해 사용된 보다 낮은 성능 버스가 있을 수도 있다. 일부의 경우에 있어서, 또한, 다양한 자원을 프로그램할 목적으로 사용된 구성 버스가 있을 수도 있다. 브리지 (bridges) 는 프로토콜 번역을 제공할 뿐만 아니라, 좀 더 높은 대역폭 버스와 좀 더 낮은 대역폭 버스들 사이에서 데이터를 효과적으로 전송하기 위해 사용될 수도 있다.
일반적으로 컴퓨터에 내재하는 버스들은 공유 버스들로 제공된다. 공유 버스는 많은 컴포넌트가 공통된 경로 또는 채널상에서 통신하도록 하는 수단을 제공한다. 최근에 포인트-투-포인트 스위칭 연결에 의해 보다 보편화 되었다. 포인트-투-포인트 스위칭 연결은 서로 통신하면서 버스상의 2개의 컴포넌트들 사이에서 직접 연결을 제공한다. 복수 직접 링크들은 일부의 컴포넌트들이 서로를 느리게 하지 않고 통신하도록 사용될 수도 있다.
일반적으로, 종래의 버스 설계는 독립적이고 개별적인 판독채널, 기입채널 및 하나 이상의 어드레스 채널을 포함한다. 예로서, 프로세서는, 어드레스 채널상에 어드레스 위치를 위치시킴으로써 그리고 적합한 판독/기입 제어 신호를 전송함으로써, 시스템 메모리에 판독하거나 또는 기입할 수 있다. 마이크로프로세서가 시스템 메모리에 데이터를 쓸 때, 마이크로 프로세서는 기입채널 상에서 데이터를 전송한다. 마이크로프로세서가 시스템 메모리에서 데이터를 판독할 때, 마이크로 프로세서는 판독 채널상에서 데이터를 수신한다.
이 특정한 버스 구조가 컴퓨터의 컴포넌트들 사이에서 통신하도록 적합한 표 준화된 방식을 제공하지만, 이는 많은 전용 채널들을 필요로 한다. 이런 채널들은 전력을 소모하는 드라이버, 수신기, 및 버퍼 회로들을 필요로 한다. 집적회로에 응용될 때, 이런 채널들은 중요한 칩 면적을 점유한다. 따라서, 본 발명이 속하는 기술분야에서는 단순화된 버스 구조를 필요로 한다.
개요
본 발명의 일 양태로서, 버스 상에서 전송컴포넌트와 수신컴포넌트의 통신 방법은 다수의 판독 어드레스 위치들을 포함하는 판독 어드레스 정보, 다수의 기입 어드레스 위치들을 포함하는 기입 어드레스 정보, 및 기입 데이터를 제 1채널 상의 전송컴포넌트로부터 브로드캐스팅하는 단계를 포함한다. 또한, 전송컴포넌트는 판독 및 기입 어드레스 정보를 복수의 어드레스 위치들에 한번에 브로드캐스팅한다. 이 방법은 기입 어드레스 정보에 기초하여 제 1채널 상의 기입 데이터 브로드캐스트물을 수신컴포넌트에 저장하는 단계와, 판독 어드레스 정보에 기초하여 수신컴포넌트로부터 판독 데이터를 검색하는 단계와, 수신컴포넌트로부터 제 2채널 상에 검색된 기입 데이터를 브로드캐스팅하는 단계를 더 포함한다.
본 발명의 다른 양태로서, 프로세싱 시스템은 제 1 및 제 2 채널을 갖는 버스, 전송컴포넌트, 수신컴포넌트를 포함한다. 이 전송컴포넌트는 복수의 판독 어드레스 위치를 포함하는 판독 어드레스 정보, 복수의 기입 어드레스 위치들을 포함하는 기입 어드레스 정보, 및 기입 데이터를 제 1채널 상에 브로드캐스팅하도록 구성된다. 그 전송컴포넌트는, 또한, 판독 및 기입 어드레스 정보를 복수의 어 드레스 위치들에 한번에 브로드캐스팅하도록 구성된다. 그 수신컴포넌트는 기입 어드레스 정보에 기초하여 기입 데이터 브로드캐스팅를 제 1채널 상에 저장하고, 판독 어드레스 정보에 기초한 판독 데이터를 검색하고, 제 2 채널 상의 검색된 판독 데이터를 전송컴포넌트에 브로드캐스팅하도록 구성된다.
본 발명의 또 다른 양태로서, 프로세싱 시스템은 제 1 및 제 2 채널을 갖는 버스를 포함한다. 또한, 프로세싱 시스템은, 판독 및 기입 어드레스 정보가 한번에 복수의 어드레스 위치들에 브로드캐스팅되며, 복수의 판독 어드레스 위치를 포함하는 판독 어드레스 정보, 복수의 기입 어드레스 위치들을 포함하는 기입 어드레스 정보, 및 기입 데이터를 제 1채널 상에 브로드캐스팅하기 위한 수단을 포함한다. 프로세싱 시스템은 기입 어드레스 정보에 기초한 기입 데이터 브로드캐스팅를 제 1채널 상에 저장하고, 판독 어드레스 정보에 기초한 판독 데이터를 검색하고, 제 2 채널 상의 검색된 판독 데이터를 전송컴포넌트에 브로드캐스팅하는 수단을 더 포함한다.
본 발명의 다른 실시형태는 아래의 상세한 설명으로부터 당업자에게 자명한 것이며, 여기서, 본 발명의 다양한 실시형태는 예로써 도시되고 기술된다. 알 수 있는 바와 같이 본 발명은 다른 실시형태 및 상이한 실시형태일 수 있고 그들의 다양한 세부적인 사항은 본 발명의 사상과 범위를 벗어나지 않고서, 다양한 다른 관점에서 변형될 수도 있다. 따라서, 본 발명의 도면과 상세한 설명은, 본질적으로, 제한적인 것이 아니라 예시적인 것으로 간주되어야 한다.
도면의 간단한 설명
첨부도면에서, 본 발명의 양태들은 예로서 도시되는 것이며, 제한적인 것이 아니다.
도 1은 프로세싱 시스템에서 2 개의 컴포넌트들 사이에서 2 개의 채널 버스 상의 포인트-투-포인트 연결의 일 예를 도시한 개념 블록도.
도 2는 프로세싱 시스템에서 2 개의 컴포넌트들 사이에서 복수의 어드레스 2 채널 버스 상의 포인트-투-포인트 연결의 일 예를 도시한 개념 블록도.
도 3은 복수의 어드레스 2 채널 버스 상에서 4개의 어드레스 파이프라인된 판독동작을 도시한 타이밍도.
도 4는 복수의 어드레스 2 채널 버스 상에서 6개의 어드레스 파이프라인된 판독동작을 도시한 타이밍도.
도 5는 복수의 어드레스 2 채널 버스 상에서 판독 및 기입 동작들을 도시한 타이밍도.
상세한 설명
첨부된 도면과 관련하여 아래에서 기술된 상세한 설명은 본 발명의 다양한 실시형태들의 설명으로써 의도되며, 본 발명이 실시될 수도 있는 유일한 실시형태를 나타내도록 의도되는 것은 아니다. 본 발명에서 기술된 각각의 실시형태는 오직 본 발명의 예 또는 예시로서만 제공되는 것이며, 다른 실시형태에 대해 반드시 바람직하거나 유리한 것으로써 해석되지는 않아야한다. 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해 특정 세부사항을 포함한다. 그러나, 당업자는 본 발명이 이들 특정 세부사항 없이도 실시될 수도 있음을 알 수도 있다. 몇 개의 예로써, 널리 공지된 구조와 장치가 본 발명의 개념을 모호하게 하는 것을 피하기 위해서 블록도 형태로 도시된다. 두문자어 (acronym) 와 다른 설명적인 용어가 오직 편의성 및 명료화를 위해서 사용될 수도 있으며 본 발명의 범위를 제한하도록 의도되지는 않는다.
도 1은 프로세싱 시스템에서 2 개의 컴포넌트들 사이에서 2 개의 채널 버스 상의 포인트-투-포인트 연결의 일 예를 도시한 개념 블록도이다. 프로세싱 시스템 (100) 은 하나 이상의 프로세싱 기능을 수행하기 위해 협력하는 컴포넌트들의 집합일 수도 있다. 일반적으로, 프로세싱 시스템은 컴퓨터이거나, 또는 컴퓨터에 상주하거나, 그리고 정보를 처리, 검색, 및 저장할 수 있다. 그 프로세싱 시스템 (100)은 독립한 시스템일 수도 있다. 다른 방법으로, 프로세싱 시스템 (100)은, 예로서, 셀룰러 폰을 포함하는, 임의의 장치에 임베드 (embed) 될 수도 있다.
프로세싱 시스템 (100)은 수신 컴포넌트 (104) 와의 통신에 있어서 전송컴포넌트 (102) 과 함께 버스 (106) 상에서 도시된다. 프로세싱 시스템 (100) 의 일 실시 예로서, 그 버스 (106) 는 전송컴포넌트 (102) 과 수신컴포넌트 사이의 전용 버스이다. 프로세싱 시스템 (100) 의 다른 실시 예로서, 전송컴포넌트 (102) 는 버스 (106) 상에서 버스 상호연결 (도시되지는 않음) 을 통해 포인트-투-포인트 연결로 수신컴포넌트 (104) 과 통신한다. 또한, 당업자가 쉽게 알 수 있는 것처럼, 이 공개를 통해 설명된 독창적인 양태는 전용 버스 또는 포인트-투-포인트 스위칭 연결에 제한되지 않으며, 그러나, 예로서, 공유 버스를 포함한 임의의 타입의 버스 기술에 적용될 수도 있다.
전송컴포넌트 (102) 는, 예로서, 마이크로프로세서, 디지털 신호 프로세서 (DSP), 직접 메로리 접속 제어기, 브릿지, 프로그래머블 논리 컴포넌트, 별도의 게이트 또는 트랜지스터 로직, 또는 임의의 다른 정보 처리 컴포넌트을 포함하는, 임의의 타입의 버스 마스터링 컴포넌트일 수도 있다.
수신 컴포넌트 (104) 은, 예로서, 리지스터, 메모리, 브릿지, 또는 정보를 저장하고 검색할 수 있는 임의의 다른 컴포넌트를 포함하는 임의의 저장컴포넌트일 수도 있다. 수신컴포넌트의 각각의 어드레스 위치에서 저장 용량은 특정 응용 및 전체적인 디자인 제약에 의존하여 변할 수도 있다. 설명을 위해, 수신컴포넌트는 어드레스 위치당 1-바이트의 저장용량으로 설명된다.
이 예에서, 그 버스 (106) 의 복잡함은 종래의 버스 구조에서 사용된 어드레스 채널을 제거함으로서 줄어들 수도 있다. 어드레스 채널의 제거는 기입 채널을 "전송 채널" (108) 로 다시 정의함으로써 달성될 수도 있다. 시분할 멀티플렉싱 방식에서, 전송 채널 (108) 은 전송컴포넌트 (102) 과 수신컴포넌트 (104) 사이의 브로드캐스팅 정보에 대한 총칭으로 사용될 수도 있다.
전송컴포넌트 (102) 는 수신컴포넌트 (104) 로부터 판독할 수 있거나, 또는 수신컴포넌트 (104) 에 기입을 할 수도 있다. 전송컴포넌트 (102) 가 수신컴포넌트 (104) 에 기입을 할 경우에 있어서, 전송컴포넌트 (102) 는 수신컴포넌트 (104) 가 기입 동작을 수행할 준비가 되었다는 확인응답에 하나 이상의 측대역 신호 (112) 를 샘플링할 수도 있다. 전송컴포넌트 (102) 가 확인응답을 수신하면, 전송컴포넌트는 뒤에 기입 데이터가 있는 전송 채널 (108) 상에 어드레스 위치를 브로드캐스팅할 수도 있다. 또한, 전송컴포넌트 (102) 는 하나 이상의 측대역 신호 (114) 를 사용하여 기입 동작을 요청할 수도 있고, 데이터 바이트가 브로드캐스팅되는 수를 나타낼 수도 있다. 기입 데이터가 복수 바이트이면, 그 후, 수신 컴포넌트 (104) 은 전송 채널 (108) 상에서 어드레스 위치 브로드 캐스트로서 시작하는 시퀀셜 어드레스 위치들의 블록내에 데이터를 저장할 수도 있다. 예로서, 전송 장치가 뒤에 4-바이트의 기입 데이터가 있는 어드레스 위치 100HEX 를 브로드캐스팅하면, 수신컴포넌트는 100HEX 에서 시작하고 103HEX 에서 끝나는 어드레스 위치의 블록에 데이터를 쓸 수도 있다. 4-바이트의 기입 데이터는 "페이로드 (payload) "로 지칭된다.
전송컴포넌트 (102) 가 수신컴포넌트 (104) 로부터 판독할 경우에 있어서, 수신컴포넌트 (104) 가 기입 동작을 수행할 준비가 되었다는 확인응답에 전송컴포넌트 (102) 는 하나 이상의 측대역 신호 (112) 를 샘플링할 수도 있다. 전송컴포넌트 (102) 가 확인응답을 수신하면, 전송컴포넌트는 전송 채널 (108) 상에 어드레스 위치를 브로드캐스팅할 수도 있다. 전송컴포넌트 (102) 는 판독동작을 수행하고 데이터 바이트가 브로드캐스팅된 수를 나타내기 위해 하나 이상의 측대역 신호 (114) 를 사용할 수도 있다. 판독 데이터가 복수 바이트이면, 그 후, 수 신 컴포넌트는 전송 채널 (108) 상의 어드레스 위치 브로드캐스팅으로 시작하는 시퀀셜 어드레스 위치들의 블록으로부터 데이터를 판독할 수도 있다. 예로서, 전송 장치가 어드레스 위치 200HEX 를 브로드캐스팅하고 4-바이트의 판독 데이터를 요청하면, 수신컴포넌트는 200HEX 에서 시작하고 203HEX으로 끝나는 어드레스 위치의 블록으로부터 판독 데이터를 검색할 수도 있다.
도 2는 프로세싱 시스템에서 2 개의 컴포넌트들 사이에서 복수의 어드레스 2 채널 버스 상의 포인트-투-포인트 연결의 일 예를 도시한 개념 블록도이다. 도 2에서 도시된 실시 예에 있어서, 전송컴포넌트 (102) 는 전송 채널 (108) 을 사용하여 동시에 수신컴포넌트 (104) 내의 2개의 상이한 어드레스 위치 (104a 및 104b) 을 브로드캐스팅한다. 하나 이상의 측대역 신호 (114a 및 101b) 는 어드레스 위치들의 각각와 연결될 수도 있다. 또한, 전송컴포넌트 (102) 는 전송 채널 (108) 을 사용하여 공유 버스 응용에 있어서 하나의 어드레스 위치를 2개의 상이한 수신컴포넌트에 동시에 브로드캐스팅할 수도 있다. 수신컴포넌트가 브릿지이면, 1개 또는 2개의 어드레스 위치들은 브릿지에 접속하기 위해 사용될 수도 있고, 또는 상이한 방법으로 브릿지의 상이한 측면상의 상이한 수신 컴포넌트에 접속될 수도 있다. 버스의 다른 실시 예는, 복수 수신컴포넌트, 수신컴포넌트 내의 복수의 어드레스 위치, 또는 그 임의의 조합에 임의의 개수의 어드레스 위치들에 동시적인 브로드캐스팅을 지원하도록 구성되는 송신 채널을 포함할 수도 있다.
복수의 어드레스 위치를 동시에 브로드캐스팅하기 위한 송신 채널 (108) 의 사용이 수신컴포넌트에 어드레스 정보를 즉시 제공함으로써, 따라서, 판독 대기시간 (latency) 의 양을 줄임으로써 성능을 향상시킬 수도 있다. 또한, 복수의 어드레스 위치의 동시 브로드캐스트물은 판독 채널 (110) 상의 전송컴포넌트 (102) 에 판독 데이터의 좀 더 효과적인 대답 (return) 을 허락할 수도 있다.
복수의 어드레스 버스 응용에 있어서, 전송채널 (108) 은 2개의 32-비트 어드레스를 지원하기 위해 64-비트 폭일 수도 있다. "어드레스 A"로 지칭된, 제 1의 32-비트 어드레스는, 1개의 어드레스 위치 (104a) 를 브로드캐스팅하기 위해 사용될 수도 있다. "어드레스 B"로 지칭된, 제 2의 32-비트 어드레스는, 다른 어드레스 위치 (104b) 를 브로드캐스팅하기 위해 사용될 수도 있다. 이런 구성과 함께, 전송컴포넌트 (102) 는 (1) 2개의 판독동작을 동시에, (2) 2개의 기입 동작을 동시에, (3) 상이한 어드레스 위치에서 판독 및 기입 동작을 동시에, 또는 (4) 동일한 어드레스 위치 또는 위치들에서 판독 및 기입 동작을 동시에 개시할 수도 있다.
무조건적인 어드레싱 계획은 동일한 어드레스 위치들에 동시 판독 및 기입 동작 요청을 조정하기 위해 사용될 수도 있다. 예로서, 전송컴포넌트 (102) 는 제 1 동작에 대하여 어드레스 위치를 어드레스 A로, 제 2 동작에 대하여 어드레스 위치를 어드레스 B로 브로드캐스팅할 수도 있다. 수신컴포넌트 (104) 에 의해 수행된 판독/기입 시퀀스는 이런 어드레싱 계획에 기초하여 순차적인 일관성을 유지할 수 있다. 따라서, 동일한 어드레스 위치가 어드레스 A 및 어드레스 B 로서 사용된다면, 그리고 전송디바이스가 어드레스 A에 대하여 1-바이트 기입 동작 및 어드레스 B에 대하여 1-바이트 판독동작을 신호로 알리면, 그 후, 수신컴포넌트 (104) 는, 송신채널상의 데이터 브로드캐스트물이 이 어드레스 위치에서 전송컴포넌트 (104) 에 대한 송신을 위해 판독 채널에 새롭게 기입된 데이터를 제공하기 전에 어드레스 위치에 기입될 때까지, 기다린다. 반대로, 전송 디바이스가 어드레스 A에 대하여 1-바이트 판독동작 및 어드레스 B에 대하여 1-바이트 기입 동작을 신호로 알리면, 그 후, 송신채널 (108) 부터 이 어드레스 위치까지 새 데이터를 기입하기 전에 수신컴포넌트 (104) 는 이 어드레스 위치에서 판독 채널 (110) 에 이 데이터를 제공한다.
다른 방법으로, 동일한 어드레스 위치에 판독 및 기입 동작 요청들을 순차적으로 브로드캐스팅할 수도 있다. 예로서, 전송컴포넌트 (102) 는 제 1 클럭 사이클 동안 제 1 동작에 대한 어드레스 위치를 어드레스 A로 브로드 캐스트 할 수도 있고, 다음의 클럭 사이클 동안 제 2 동작에 대한 어드레스 위치를 어드레스 B로 브로트 캐스팅할 수도 있다. 이 경우에 있어서, 제 2 클럭 사이클 동안 요청된 동작을 수행하기 전에 수신 컴포넌트는 제 1 클럭 사이클 동안 요청된 동작을 수행할 수도 있다.
또한, 무조건적인 어드레싱 계획은 송신 및 판독 채널 (108 및 110) 상의 데이터 브로드캐스트물의 시퀀스를 제어하기 위해 사용될 수도 있다. 예로서, 전송컴포넌트가 2개의 어드레스 위치로부터 판독동작을 동시에 개시하면, 수신 컴포넌트 (104) 은 어드레스 A와 관련된 판독 데이터 어드레스 앞의 B와 관련된 판독 데이터를 브로드캐스팅할 수도 있다. 유사하게, 전송컴포넌트가 2개의 어드레스 위치에 기입 동작을 동시에 개시하면, 전송컴포넌트는 어드레스 A와 관련된 기입 데이터 앞의 어드레스 B와 관련된 기입 데이터를 브로드캐스팅할 수도 있다. 다른 방법으로는, 측대역 시그널링은 판독 및 기입 데이터의 브로드캐스트물 시퀀스를 제어하기 위해 사용될 수도 있다.
따라서, 지금까지 설명된 다양한 개념은 임의의 갯수의 프로토콜을 사용함으로써 수행될 수도 있다. 다음의 상세한 설명에 있어서, 버스 프로토콜의 일 예가 제시된다. 이런 발명적 양태들이 임의의 적합한 프로토콜과 사용될 수도 있다는 이해와 함께, 이 버스 프로토콜은 프로세싱 시스템의 발명적 양태들을 도시하기 위해 제시된다. 이 프로토콜에 대하여 사용된 기본적인 시글널링은 아래의 표 1에 도시된다. 여기서 설명된 버스구조의 실제 실행에 있어서 당업자는 신호를 쉽게 변화시킬 수 있고 그리고/또는 이 프로토콜에 더하는 것을 쉽게 할 수 있다.
표 1
Figure 112006059911915-PCT00001
도 3은 복수의 어드레스 2 채널 버스 상에서 4개의 어드레스 파이프라인된 판독동작을 도시한 타이밍도이다. 시스템 클럭 (302) 은 전송컴포넌트와 수신컴포넌트 사이의 통신을 동기화하도록 사용될 수도 있다. 설명의 편의상 각각의 사이클에 순서대로 번호를 매기면서, 시스템 클럭 (302) 은 제 14 클럭 사이클까지 도시된다.
2개의 판독동작은 제 2 클럭 사이클 (303) 동안 전송컴포넌트에 의해 개시될 수도 있다. 이는 송신 채널 (318) 상에서 제 1 판독동작 R1 과 관련된 어드레스 위치를 어드레스 A로 그리고 제 2판독동작 R2과 관련된 어드레스 위치를 어드레스B로 브로드캐스팅함으로써 달성될 수도 있다. 그 판독동작은 어드레스 A 및 B 에 판독/기입 신호 표시자 (indicator) 가 "1"이라고 어설트함으로써 선택될 수도 있다. 어드레스 A 및 B 에 대한 판독/기입 신호 표시자는 도 3에서 R/W A (306) 및 R/W B (312) 로 각각 도시된다. 또한, 전송컴포넌트는, A Valid A (304) 및 A Valid B (310) 를 어설트 함으로서 어드레스 위치가 브로드캐스팅되는 것을 수신컴포넌트에게 얼러팅 (alert) 할 수도 있다. 결국, 전송컴포넌트는 수신컴포넌트에게 판독동작에 대하여 페이로드의 크기를 나타내는 신호를 공급할 수도 있다. 이런 신호들은 도 3에서 어드레스 A에 대해서 사이즈 A (308) 및 어드레스 B에 대하여 사이즈 B (314) 로서 도시된다. 일반적으로 당해 기술분야에서 데이터 비트 (beat) 라고 지칭된, 페이로드를 브로드캐스팅하기 위해 필요한 클럭 사이클의 수는 페이로드의 크기를 나타내기 위해 사용될 수도 있다. 예로서, 사이즈 A (308) 및 사이즈 B (314) 는 모두 2개의 데이터 비트를 나타낸 다. 이것은, 어드레스 A에서 시작하는 16 시퀀셜 어드레스 위치들의 블록에서 16-바이트 페이로드를 판독 할 수 있고 어드레스 B에서 시작하는 16 시퀀셜 어드레스 위치들의 블록에서 다른 16-바이트 페이로드를 판독할 수 있다는 것을, 의미한다.
수신컴포넌트는 유효 어드레스 위치들이 송신 채널 (318) 상에 브로드캐스팅될 때를 결정하기 위해 A Valid A (304) 및 A Valid B (310) 신호를 모니터할 수도 있다. 수신 컴포넌트가 A Valid A (304) 및 A Valid B (310) 신호의 어설트를 검출할 때, 수신컴포넌트는 송신 채널 (318) 로부터 어드레스 정보를 샘플링할 수도 있고 전송컴포넌트가 어드레스 A 및 B에 대하여 판독 또는 기입 동작을 요청하는 지를 결정하기 위해 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) 을 샘플링할 수도 있다. 이 정보와, 그리고 사이즈 A (308) 및 사이즈 B (314) 에 나타난 페이로드의 크기에 기초하여, 수신컴포넌트는 적합한 어드레스 위치에 판독 데이터를 검색하기 시작할 수도 있다. 또한, 그 수신정보는 수신컴포넌트가 브로드캐스팅을 성공적으로 수신하였다는 것을 나타내기 위해 전송 Ack (316) 신호를 어설트할 수도 있다.
제 2 클럭 사이클 (303) 의 말단에서, 전송컴포넌트는 전송 Ack (316) 의 어설트를 검출할 수도 있고, 2개 이상의 판독동작을 개시하면서 응답할 수도 있다. 이것은 송신 채널 (318) 상에 제 3 판독동작 (R3) 과 관련된 어드레스 위치를 어드레스 A로 제 4 판독동작 (R4) 과 관련된 어드레스 위치를 어드레스 B로 브로드캐스 팅함으로써, 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) 을 "1"로 설정함으로써, Valid A (304) 및 A Valid B (310) 신호를 어설트함으로써, 사이즈 A (308) 및 사이즈 B (314) 신호를 사용하여 페이로드의 크기를 수신컴포넌트에 나타냄으로써 달성될 수도 있다. 이 경우에 있어서, 양쪽의 판독동작에 대한 페이로드의 크기는 16-바이트이다.
수신컴포넌트가 A Valid A (304) 및 A Valid B (310) 신호의 어설트를 검출할 수도 있고, 송신 채널 (318) 로부터 어드레스 정보를 샘플링할 수도 있고, 그리고 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) 를 샘플링할 수도 있다. 이 정보와, 그리고 사이즈 A (308) 및 사이즈 B (314) 에 나타난 페이로드의 크기에 기초하여, 수신컴포넌트는 적합한 어드레스 위치에 판독 데이터를 검색하기 시작할 수도 있다. 또한, 그 수신컴포넌트는 수신컴포넌트가 그 브로드캐스팅을 성공적으로 수신하였다는 것을 나타내기 위해 전송 Ack (316) 신호를 어설트할 수도 있다.
제 3 클럭 사이클 (305) 의 말단에서 전송컴포넌트가 전송 Ack (316) 의 어설트를 검출하면, 전송컴포넌트는 제 4 클럭 사이클 (307) 동안 수신컴포넌트에게 판독 또는 기입 동작을 요청하지 않는다는 것을 나타내기 위해, A Valid A (304) 및 A Valid B (310) 신호를 디어설트할 수도 있다.
수신 컴포넌트의 판독 대기시간 (latency) 으로 인하여, 판독 데이터가 이용가능하기 전에 일부의 클럭 사이클 지연이 있을 수도 있다. 이 경우에 있어서, 제 1 판독동작 R1 과 관련된 판독 데이터 R1(1) 의 제 1의 8-바이트는 제 6클럭 사이클 (311) 동안 수신컴포넌트로부터 검색되고 판독 채널 (322) 상에 브로드캐스팅될 수도 있고, 그리고 제 1 판독동작 R1 과 관련된 판독 데이터 R1(2) 의 제 2의 8-바이트는 제 7 클럭 사이클 (313) 동안 수신컴포넌트로부터 검색되고 판독 채널 (322) 상에 브로드캐스팅될 수도 있다.
유사한 방법으로, 제 2 판독동작 R2 과 관련된 판독 데이터 R2(1)과 R2(2)는 제 8 및 제 9 클럭 사이클 (315 및 317) 동안 수신컴포넌트로부터 검색될 수도 있고 판독 채널 (322) 상에 브로드캐스팅할 수도 있으며, 제 3 판독동작 R3 과 관련된 판독 데이터 R3(1) 및 R3(2) 는 제 10 및 제 11 클럭 사이클 (319 및 321) 동안 수신컴포넌트로부터 검색될 수도 있고 판독 채널 (322) 상에 브로드캐스팅될 수도 있으며, 제 4 판독동작 R4 과 관련된 판독 데이터 R4(1) 및 R4(2) 는 제 12 및 제 13 클럭 사이클 (323 및 325) 동안 수신컴포넌트로부터 검색될 수도 있고 판독 채널 (322) 상에 브로드캐스팅될 수도 있다.
이 8 클럭 사이클 브로드캐스팅 동안, 수신컴포넌트는 판독 채널 (322) 상에 판독 데이터를 브로드캐스팅하는 것을 전송컴포넌트에게 나타내기 위해 판독 Ack (324) 신호를 어설트할 수도 있다.
도 4는 복수의 어드레스 2 채널 버스 상에서 6개의 어드레스 파이프라인된 판독동작을 도시한 타이밍도이다. 도 3과 관련되어 상술된 4개의 판독동작은 도 4에서 반복되고, 따라서, 여기서는 추가적인 설명은 하지 않는다.
송신 채널 (318) 상에서 제 5판독동작 R5 과 관련된 어드레스 위치를 어드레스 A로 그리고 제 6 동작 R6 관련된 어드레스 위치를 어드레스 B로 브로드캐스팅하고, 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) 을 "1"로 설정하고, A Valid A (304) 및 A Valid B (310) 을 어설트하고, 그리고 사이즈 A (308) 및 사이즈 B (314) 의 신호를 사용하여 수신컴포넌트에게 페이로드의 크기를 나타냄으로써 제4 클럭 사이클 (307) 에서 전송컴포넌트가 2개의 추가적인 판독동작을 개시할 수도 있다.
동일한 클럭 사이클동안, 수신컴포넌트는, 예로서, 수신컴포넌트의 어드레스 큐 (queue) 가 가득차서 수신컴포넌트가 브로드캐스팅을 지금은 받아 들일 수 없다는 것을 나타내기 위해 전송 Ack (316) 신호를 디어설트할 수도 있다. 제 4 클럭 사이클 (307) 의 말단에, 전송컴포넌트는 전송 Ack (316) 신호를 어설트할 수 없다는 것을 검출할 수도 있다. 응답에 있어서, 전송컴포넌트가 수신컴포넌트로부터 전송 Ack (316) 의 어설트를 검출할 때까지, 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) , A Valid A (304) 및 A Valid B (310) 신호, 그리고 사이즈 A (308) 및 사이즈 B (314) 신호에 대한 적합한 설정과 함께, 송신 채널 (318) 상에 제 5 및 제 6 판독동작 (R5 및 R6) 에 대한 어드레스 위치를 계속해서 브로드캐스팅할 수도 있다. 이런 경우에 있어서, 브로드캐스팅은 제 5, 제 6, 제 7의 클럭 사이클 (309, 311, 및 313) 에서 반복된다. 제 7 사이클 (313) 동안 , 전 송 Ack (316) 신호의 어셜션 (assertion) 에 나타난 것처럼, 수신컴포넌트는 송신 채널 (318) 상에서 브로드캐스팅을 수신할 수도 있고 요청된 동작을 수행할 수도 있다. 전송 Ack (316) 신호의 어셜션에 대한 응답에 있어서, 전송컴포넌트는, 전송컴포넌트가 제 8 클럭 사이클 (315) 동안 반복 브로드캐스팅을 전송하고, A Valid A (304) 및 A Valid B (310) 신호를 디어설트할 필요가 없다는 것을, 결정한다.
다른 방법으로는, 전송 Ack (316) 신호가 제 4 클럭 사이클 (307) 의 말단에서 어설트 되지 않는다는 것을 전송컴포넌트가 검출할 때, 전송컴포넌트는 제 5 및 제 6 판독동작과 관련된 어드레스 위치에 대한 브로드캐스팅을 큐 (queue) 할 수도 있다. 수신컴포넌트가 전송 Ack (316) 신호를 다시 어설트 함으로서 송신채널 (318) 상에 브로드캐스팅을 받아들일 준비가 되었다는 것을 나타낼 때까지 브로드캐스팅은 큐될 수도 있다. 이 경우에 있어서, 제 7 클럭 사이클 (313) 에서 수신컴포넌트가 전송컴포넌트을 어설트할 때까지 전송컴포넌트는 전송 Ack (316) 신호를 모니터할 수도 있다. 전송컴포넌트가 전송 Ack (316) 가 어설트 된다는 것을 검출할 때, 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) , A Valid A (304) 및 A Valid B (310) 신호, 그리고 사이즈 A (308) 및 사이즈 B (314) 신호에 대한 적합한 설정과 함께, 전송컴포넌트가 제 8 클럭 사이클 (315) 에서 송신 채널 (318) 상의 큐된 어드레스 위치들을 다시 브로드캐스팅할 수도 있다. 제 5, 제 6, 제 7 클럭 사이클 (309, 311, 및 313) 동안, 전송컴포넌트는 송신 채널 (318) 상에 새 어드레스 위치들을 브로드캐스팅할 수도 있고, 또는 수신컴포넌트에 임의 의 현저한 기입 데이터를 브로드캐스팅할 수도 있다.
도 4에서, 수신컴포넌트는 송신 채널 (318)상에 브로드캐스팅을 수신할 수도 있고 제 7 클럭 사이클 (313) 에서 요청된 동작을 수행할 수도 있다. 좀더 상세하게는, 수신컴포넌트는 송신 채널 (318) 로부터 어드레스 정보를 샘플링할 수도 있고, 그리고 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) 를 샘플링할 수도 있다. 이 정보와, 사이즈 A (308) 및 사이즈 B (314) 에 나타난 페이로드의 크기에 기초하여, 수신컴포넌트는 새로운 어드레스 위치에서 판독 데이터를 검색하기 시작할 수도 있다. 제 5 판독동작 R5 과 관련된 판독 데이터 R5(1) 의 제 1의 8-바이트는 제 14 클럭 사이클 (327) 동안 수신컴포넌트로부터 검색될 수도 있고 판독 채널 (322) 상에 브로드캐스팅될 수도 있으며, 제 5 판독동작 R5 과 관련된 판독 데이터 R5(2) 의 제 2의 8-바이트는 제 15 클럭 사이클 (329) 동안 수신컴포넌트로부터 검색되고 판독 채널 (322) 상에 브로드캐스팅될 수도 있다. 유사하게, 제 6 판독동작 R6 과 관련된 판독 데이터 R6(1) 의 제 1의 8 바이트는 제 16 클럭 사이클 (331) 동안 수신컴포넌트로부터 검색될 수도 있고 판독 채널 (322) 상에 브로드캐스팅될 수도 있으며, 제 6 판독동작 R6 과 관련된 판독 데이터 R6(2) 의 제 2의 8-바이트는 제 17 클럭 사이클 (333) 동안 수신컴포넌트로부터 검색될 수도 있고 판독 채널 (322) 상에 브로드캐스팅될 수도 있다.
도 5는 복수의 어드레스 2 채널 버스 상에서 판독 및 기입 동작들을 도시한 타이밍도이다. 2개의 판독동작은 제 2 클럭 사이클 (303) 동안 전송컴포넌트에 의해 개시될 수도 있다. 이는 송신 채널 (318) 상에서 제 1 판독동작 R1 과 관련된 어드레스 위치를 어드레스 A로 그리고 제 2판독동작 R2 과 관련된 어드레스 위치를 어드레스 B로 브로드캐스팅함으로써, 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) 을 "1"로 설정함으로써, A Valid A (304) 및 A Valid B (310) 신호를 어설트 함으로써, 사이즈 A (308) 및 사이즈 B (314) 신호를 사용하여 페이로드의 크기를 수신컴포넌트에 나타냄으로써 달성될 수도 있다. 이 경우에 있어서, 양쪽의 어드레스 위치에서 판독동작에 대한 페이로드의 크기는 16-바이트이다.
수신컴포넌트는 A Valid A (304) 및 A Valid B (310) 신호의 어셜션을 검출할 수도 있고, 전송 채널 (318) 로부터 어드레스 정보를 샘플링할 수도 있고, 그리고 판독/기입 신호 표시자 R/W A (306) 및 R/W B (312) 을 샘플링할 수도 있다. 이 정보와, 그리고 사이즈 A (308) 및 사이즈 B (314) 에 나타난 페이로드의 크기에 기초하여, 수신컴포넌트는 적합한 어드레스 위치에 판독 데이터를 검색하기 시작할 수도 있다. 또한, 그 수신컴포넌트는 수신컴포넌트가 브로드캐스팅을 성공적으로 수신하였다는 것을 나타내기 위해 전송 Ack (316) 신호를 어설트할 수도 있다.
제 2 클럭 사이클 (303) 의 말단에서, 전송컴포넌트는 전송 Ack (316) 신호의 어설트를 검출할 수도 있다. 전송 Ack (316) 신호의 어설트에 응답하여, 전송컴포넌트는 A Valid A (304) 및 A Valid B (310) 를 디어설트할 수도 있다. A Valid A (304) 및 A Valid B (310) 신호를 디어설트함으로써, 전송컴포넌트가, 송신 채널 (318) 상에 기입 동작을 브로드캐스팅하거나, 또는 송신 채널 (318) 상에 전혀 브로드캐스팅하지 않는다는 것을, 수신컴포넌트에게 나타낸다. 이 경우에 있어서, 기입 동작 요청을 하지 않았기 때문에 송신 채널 (318) 상에서 어떤것도 브로드캐스팅되지 않는다.
제 5 클럭 사이클 (503)에 있어서, 송신 채널 (318) 상에서 제 1 기입 동작 W1 과 관련된 어드레스 위치를 어드레스 A로 브로드캐스팅함으로써, 기입 동작을 나타내기 위해 판독/기입 신호 표시자 R/W A (306) 을 "0"으로 설정함으로써, A Valid A (304) 신호를 어설트하여 어드레스 위치 브로드캐스트물의 수신컴포넌트를 얼러팅 함으로써, 그리고 사이즈 A (308) 신호를 사용하여 페이로드의 크기를 수신컴포넌트에 나타냄으로써 전송컴포넌트는 기입동작을 개시할 수도 있다. 이 경우에 있어서, 기입 동작에 대한 페이로드의 크기는 도 5에서 나타난 것처럼 4개의 데이터 비트인 32-바이트이다.
이 브로드캐스트물의 응답에 있어서, 수신컴포넌트는 제 5 클럭 사이클 (309) 동안 수신컴포넌트가 브로드캐스팅을 성공적으로 수신하였음을 나타내기 위해 전송 Ack (316) 신호를 어설트할 수도 있다. 또한, 수신컴포넌트는 제 6 클럭 사이클 (311) 동안 수신컴포넌트가 제 1 기입 동작 (W1) 과 관련된 어드레스 위치에 데이터를 쓸 준비가 되었다는 것을 나타내기 위해 기입 Ack (320) 신호를 어설트할 수도 있다.
제 6 클럭 사이클 (311) 에 있어서, 전송컴포넌트는 A Valid A (304) 를 디어설트할 수도 있다. 상술한 바와 같이, A Valid A (304) 신호를 디어설트함으로써, 전송컴포넌트는, 송신 채널 (318) 상에 기입 데이터를 브로드캐스팅하거나, 또는 송신 채널 (318) 상에 전혀 브로드캐스팅하지 않는다는 것을, 수신컴포넌트에게 나타낸다. 이 경우에 있어서, 수신컴포넌트는 제 1 기입 동작 (W1) 과 관련된 기입 데이터의 제 1의 8-바이트를 찾는다. A Valid A 및/또는 A Valid B (304 및 310) 신호를 어설트하는 것이 임의의 시간에 제 2 기입 동작을 요청하지만, 제 1기입 동작에 대한 기입 데이터의 브로드캐스팅이 끝날 때까지 전송컴포넌트는 제 2 기입 동작에 대한 기입 데이터를 전송하지 않는다. 이 접근 방법이 그렇지 않다면 페이로드가 어떤 기입 동작과 관련되 있는지를 나타내기 위해 요구되는 측대역 시그널링 요구조건을 줄이는 경향이 있다.
A Valid A (304) 를 디어설트하면서, 전송컴포넌트는 제 1 기입동작 W1 과 관련된 기입 데이터 W1(1) 의 제 1의 8-바이트를 송신채널 (318) 상에 브로드캐스팅 할 수도 있다. 수신컴포넌트는 8개의 어드레스 위치들의 적합한 블록에 그 데이터를 쓸 수도 있다.
동시에, 제 1 판독동작 R1 과 관련된 판독 데이터 R1(1) 의 제 1의 8-바이트는 수신컴포넌트로부터 검색되고 판독 채널 (322) 상에 브로드캐스팅할 수도 있다. 또한, 수신컴포넌트는 수신컴포넌트가 판독 채널 (322) 상에 판독 데이터를 전송하는 것을 나타내기 위해 판독 Ack (324) 신호를 어설트할 수도 있다.
제 7클럭 사이클 (313) 에서 기입 Ack (320) 신호를 계속해서 어설트하면서, 제 1 기입 동작 W1 과 관련된 기입 데이터 W1(2) 의 제 2의 8-바이트를 송신 채널 (318) 상에 브로드캐스팅할 수도 있다. 수신컴포넌트는 8개의 어드레스 위치들의 적합한 블록에 그 데이터를 기입할 수도 있다.
동시에, 제 1 판독동작 R1 과 관련된 판독 데이터 R1(2) 의 제 2의 8-바이트는 수신컴포넌트로부터 검색되고 판독 채널 (322) 상에 브로드캐스팅할 수도 있다. 또한, 수신컴포넌트는 판독 Ack (324) 신호를 어설트할 수도 있다.
이것은, 제 8 클럭 사이클 (315) 에 있어서, 전송컴포넌트는 새로운 판독동작 후의 새로운 기입 동작을 개시하기 위해 일시적으로 기입 동작 브로드캐스트물을 보류하게 할 수도 있다. 송신 채널 (318) 상에 제 2 기입 동작과 관련된 어드레스 위치 W2 를 어드레스 A로 제 3 기입 동작 R3 과 관련된 어드레스 위치를 어드레스 B로 브로드캐스팅함으로써, 판독/기입 신호 표시자 R/W A (306) 을 "0"으로 설정함으로써, 판독/기입 신호 표시자 R/W B (312) 을 "1"로 설정함으로써, A Valid A (304) 및 A Valid B (310) 신호를 어설트함으로써, 사이즈 A (308) 및 사이즈 B (314) 신호를 사용하여 페이로드의 크기를 수신컴포넌트에 나타냄으로써, 달성될 수도 있다. 이 경우에 있어서, 양쪽의 판독 및 기입 동작에 대한 페이로드의 크기는 16-바이트이다.
동일한 제 8 클럭 사이클 (315) 동안, 제 2 판독동작 R2 와 관련된 판독 데 이터 R2(1) 의 제 1의 8-바이트는 수신컴포넌트에 의해 검색되고 판독 채널 (322) 상에 브로드캐스팅될 수도 있다. 또한, 수신컴포넌트는 판독 Ack (324) 신호를 어설트할 수도 있다.
제 9 클럭 사이클 (317) 에 있어서, 전송컴포넌트는 전송컴포넌트가 송신채널 (318) 상에 기입 데이터 브로드캐스팅을 다시 시작하는 것을 수신컴포넌트에게 나타내기 위해 A Valid A (304) 및 A Valid B (310) 신호를 디어설트할 수도 있다. 기입 Ack (320) 신호를 계속해서 어설트하면서, 전송컴포넌트는 제 1 기입 동작 W1 과 관련된 기입 데이터 W1(3) 의 제 3의 8-바이트를 송신 채널 (318) 상에 브로드캐스팅할 수도 있다. 수신컴포넌트는 8개의 어드레스 위치들의 적합한 블록에 그 데이터를 쓸 수도 있다.
동시에, 제 2 판독동작 R2 과 관련된 판독 데이터 R2(2) 의 제 2의 8-바이트는 수신컴포넌트로부터 검색되고 판독 채널 (322) 상에 브로드캐스팅될 수도 있다. 이 브로드캐스팅과 함께, 제 2 클럭 사이클 (303) 동안 전송컴포넌트에 의해 개시된 양쪽의 판독동작을 끝내고, 따라서, 판독 Ack (324) 신호를 디어설트 할 수도 있다. 수신 컴포넌트의 판독 대기시간 (latency) 으로 인하여, 수신컴포넌트는 제 3 판독동작 (R3) 과 관련된 판독 데이터를 브로드캐스팅할 준비가 되지 않을 수도 있다.
제 12 클럭 사이클 (323) 를 통해 기입 Ack (320) 신호가 계속해서 어설트되 면서, 전송컴포넌트가 제 10 클럭 사이클 (319) 에서 제 1 기입 동작 W1 과 관련된 기입 데이터 W1(4)의 마지막 8-바이트를 송신 채널 (318) 상에 브로드캐스팅할 수도 있다. 또한, 전송컴포넌트는 제 11 클럭 사이클 (321) 에서 제 2 기입 동작 W2와 관련된 기입 데이터 W2(1) 의 제 1의 8 바이트와 제 12 클럭 사이클 (323)에서 제 2 기입 동작 W2 와 관련된 기입 데이터 W2(2) 의 마지막 8 바이트를 브로드캐스팅 할 수도 있다. 수신컴포넌트는 16개의 어드레스 위치들의 적합한 블록에 그 데이터를 쓸 수도 있다. 이 브로드캐스트물과 함께, 현저한 기입 동작은 끝나고, 따라서, 수신컴포넌트는 다음의 클럭 사이클 (325) 에서 기입 Ack (320) 을 디어설트할 수도 있다.
제 12 클럭 사이클 (323)에 있어서, 제 3 판독동작 R3 과 관련된 판독 데이터 R3(1)의 제 1의 8-바이트는 수신컴포넌트로부터 검색되고 판독 채널 (322) 상에 브로드캐스팅할 수도 있다. 다음의 클럭 사이클 (325) 에서, 제 3 판독동작 R3 과 관련된 판독 데이터 R3(2) 의 제 2의 8-바이트는 수신컴포넌트로부터 검색되고 판독 채널 (322) 상에 브로드캐스팅할 수도 있다. 판독 데이터의 마지막 브로드캐스팅이 종료될때, 수신컴포넌트는 제 14 클럭 사이클 (327) 에서 판독 Ack (327) 를 디어설트할 수도 있다.
복수 클럭 사이클 상에 확장되는 기입 동작 중에 어드레스 정보를 브로드캐 스팅할 프로세싱 시스템의 성능은 전송 및 수신 컴포넌트의 버퍼링 용량에 달려있을 수도 있다. 적어도 프로세싱 시스템의 일 실시 예에 있어서, 전송컴포넌트는 프로그래머블 수단으로 수행되어 잠재적인 성능 이점에 기초하거나 또는 제안된 버퍼링 용량을 지원하는 이런 특징을 가능하게 하거나 또는 불가능하게 할 수도 있다.
여기서 개시된 실시 예와 연결되어 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들은 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적회로 (ASIC), 필드 프로그래머블 게이트 어레이 신호 (FPGA), 또는 기타 프로그래머블 로직 디바이스, 별도의 게이트 또는 트랜지스터 로직, 별도의 하드웨어 컴포넌트들, 또는 여기서 설명된 기능을 수행하도록 설계되는 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다른 방법으로, 그 프로세서는 임의의 프로세서, 제어기, 마이크로 제어기, 또는 상태 기계일 수도 있다. 또한, 프로세서는 컴퓨팅 컴포넌트들의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들 또는 임의의 기타 다른 구성물로 구현될 수도 있다.
여기에 개시된 실시형태들과 관련하여 설명된 방법 또는 알고리즘들은 프로세서에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 그 2 개의 조합으로 직접 구현될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD- ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 저장 매체는 프로세서에 커플링되며, 그 프로세서는 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있다. 다른 방법으로, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 내에 상주할 수도 있다. ASIC은 전송 및/또는 수신 컴포넌트에서, 또는 다른 곳에 상주할 수 있다. 다른 방법으로, 프로세서 및 저장 매체는 전송 및/또는 수신 컴포넌트에서, 또는 다른 곳에서 개별부품으로 상주할 수 있다.
개시되어 있는 실시형태들에 대한 설명은 당업자로 하여금 본 발명을 제조 또는 이용할 수 있도록 제공된다. 당업자는 이들 실시형태에 대한 다양한 변형들을 명백히 알 수 있으며, 여기에서 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어나지 않고도 다른 실시형태들에 적용될 수도 있다. 따라서, 이런 응용의 영역은 여기에서 설명된 실시형태들에 제한되는 것이 아니라, 여기에서 개시된 원리 및 신규한 특징들과 부합하는 최광의 범위를 부여하려는 것이다.

Claims (31)

  1. 제 1 및 제 2 채널을 포함하는 버스 상에서 전송컴포넌트와 수신컴포넌트의 통신방법으로서,
    상기 제 1채널 상의 상기 전송컴포넌트로부터, 복수의 판독 어드레스 위치를 포함하는 판독 어드레스 정보, 복수의 기입 어드레스 위치를 포함하는 기입 어드레스 정보, 및 기입 데이터를 브로드캐스팅하는 단계로서, 상기 전송컴포넌트는 상기 판독 및 기입 정보를 한번에 복수의 어드레스 위치들에 브로드캐스팅하는, 상기 브로드캐스팅 단계;
    상기 기입 어드레스 정보에 기초하여, 상기 제 1채널 상의 상기 기입 데이터 브로드캐스트물을 상기 수신컴포넌트에 저장하는 단계;
    상기 판독 어드레스 정보에 기초하여 상기 수신컴포넌트로부터 판독 데이터를 검색하는 단계; 및
    상기 수신컴포넌트로부터 상기 제 2 채널 상의 상기 검색된 기입 데이터를 브로드캐스팅하는 단계를 포함하는, 통신방법.
  2. 제 1 항에 있어서,
    상기 수신컴포넌트가, 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 상기 기입 데이터를 저장하거나, 상기 판독 데이터를 검색하거나, 또는 상기 기입 데이터를 저장하고 상기 판독 데이터를 검색하는 시퀀스를 나타내기위해 상기 전송컴포넌트로부터 상기 수신컴포넌트까지 시그널링하는 단계를 더 포함하는, 통신방법.
  3. 제 1 항에 있어서,
    상기 수신컴포넌트가 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 상기 기입 데이터를 저장하거나, 상기 판독 데이터를 검색하거나, 또는 상기 기입 데이터를 저장하고 상기 판독 데이터를 검색하는 시퀀스는, 상기 복수의 어드레스 위치가 브로드캐스팅되는 방식에 기초하는, 통신방법.
  4. 제 1 항에 있어서,
    상기 제 1채널은 라인들의 일부를 점유하는 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 각각의 상기 어드레스 위치를 갖는 복수의 라인을 포함하며,
    상기 수신컴포넌트가 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 상기 기입 데이터를 저장하거나, 상기 판독 데이터를 검색하거나, 또는 상기 기입 데이터를 저장하고 상기 판독 데이터를 검색하는 시퀀스는, 상기 복수의 어드레스 위치가 상기 라인들에서 분배되는 방식에 기초하는, 통신방법.
  5. 제 1 항에 있어서,
    상기 복수의 어드레스 위치 브로드캐스트물의 각각은 상기 판독 어드레스 위 치들 중 2개, 상기 기입 어드레스 위치들 중 2개, 또는 상기 판독 어드레스 위치들 중 1개 및 상기 기입 어드레스 위치들 중 1개를 포함하는, 통신방법.
  6. 제 1 항에 있어서,
    상기 제 1 채널은 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 상기 복수의 어드레스 위치 중의 하나에 할당된 라인의 제 1 부분과 다른 복수의 어드레스 위치에 할당된 라인의 제 2 부분을 갖는 복수 라인을 포함하며,
    상기 수신컴포넌트는, 라인의 상기 제 2 부분에 할당된 상기 어드레스 위치와 연결된 동작을 수행하기 전에, 상기 라인의 상기 제 1 부분에 할당된 상기 어드레스 위치와 연결된 동작을 수행하는, 통신방법.
  7. 제 1 항에 있어서,
    상기 기입 데이터의 적어도 일부는, 상기 제 2 채널 상의 상기 검색된 판독 데이터의 적어도 일부의 브로드캐스트물과 동시에 상기 제 1채널 상에 브로드캐스팅되는, 통신방법.
  8. 제 1 항에 있어서,
    상기 판독 또는 기입 어드레스 정보의 적어도 일부는, 상기 제 2 채널 상의 상기 검색된 판독 데이터의 적어도 일부의 브로드캐스트물과 동시에 상기 제 1채널 상에서 브로드캐스팅되는, 통신방법.
  9. 제 1 항에 있어서,
    시분할 멀티플렉싱 방식으로, 상기 전송컴포넌트는, 제 1 채널 상에서 상기 판독 어드레스 정보, 상기 기입 어드레스 정보 및 상기 기입 데이터를 브로드캐스팅하는, 통신방법.
  10. 제 9 항에 있어서,
    상기 기입 데이터는 복수의 페이로드를 포함하고,
    상기 수신컴포넌트는 상기 기입 어드레스 위치들 중 하나에 기초하여 상기 페이로드의 각각을 저장하는, 통신방법.
  11. 제 10 항에 있어서,
    상기 전송컴포넌트는 상기 페이로드들 중 하나의 제 1 및 제 2 부분 사이에 상기 복수의 어드레스 위치 브로드캐스트물중 하나를 수행하는, 통신방법.
  12. 제 11 항에 있어서,
    상기 페이로드들 중 상기 하나의 제 1 및 제 2 부분 사이의 상기 복수의 어드레스 브로드캐스트물은 상기 판독 어드레스 위치들 중 2개, 상기 기입 어드레스 위치들 중 2개, 또는 상기 판독 어드레스 위치들 중 1개 및 상기 기입 어드레스 위치들 중 1개를 포함하는, 통신방법.
  13. 제 1 항에 있어서,
    상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 각각의 상기 어드레스 위치를 확인응답하기 위해 상기 수신컴포넌트로부터 상기 전송컴포넌트까지 시그널링하는 단계를 더 포함하는, 통신방법.
  14. 제 13 항에 있어서,
    상기 어드레스 위치들 중 상기 하나에 확인응답하는 것을 실패한 상기 수신컴포넌트에 응답하여 상기 복수의 어드레스 위치 브로드캐스트물 중 하나에 대하여 상기 어드레스 위치들중 하나를 반복하여 브로드캐스팅하는 단계를 더 포함하는, 통신방법.
  15. 제 1 항에 있어서,
    상기 복수의 어드레스 위치 브로드캐스트물의 각각이, 상기 제 1 채널 상에서 발생할 때를 나타내기 위해 상기 전송컴포넌트로부터 상기 수신컴포넌트까지 시그널링하는 단계를 더 포함하는, 통신방법.
  16. 제 1 및 제 2 채널을 갖는 버스; 및
    상기 제 1 채널 상에서, 복수의 판독 어드레스 위치를 포함하는 판독 어드레스 정보, 복수의 기입 어드레스 위치들을 포함하는 기입 어드레스 정보, 및 기입 데이터를 브로드캐스팅하도록 구성되며, 상기 판독 및 기입 어드레스 정보를 복수의 어드레스 위치에 한번에 브로드캐스팅하도록 더 구성되는 전송컴포넌트; 및
    상기 기입 어드레스 정보에 기초하여, 상기 제 1 채널 상의 상기 기입 데이터 브로드캐스트물을 저장하고, 상기 판독 어드레스 정보에 기초하여 판독 데이터를 검색하며, 상기 제 2 채널 상의 상기 검색된 기입 데이터를 상기 전송컴포넌트에 브로드캐스팅하도록 구성되는 수신컴포넌트를 포함하는, 프로세싱 시스템.
  17. 제 16 항에 있어서,
    상기 수신컴포넌트는, 또한, 상기 전송컴포넌트로부터 시그널링에 기초한 시퀀스에서 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 상기 기입 데이터를 저장하거나, 상기 판독 데이터를 검색하거나, 또는 상기 기입 데이터를 저장하고 상기 판독 데이터를 검색하도록 구성되는, 프로세싱 시스템.
  18. 제 16 항에 있어서,
    상기 수신컴포넌트는, 또한, 상기 복수의 어드레스 위치가 브로드캐스팅되는 방식에 기초하는 시퀀스에서 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 상기 기입 데이터를 저장하거나, 상기 판독 데이터를 검색하거나, 또는 상기 기입 데이터를 저장하고 상기 판독 데이터를 검색하도록 구성되는, 프로세싱 시스템.
  19. 제 16 항에 있어서,
    상기 제 1채널은, 라인들의 일부를 점유하는 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 각각의 상기 어드레스 위치를 갖는 복수의 라인을 포함하며,
    상기 수신컴포넌트는, 또한, 상기 복수의 어드레스 위치가 상기 라인들에서 분배되는 방식에 기초하는 시퀀스에서 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 상기 기입 데이터를 저장하거나, 상기 판독 데이터를 검색하거나, 또는 상기 기입 데이터를 저장하고 상기 판독 데이터를 검색하도록 구성되는, 프로세싱 시스템.
  20. 제 16 항에 있어서,
    상기 복수의 어드레스 위치 브로드캐스트물의 각각은 상기 판독 어드레스 위치들 중 2개, 상기 기입 어드레스 위치들 중 2개, 또는 상기 판독 어드레스 위치들 중 1개 및 상기 기입 어드레스 위치들 중 1개를 포함하는, 프로세싱 시스템.
  21. 제 20 항에 있어서,
    상기 제 1 채널은, 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 상기 복수의 어드레스 위치중의 하나에 할당된 라인의 제 1 부분과 다른 복수의 어드레스 위치에 할당된 라인의 제 2 부분을 갖는 복수의 라인을 포함하며,
    상기 수신컴포넌트는, 또한, 라인의 상기 제 2 부분에 할당된 상기 어드레스 위치와 연결된 동작을 수행하기 전에, 상기 라인의 상기 제 1 부분에 할당된 상기 어드레스 위치와 연결된 동작을 수행하도록 구성되는, 프로세싱 시스템.
  22. 제 16 항에 있어서,
    상기 전송컴포넌트는, 또한, 상기 수신컴포넌트가 상기 제 2 채널 상의 상기 검색된 판독 데이터의 적어도 일부를 브로드캐스팅함과 동시에, 상기 제 1 채널 상에서 상기 기입 데이터의 적어도 일부를 브로드캐스팅하도록 구성되는, 프로세싱 시스템.
  23. 제 16 항에 있어서,
    상기 전송컴포넌트는, 또한, 상기 수신컴포넌트가 상기 제 2 채널 상의 상기 검색된 판독 데이터의 적어도 일부를 브로드캐스팅함과 동시에, 상기 제 1 채널 상에서 상기 판독 또는 기입 어드레스 정보의 적어도 일부를 브로드캐스팅하도록 구성되는, 프로세싱 시스템.
  24. 제 16 항에 있어서,
    상기 전송컴포넌트는, 또한, 시분할 멀티블랙싱 방식으로 제 1 채널 상에서 상기 판독 어드레스 정보, 상기 기입 어드레스 정보 및 상기 기입 데이터를 브로드캐스팅하도록 구성되는, 프로세싱 시스템.
  25. 제 24 항에 있어서,
    상기 기입 데이터는 복수의 페이로드를 포함하고,
    상기 수신컴포넌트는, 또한, 상기 기입 어드레스 위치들 중 하나에 기초하여 상기 페이로드의 각각을 저장하도록 구성되는, 프로세싱 시스템.
  26. 제 25 항에 있어서,
    상기 전송컴포넌트는, 또한, 상기 페이로드들 중 하나의 제 1 및 제 2 부분 사이에 상기 복수의 어드레스 위치 브로드캐스트물 중 하나를 수행하도록 구성되는, 프로세싱 시스템.
  27. 제 26 항에 있어서,
    상기 전송컴포넌트는, 또한, 상기 판독 어드레스 위치들 중 2개, 상기 기입 어드레스 위치들 중 2개, 또는 상기 판독 어드레스 위치들 중 1개 및 상기 기입 어드레스 위치들 중 1개를 동시에 브로드캐스팅함으로써 상기 페이로드들 중 상기 하나의 제 1 및 제 2 부분 사이에서 상기 복수의 어드레스 브로드캐스트물 중의 상기 하나를 수행하도록 구성되는, 프로세싱 시스템.
  28. 제 16 항에 있어서,
    상기 수신컴포넌트는, 또한, 상기 복수의 어드레스 위치 브로드캐스트물의 각각에 대하여 각각의 상기 어드레스 위치를 확인응답하기 위해 상기 수신컴포넌트 를 시그널링하도록 구성되는, 프로세싱 시스템.
  29. 제 28 항에 있어서,
    상기 전송컴포넌트는, 또한, 상기 수신컴포넌트가 상기 어드레스 위치들 중 상기 하나를 확인응답하지 않으면 상기 복수의 어드레스 위치 브로드캐스트물 중 하나에 대하여 상기 어드레스 위치들중 하나에 반복하여 브로드캐스팅하도록 구성되는, 프로세싱 시스템.
  30. 제 16 항에 있어서,
    상기 전송컴포넌트는, 또한, 상기 복수의 어드레스 위치 브로드캐스트물의 각각이 상기 제 1 채널 상에서 발생할 때를 나타내기 위해 상기 수신컴포넌트를 시그널링하도록 구성되는, 프로세싱 시스템.
  31. 제 1 및 제 2 채널을 갖는 버스; 및
    상기 제 1채널 상에서, 복수의 판독 어드레스 위치를 포함하는 판독 어드레스 정보, 복수의 기입 어드레스 위치를 포함하는 기입 어드레스 정보, 및 기입 데이터를 브로드캐스팅하는 수단으로서, 상기 판독 및 기입 어드레스 정보는 복수의 어드레스 위치에 한번에 브로드캐스팅되는, 상기 브로드캐스팅 수단; 및
    상기 기입 어드레스 정보에 기초하여, 상기 제 1채널 상의 상기 기입 데이터 브로드캐스트물을 저장하고, 상기 판독 어드레스 정보에 기초하여 판독 데이터를 검색하며, 상기 제 2채널 상의 상기 검색된 기입 데이터를 전송컴포넌트에 브로드캐스팅하는 수단을 포함하는, 프로세싱 시스템.
KR1020067016881A 2004-01-22 2005-01-20 복수의 어드레스 2 채널 버스 구조 KR100881049B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US53850504P 2004-01-22 2004-01-22
US60/538,505 2004-01-22
US10/833,716 US20050182884A1 (en) 2004-01-22 2004-04-27 Multiple address two channel bus structure
US10/833,716 2004-04-27

Publications (2)

Publication Number Publication Date
KR20060122934A true KR20060122934A (ko) 2006-11-30
KR100881049B1 KR100881049B1 (ko) 2009-02-05

Family

ID=34811353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016881A KR100881049B1 (ko) 2004-01-22 2005-01-20 복수의 어드레스 2 채널 버스 구조

Country Status (12)

Country Link
US (1) US20050182884A1 (ko)
EP (1) EP1709543B1 (ko)
JP (1) JP2007519121A (ko)
KR (1) KR100881049B1 (ko)
CN (1) CN1930563B (ko)
AT (1) ATE409913T1 (ko)
BR (1) BRPI0507033A (ko)
DE (1) DE602005010048D1 (ko)
ES (1) ES2313297T3 (ko)
IL (1) IL177023A (ko)
TW (1) TW200535624A (ko)
WO (1) WO2005071557A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7209998B2 (en) * 2004-02-04 2007-04-24 Qualcomm Incorporated Scalable bus structure
US7975079B2 (en) * 2005-02-07 2011-07-05 Broadcom Corporation Computer chip set having on board wireless interfaces to support parallel communication
US7617343B2 (en) * 2005-03-02 2009-11-10 Qualcomm Incorporated Scalable bus structure
FR2901082B1 (fr) * 2006-05-09 2008-08-08 Viaccess Sa Procedes de diffusion et de reception de programmes multimedias embrouilles, terminal et tete de reseau pour ces procedes
WO2007147437A1 (en) * 2006-06-20 2007-12-27 Freescale Semiconductor, Inc. Method and apparatus for transmitting data in a flexray node
WO2008013968A2 (en) 2006-07-28 2008-01-31 Vast Systems Technology Corporation Virtual processor generation model for co-simulation
WO2008091575A2 (en) 2007-01-22 2008-07-31 Vast Systems Technology Corporation Method and system for modeling a bus for a system design incorporating one or more programmable processors
US8325633B2 (en) * 2007-04-26 2012-12-04 International Business Machines Corporation Remote direct memory access
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
FR2943690B1 (fr) 2009-03-31 2011-08-19 Michelin Soc Tech Procede et dispositif de fabrication d'un cable a trois couches du type gomme un situ
FR2943691B1 (fr) 2009-03-31 2011-08-19 Michelin Soc Tech Procede et dispositif de fabrication d'un cable a trois couches du type gomme in situ
FR2962453B1 (fr) 2010-05-20 2012-09-21 Michelin Soc Tech Cable metallique a trois couches, gomme in situ par un elastomere thermoplastique insature
FR2962456B1 (fr) 2010-05-20 2012-09-21 Michelin Soc Tech Procede de fabrication d'un cable metallique multicouches gomme in situ par un elastomere thermoplastique insature
FR2962454B1 (fr) 2010-05-20 2012-09-21 Michelin Soc Tech Procede de fabrication d'un cable metallique a trois couches du type gomme in situ
FR2962455B1 (fr) 2010-05-20 2012-09-21 Soc Tech Michelin Cable metallique multicouches gomme in situ par un elastomere thermoplastique insature
US8599886B2 (en) 2010-08-26 2013-12-03 Qualcomm Incorporated Methods and apparatus for reducing transfer qualifier signaling on a two-channel bus
CN103929415B (zh) * 2014-03-21 2018-03-06 华为技术有限公司 Rdma下数据读写的方法、装置和网络系统
DE102017204186A1 (de) * 2017-03-14 2018-09-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Effizientes Mehrbenutzer-Adressieren
US11422707B2 (en) * 2017-12-21 2022-08-23 Advanced Micro Devices, Inc. Scheduling memory requests for a ganged memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162536A (en) * 1976-01-02 1979-07-24 Gould Inc., Modicon Div. Digital input/output system and method
US4468737A (en) * 1982-06-09 1984-08-28 Gte Automatic Electric Inc. Circuit for extending a multiplexed address and data bus to distant peripheral devices
JPS61269750A (ja) * 1985-05-24 1986-11-29 Fujitsu Ltd 記憶装置制御方式
US4725836A (en) * 1986-01-27 1988-02-16 Snap Systems, Inc. Series port connection of a plurality of terminals to a master processor
US5539389A (en) * 1991-11-15 1996-07-23 Pittway Corporation Enhanced group addressing system
US5793990A (en) * 1993-06-11 1998-08-11 Vlsi Technology, Inc. Multiplex address/data bus with multiplex system controller and method therefor
GB2285524B (en) * 1994-01-11 1998-02-04 Advanced Risc Mach Ltd Data memory and processor bus
US5761714A (en) * 1996-04-26 1998-06-02 International Business Machines Corporation Single-cycle multi-accessible interleaved cache
US5925118A (en) * 1996-10-11 1999-07-20 International Business Machines Corporation Methods and architectures for overlapped read and write operations
US6208655B1 (en) * 1996-11-27 2001-03-27 Sony Europa, B.V., Method and apparatus for serving data
US6349379B2 (en) * 1997-04-30 2002-02-19 Canon Kabushiki Kaisha System for executing instructions having flag for indicating direct or indirect specification of a length of operand data
GB2341766A (en) * 1998-09-18 2000-03-22 Pixelfusion Ltd Bus architecture
GB2352065B (en) * 1999-07-14 2004-03-03 Element 14 Ltd A memory access system
US6704820B1 (en) * 2000-02-18 2004-03-09 Hewlett-Packard Development Company, L.P. Unified cache port consolidation
US6708239B1 (en) * 2000-12-08 2004-03-16 The Boeing Company Network device interface for digitally interfacing data channels to a controller via a network
JP2002215606A (ja) * 2001-01-24 2002-08-02 Mitsubishi Electric Corp データ処理装置
US6931468B2 (en) * 2002-02-06 2005-08-16 Hewlett-Packard Development Company, L.P. Method and apparatus for addressing multiple devices simultaneously over a data bus
US6982892B2 (en) * 2003-05-08 2006-01-03 Micron Technology, Inc. Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules

Also Published As

Publication number Publication date
KR100881049B1 (ko) 2009-02-05
US20050182884A1 (en) 2005-08-18
TW200535624A (en) 2005-11-01
WO2005071557A2 (en) 2005-08-04
JP2007519121A (ja) 2007-07-12
ATE409913T1 (de) 2008-10-15
WO2005071557A3 (en) 2005-11-17
EP1709543B1 (en) 2008-10-01
CN1930563A (zh) 2007-03-14
IL177023A0 (en) 2006-12-10
EP1709543A2 (en) 2006-10-11
BRPI0507033A (pt) 2007-06-05
CN1930563B (zh) 2011-04-20
DE602005010048D1 (de) 2008-11-13
IL177023A (en) 2010-12-30
ES2313297T3 (es) 2009-03-01

Similar Documents

Publication Publication Date Title
KR100881049B1 (ko) 복수의 어드레스 2 채널 버스 구조
US7739425B2 (en) Two channel computer bus architecture
KR100876575B1 (ko) 스케일러블 버스 구조
US6829660B2 (en) Supercharge message exchanger
US5752076A (en) Dynamic programming of bus master channels by intelligent peripheral devices using communication packets
US20040107265A1 (en) Shared memory data transfer apparatus
US20020184453A1 (en) Data bus system including posted reads and writes
US7822903B2 (en) Single bus command having transfer information for transferring data in a processing system
US9317462B2 (en) Microcontroller peripheral data transfer redirection for resource sharing
US6633927B1 (en) Device and method to minimize data latency and maximize data throughput using multiple data valid signals
EP1999603B1 (en) Auxiliary writes over address channel
CN115328832B (zh) 一种基于pcie dma的数据调度系统与方法
KR100927310B1 (ko) 스케일러블 버스 구조
JP2546901B2 (ja) 通信制御装置
MXPA06008326A (es) Una estructura de bus de dos canales para soportar informacion de direccion, datos y calificadores de transferencia
JPH1091574A (ja) 装置間通信用のシステムおよび通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee