JPS5935217A - 多重情報処理システム - Google Patents
多重情報処理システムInfo
- Publication number
- JPS5935217A JPS5935217A JP57144311A JP14431182A JPS5935217A JP S5935217 A JPS5935217 A JP S5935217A JP 57144311 A JP57144311 A JP 57144311A JP 14431182 A JP14431182 A JP 14431182A JP S5935217 A JPS5935217 A JP S5935217A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- main storage
- storage device
- abnormality
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Multi Processors (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は多重情報処理システム、特に電源異常が発生し
たとき情報処理装置内に含まれているデータの保護を行
う多重情報処理システムに関する。
たとき情報処理装置内に含まれているデータの保護を行
う多重情報処理システムに関する。
従来、この種の情報処理装置は電源異常に関して殆んど
無防備であり、装置保護のためできるだけ早く電源を切
るという要請から、データ保護について不充分であった
。一部の電源異常（ＡＣライン異常等）につめては電源
異常が検出されてから電源が実際に切れるまでの時間ｆ
、ＡＣライン中に各種の装置を付加することによシ長く
することが可能であり、データ保護のため情報処理装置
内の情報、主記憶装置内の情報を外部ファイル装置に掃
出すことが行なわれている。
無防備であり、装置保護のためできるだけ早く電源を切
るという要請から、データ保護について不充分であった
。一部の電源異常（ＡＣライン異常等）につめては電源
異常が検出されてから電源が実際に切れるまでの時間ｆ
、ＡＣライン中に各種の装置を付加することによシ長く
することが可能であり、データ保護のため情報処理装置
内の情報、主記憶装置内の情報を外部ファイル装置に掃
出すことが行なわれている。
しかるにＤＣ異常（過電流、過電圧）に於いては、装置
保護が第一であシ、電源異常が検出されてから電源が実
際に切れるまでの時間を出来るだけ短くする必要がある
。
保護が第一であシ、電源異常が検出されてから電源が実
際に切れるまでの時間を出来るだけ短くする必要がある
。
また、近年の情報処理装置は性能からの要請により、内
部に取込んでいる情報がますます多くなってきており、
かかる短時間に内部に取込んでいる情報を掃出すことが
難しくなってきている。
部に取込んでいる情報がますます多くなってきており、
かかる短時間に内部に取込んでいる情報を掃出すことが
難しくなってきている。
多重情報処理システムにおいては、上記ＡＣ異常の様に
外部ファイル装置にまで掃出す必要がなく、主記憶装置
に掃出すのみで良いにも拘わらず（他の情報処理装置は
継続して運転可能である。）、主記憶装置への掃出しが
他の情報処理装置の主記憶へのアクセスと競合し、所定
の短時間内に終了せずデータの保護ができない欠点があ
った。
外部ファイル装置にまで掃出す必要がなく、主記憶装置
に掃出すのみで良いにも拘わらず（他の情報処理装置は
継続して運転可能である。）、主記憶装置への掃出しが
他の情報処理装置の主記憶へのアクセスと競合し、所定
の短時間内に終了せずデータの保護ができない欠点があ
った。
さらに電源が実際に切れる前に情報処理装置内のデータ
の掃出しが終了したかの保証がガいため、他の情報処理
装置の後始末が複雑となるか、あるいは完全な復旧が不
可能であるという欠点があった。
の掃出しが終了したかの保証がガいため、他の情報処理
装置の後始末が複雑となるか、あるいは完全な復旧が不
可能であるという欠点があった。
本発明の目的はある情報処理装置の電源が異常を検出し
たとき、該情報処理装置内のデータを保護することを可
能とした多重情報処理システムを提供することにある。
たとき、該情報処理装置内のデータを保護することを可
能とした多重情報処理システムを提供することにある。
本発明の多重情報処理システムは、複数の情報処理装置
と該情報処理装置により共用される主記憶装置と、前記
複数の各情報処理装置対応に設けられた電源装置とを含
み、電源装置が異常を検出したとき対応する情報処理装
置内のデータを主記憶装置内圧退避する多重情報処理シ
ステムにおいて、電源装置が異常を検出したとき主記憶
装置に対し電源切断予告を通知する第１の通知手段と、
主記憶装置は前記第１の通知手段よりの通知に応動し該
通知に対応する情報処理装置からの主記憶アクセスのみ
を受付は可能とする要求調停手段と、電源装置が実際に
電源を切断するとき電源切断を通知する第２の通知手段
と、前記主記憶装置は前記第２の通知手段に応動し、前
記調停手段の動作の解除を行なう解除手段とから構成さ
れる。
と該情報処理装置により共用される主記憶装置と、前記
複数の各情報処理装置対応に設けられた電源装置とを含
み、電源装置が異常を検出したとき対応する情報処理装
置内のデータを主記憶装置内圧退避する多重情報処理シ
ステムにおいて、電源装置が異常を検出したとき主記憶
装置に対し電源切断予告を通知する第１の通知手段と、
主記憶装置は前記第１の通知手段よりの通知に応動し該
通知に対応する情報処理装置からの主記憶アクセスのみ
を受付は可能とする要求調停手段と、電源装置が実際に
電源を切断するとき電源切断を通知する第２の通知手段
と、前記主記憶装置は前記第２の通知手段に応動し、前
記調停手段の動作の解除を行なう解除手段とから構成さ
れる。
次に本発明について図面を参照して詳細に説明する。第
１図は本発明の一実施例を示すシステム構成図で、情報
処理装置３，４と、各情報処理装置用の電源袋ｆ１，２
と、主記憶装置５とを含んで構成されている。主記憶装
置５は更にリクエスト調停付加回路６と主記憶装置本体
７とを含んで構成されている。
１図は本発明の一実施例を示すシステム構成図で、情報
処理装置３，４と、各情報処理装置用の電源袋ｆ１，２
と、主記憶装置５とを含んで構成されている。主記憶装
置５は更にリクエスト調停付加回路６と主記憶装置本体
７とを含んで構成されている。
第２図は主記憶装置５内のリクエスト調停付加回路６の
一例の詳細な回路図である。
一例の詳細な回路図である。
第１図〜第２図に示す実施例では、情報処理装置３，４
と電源装置１．２は夫々同一構成であるため、 ５− 以下に示す説明では主に情報処理装置３用の電源装置１
が異常を検出した場合について記述する。
と電源装置１．２は夫々同一構成であるため、 ５− 以下に示す説明では主に情報処理装置３用の電源装置１
が異常を検出した場合について記述する。
電源装置１が電源異常を検出すると、電源切断予告線１
００を介して電源異常を情報処理装置３と主記憶装置５
へ報告する。情報処理装置３ではこの報告を受信すると
、５自己の情報処理装置３内の情報を主記憶装置５内に
主記憶アクセス要求線１０２を介して退避する動作を開
始する。
００を介して電源異常を情報処理装置３と主記憶装置５
へ報告する。情報処理装置３ではこの報告を受信すると
、５自己の情報処理装置３内の情報を主記憶装置５内に
主記憶アクセス要求線１０２を介して退避する動作を開
始する。
一方、主記憶装置５では上記報告はリクエスト調停回路
６に入力される。リクエスト調停回路６では信号線１０
０によ多情報処理装置３の電源装置１の異常が報告され
ると、クリップフロップ２００がセットされる。フリッ
プフロップ２００の否定出力は信号線３００ ｔ−介し
アンドゲート２０３の一つの入力に接続される。アンド
ゲート２０３の他方の入力には情報処理装置４からの主
記憶アクセス要求線１０３が接続される。アンドゲート
２０３の出力は信号線１１１ｔ−介し主記憶装置本体７
に送出される。主記憶装置本体７では従来技術での情報
処理装置４からの主記憶アクセス要求と同様に６− 処理される。フリップフロップ２００がセットされてい
ると情報処理装置４からの主記憶アクセス要求は一切受
は付けないように彦る。このため情４ノ 報処理装［３内情報退避のための主配憶アクセスは情報
処理装置４の主記憶アクセスとの競合が全くないため高
速に行なわれる。
６に入力される。リクエスト調停回路６では信号線１０
０によ多情報処理装置３の電源装置１の異常が報告され
ると、クリップフロップ２００がセットされる。フリッ
プフロップ２００の否定出力は信号線３００ ｔ−介し
アンドゲート２０３の一つの入力に接続される。アンド
ゲート２０３の他方の入力には情報処理装置４からの主
記憶アクセス要求線１０３が接続される。アンドゲート
２０３の出力は信号線１１１ｔ−介し主記憶装置本体７
に送出される。主記憶装置本体７では従来技術での情報
処理装置４からの主記憶アクセス要求と同様に６− 処理される。フリップフロップ２００がセットされてい
ると情報処理装置４からの主記憶アクセス要求は一切受
は付けないように彦る。このため情４ノ 報処理装［３内情報退避のための主配憶アクセスは情報
処理装置４の主記憶アクセスとの競合が全くないため高
速に行なわれる。
情報処理装置３の情報退避が終了すると、主記憶装置５
に対し信号線１０４を介し退避完了の報告を行なう。信
号線１０４は主記憶装置５のリクエスト調停回路６内の
オアゲート２０４の一つの入力に接続される。オアゲー
ト２０４の出力は信号線３０２ｔｌ−介し）υツブフロ
ップ２００のリセット入力に接続されており、フリップ
フロップ２００がリセットされる。フリップフロップ２
００がリセットされると、情報処理装置４の主記憶アク
セスが可能となる通常の状態に戻る。
に対し信号線１０４を介し退避完了の報告を行なう。信
号線１０４は主記憶装置５のリクエスト調停回路６内の
オアゲート２０４の一つの入力に接続される。オアゲー
ト２０４の出力は信号線３０２ｔｌ−介し）υツブフロ
ップ２００のリセット入力に接続されており、フリップ
フロップ２００がリセットされる。フリップフロップ２
００がリセットされると、情報処理装置４の主記憶アク
セスが可能となる通常の状態に戻る。
一方、情報処理装置３用の電源装置１は実際に情報処理
装置３への電源供給を停止する直前に、信号線１０８會
介し主記憶装置５に対し電源切断を通知する。信号線１
０８は主記憶装置５内のりクエス）１４停付加回路６の
オアゲート２０４の他方の入力とアンドゲート２０６の
一つの入力に入力される。オアゲート２０４の出力は前
記したように信号線３０２を介しフリップフロップ２０
０のリセット入力に接続され、フリップフロップ２００
がリセットされ、情報処理装ｆ３の排他的な主記憶アク
セスを終了する。
装置３への電源供給を停止する直前に、信号線１０８會
介し主記憶装置５に対し電源切断を通知する。信号線１
０８は主記憶装置５内のりクエス）１４停付加回路６の
オアゲート２０４の他方の入力とアンドゲート２０６の
一つの入力に入力される。オアゲート２０４の出力は前
記したように信号線３０２を介しフリップフロップ２０
０のリセット入力に接続され、フリップフロップ２００
がリセットされ、情報処理装ｆ３の排他的な主記憶アク
セスを終了する。
またアンドゲート２０６の他方の入力にはフリップフロ
ップ２００の肯定出力が信号線３０４ｔｌ−介し接続式
れる。アンドゲート２０６の出力は信号線１０７を介し
情報処理装置４に入力される。
ップ２００の肯定出力が信号線３０４ｔｌ−介し接続式
れる。アンドゲート２０６の出力は信号線１０７を介し
情報処理装置４に入力される。
アンドゲート２０６の出力が１であることは情報処理装
置３用の電源装置１が異常となったが、情報処理装置内
の情報退避の完了前に電源が切断されてしまった事を意
味している。情報処理装置４ではこの通知は従来技術で
一般的な割込みの一つとして処理されオペレーティング
システムに報告サレる。オペレーティングシステムでは
情報処理装置３で走行していたタスクをオペレーティン
グシステムの管理テーブルの情報等から調べ、その重要
度を判断しジョブのアボート、オペレーティングシステ
ムの両ロード等の動作を行なうことになる。
置３用の電源装置１が異常となったが、情報処理装置内
の情報退避の完了前に電源が切断されてしまった事を意
味している。情報処理装置４ではこの通知は従来技術で
一般的な割込みの一つとして処理されオペレーティング
システムに報告サレる。オペレーティングシステムでは
情報処理装置３で走行していたタスクをオペレーティン
グシステムの管理テーブルの情報等から調べ、その重要
度を判断しジョブのアボート、オペレーティングシステ
ムの両ロード等の動作を行なうことになる。
アンドゲート２０６の出力が０であるときは情報処理装
置４での割込みは発生しない。
置４での割込みは発生しない。
このように情報退避が電源が切断される前に終了したか
どうかを検知する手段を設けることによりソフトウェア
の回復処理の誤動作を抑止できる。
どうかを検知する手段を設けることによりソフトウェア
の回復処理の誤動作を抑止できる。
上記実施例では、情報処理装置が２台である場合につい
て説明したが、本発明金３台以上の情報処理装置からな
る多重情報処理システムに適用することはリクエスト調
停付加回路が多少複雑となるのみで容易に適用できる。
て説明したが、本発明金３台以上の情報処理装置からな
る多重情報処理システムに適用することはリクエスト調
停付加回路が多少複雑となるのみで容易に適用できる。
情報処理装置の数が多くなればなるほど主記憶アクセス
での競合が増すと考えられるから本発明の効果もまた大
きくなる。
での競合が増すと考えられるから本発明の効果もまた大
きくなる。
本発明の多重情報処理システムは、ある情報処理装置に
電源を供給している電源装置が異常を検出したとき、該
情報処理装置からの主記憶アクセ９− スのみを許すことによυ高速な情報退避を可能とする効
果がある。
電源を供給している電源装置が異常を検出したとき、該
情報処理装置からの主記憶アクセ９− スのみを許すことによυ高速な情報退避を可能とする効
果がある。
第１図は本発明の一実施例を示すシステム構成図、第２
図は主記憶装置内のリクエスト調停付加回路の詳細を示
す回路図である。 １．２・・・・・・電源装置、３，４・・・・・・情報
処理装置、５・・・・・・主記憶装置、６・・・・・・
リクエスト調停付加回路、７・・・・・・主記憶装置本
体。 １０− 〆 ２ ％ ｔ 図 其 ２ 図 ９４−
図は主記憶装置内のリクエスト調停付加回路の詳細を示
す回路図である。 １．２・・・・・・電源装置、３，４・・・・・・情報
処理装置、５・・・・・・主記憶装置、６・・・・・・
リクエスト調停付加回路、７・・・・・・主記憶装置本
体。 １０− 〆 ２ ％ ｔ 図 其 ２ 図 ９４−
Claims (2)
- （１）複数の情報処理装置と該情報処理装置により共用
される主記憶装置と、前記複数の各情報処理装置対応に
設けられた電源装置とを含み、電源装置が異常を検出し
たとき対応する情報処理装置内のデータを主記憶装置内
に退避する多重情報処理システムにおいて、電源装置が
異常を検出したとき主記憶装置に対し電源切断予告を通
知する第１の通知手段と、主記憶装置は前記第１の通知
手段よりの通知に応動し該通知に対応する情報処理装置
からの主記憶アクセスのみを受付は可能とする要求調停
手段と、電源装置が実際に電源を切断するとき電源切断
を通知する第２の通知手段と、前記主記憶装置は前記第
２の通知手段の通知に応動し前記調停手段の動作の解除
を行なう解除手段とを奮む２ことを特徴とする多重情報
処理装置システム。 - （２）情報処理装置は内部データの主記憶装置内への退
避の終了後主記憶装置に退避完了を報告する第３の報告
手段と、解除手段は更に電源切断の通知を受信したとき
前記情報処理装置からの退避完了の報告が未だ来ないと
き他の情報処理装置に通知する第４の通知手段とを含む
ことを特徴とする特許請求の範囲第（１）項記載の多重
情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144311A JPS5935217A (ja) | 1982-08-20 | 1982-08-20 | 多重情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144311A JPS5935217A (ja) | 1982-08-20 | 1982-08-20 | 多重情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5935217A true JPS5935217A (ja) | 1984-02-25 |
Family
ID=15359132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144311A Pending JPS5935217A (ja) | 1982-08-20 | 1982-08-20 | 多重情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935217A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195355A (ja) * | 1987-10-07 | 1989-04-13 | Mitsubishi Electric Corp | マルチプロセッサシステム |
-
1982
- 1982-08-20 JP JP57144311A patent/JPS5935217A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195355A (ja) * | 1987-10-07 | 1989-04-13 | Mitsubishi Electric Corp | マルチプロセッサシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07302139A (ja) | 集積プロセッサ、コンピュータシステムおよびコンピュータシステム内の電力を管理する方法 | |
| JPS5935217A (ja) | 多重情報処理システム | |
| JPS59119453A (ja) | Ｃｐｕ暴走監視回路 | |
| JP2004310514A (ja) | 情報処理端末および履歴情報保存方法 | |
| JPH04219847A (ja) | バス異常監視・切断装置および方法 | |
| JPS5935216A (ja) | 多重情報処理システム | |
| JP2877138B2 (ja) | ソフトウェアディバグ用マイクロコンピュータ | |
| JPH09259070A (ja) | 割り込み制御方式 | |
| JP2618126B2 (ja) | システムオーディット監視方法及び装置 | |
| JP2814988B2 (ja) | 障害処理方式 | |
| JPH03216748A (ja) | リモートチャネル装置 | |
| JPH08153018A (ja) | 半導体システム | |
| JPH04352057A (ja) | 割込み通知回路 | |
| JPH033043A (ja) | 半導体装置 | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JPH01295352A (ja) | データチェイン処理方式 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JP2001290670A (ja) | クラスタシステム | |
| JPS61103252A (ja) | 障害解析用メモリ装置 | |
| JPH0637941A (ja) | ファクシミリ装置 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS5839321A (ja) | 記憶装置 | |
| JPH06295291A (ja) | マルチプロセッサ半導体集積回路装置 | |
| JPS63266549A (ja) | 自動システム切換え方式 |