JPS593274A - 集積回路試験装置の検査方法 - Google Patents
集積回路試験装置の検査方法Info
- Publication number
- JPS593274A JPS593274A JP57112203A JP11220382A JPS593274A JP S593274 A JPS593274 A JP S593274A JP 57112203 A JP57112203 A JP 57112203A JP 11220382 A JP11220382 A JP 11220382A JP S593274 A JPS593274 A JP S593274A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pin
- tests
- current
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数の試料用印加電源（以下ＤＰ８と呼ぶ）
と計測回路（以下ＭＳと呼ぶ）及び接地回路（以下ＧＮ
Ｄと呼ぶ）等をメカニカルなリードスイッチを用いた切
り換え回路（以下リレーマトリックスと呼ぶ）によって
、任意の試料のピン（以下ピンと呼ぶ）に接続し、半導
体集積回路の試料（以下ＤＵＴと呼ぶ）を測定・検査す
る。集積回路ＤＣパラメトリック特性試験装置（以下Ｉ
Ｃテスタと呼ぶ）に於いて、リレーマトリックスの故障
、即ちリレーの開閉不良の有無を診断する方法に関する
ものである。
と計測回路（以下ＭＳと呼ぶ）及び接地回路（以下ＧＮ
Ｄと呼ぶ）等をメカニカルなリードスイッチを用いた切
り換え回路（以下リレーマトリックスと呼ぶ）によって
、任意の試料のピン（以下ピンと呼ぶ）に接続し、半導
体集積回路の試料（以下ＤＵＴと呼ぶ）を測定・検査す
る。集積回路ＤＣパラメトリック特性試験装置（以下Ｉ
Ｃテスタと呼ぶ）に於いて、リレーマトリックスの故障
、即ちリレーの開閉不良の有無を診断する方法に関する
ものである。
従来リレーマトリックスの故障診断は、ＩＣテスタの持
つ切シ換え可能なピンの数量に等しい試験及び、ＤＰＳ
の数量と接地等、測定に必要な接続される回路（以下Ｄ
ＰＳ等と呼ぶ）の数量に等しい試験、即ちピンとＤＰＳ
等の積に等しい試験数が必要に彦る訳であシ、延のテス
ト数及び作業者の工数が多大になる欠点があった１゜本
発明によれば、ＤＰＳ吟全てを同時に異なるピンに印加
し、ある一点のピンを定電圧電流測定、また異なる一点
を接地とし、同種の試験をおのおの次のピンに移しなが
ら切り換え可能なピン数だけ試験すれば良い。従って本
発明より、従来の試験方法に比較してＤＰＳ等の数量の
逆数に等しい試験数となシ、大きく試験数を削減できる
メリットを提供できる。
つ切シ換え可能なピンの数量に等しい試験及び、ＤＰＳ
の数量と接地等、測定に必要な接続される回路（以下Ｄ
ＰＳ等と呼ぶ）の数量に等しい試験、即ちピンとＤＰＳ
等の積に等しい試験数が必要に彦る訳であシ、延のテス
ト数及び作業者の工数が多大になる欠点があった１゜本
発明によれば、ＤＰＳ吟全てを同時に異なるピンに印加
し、ある一点のピンを定電圧電流測定、また異なる一点
を接地とし、同種の試験をおのおの次のピンに移しなが
ら切り換え可能なピン数だけ試験すれば良い。従って本
発明より、従来の試験方法に比較してＤＰＳ等の数量の
逆数に等しい試験数となシ、大きく試験数を削減できる
メリットを提供できる。
以下本発明の実施例を従来方法と対比しながら、図を用
いて説明する。第１図に一般的なＩＣテスタの回路構成
ブロック図を示す。通常１０１〜１０６ＤＰＳ等は１０
７リレーマトリツクス内のり−ドスイノチによってＩＰ
ＩＮ〜ｎＰＩＮのピンに接続される。
いて説明する。第１図に一般的なＩＣテスタの回路構成
ブロック図を示す。通常１０１〜１０６ＤＰＳ等は１０
７リレーマトリツクス内のり−ドスイノチによってＩＰ
ＩＮ〜ｎＰＩＮのピンに接続される。
従来のリレーマ） ＩＪソックス障診断は、第２図に示
す様な形で行かっており、今ａのリードスイッチが閉じ
る事によりＤＰＳ１，１０１が第１番目のピン（以下Ｉ
ＰＩＮと呼ぶ）に接続され、かつ５〜ｇのリードスイッ
チが閉じる事によｊ９、Ｍ８１０５が２ＰＩＮからｎＰ
ＩＮまで接続される。ここで、回転式多接点開閉器２０
２（以下ロータリースイッチと呼ぶ）により実際に抵抗
２０１に接続されるピンを設定し、導通試験等を行なう
。従って第２図の如く形成される回路を試験するには同
種のプログラムで良いものの、ロータリースイッチを回
す工数、即ちｎ−１回の試験が必要である。又ＩＰＩＮ
そのものは固定されたピン（以下コモンピン° と呼
ぶ）であるので、第２図とは逆接続、即ち、ＭＳ、 １
０５をＩ ＰＩＮＫＤＰＳ １ 、１０１を２ＰＩＮ〜
ｎＰＩＮに設定して試験する必要が生じる。従ってＤＰ
Ｓ等を全て試験すると、延の試験数としては非常に大き
く力る。またコモンピンに対する接続ピンをロータリー
スイッチ等で設定すると、作業者としては非常に面倒な
事であるし、信頼性から見てもロータリースイッチの劣
化が考えられ不具合は明白である。
す様な形で行かっており、今ａのリードスイッチが閉じ
る事によりＤＰＳ１，１０１が第１番目のピン（以下Ｉ
ＰＩＮと呼ぶ）に接続され、かつ５〜ｇのリードスイッ
チが閉じる事によｊ９、Ｍ８１０５が２ＰＩＮからｎＰ
ＩＮまで接続される。ここで、回転式多接点開閉器２０
２（以下ロータリースイッチと呼ぶ）により実際に抵抗
２０１に接続されるピンを設定し、導通試験等を行なう
。従って第２図の如く形成される回路を試験するには同
種のプログラムで良いものの、ロータリースイッチを回
す工数、即ちｎ−１回の試験が必要である。又ＩＰＩＮ
そのものは固定されたピン（以下コモンピン° と呼
ぶ）であるので、第２図とは逆接続、即ち、ＭＳ、 １
０５をＩ ＰＩＮＫＤＰＳ １ 、１０１を２ＰＩＮ〜
ｎＰＩＮに設定して試験する必要が生じる。従ってＤＰ
Ｓ等を全て試験すると、延の試験数としては非常に大き
く力る。またコモンピンに対する接続ピンをロータリー
スイッチ等で設定すると、作業者としては非常に面倒な
事であるし、信頼性から見てもロータリースイッチの劣
化が考えられ不具合は明白である。
第３図に本発明による方式を示す。今ＤＰＳ等１０１〜
１０６はリレーマトリックス１０７内のリードスイッチ
によシ、おのおの抵抗３０１〜３０６に接続されている
。この接続状態をかき直すと、第４図の様になる。抵抗
３０１〜３０６は全て同じ値のものを用い、片端は全て
短絡される様接続する。
１０６はリレーマトリックス１０７内のリードスイッチ
によシ、おのおの抵抗３０１〜３０６に接続されている
。この接続状態をかき直すと、第４図の様になる。抵抗
３０１〜３０６は全て同じ値のものを用い、片端は全て
短絡される様接続する。
この回路にたとえばＤＰＳＩ、ＤＰＳ３に正の電圧、。
ＤＰＳ２．ＤＰＳ４に負の電圧を印加し、ＭＳよ）正の
電圧印加、電流測定を行なうと、正常にリレーマトリッ
クスが動作していれば必ず一定の電流を検出することが
出来る。
電圧印加、電流測定を行なうと、正常にリレーマトリッ
クスが動作していれば必ず一定の電流を検出することが
出来る。
従ってこの測定回路を第３図の右方向にｎ回移しながら
（たとえばａｅａ’にｂをｂＩにという様に同じ試験を
行なうと、リレーマトリックス１０７内の全でのリード
スイッチの開閉状態を知る事が出来る訳であり、即ち従
来方法に比較して、本発明方法では、総試験数を著しく
削減できる他、単に片端を短絡した抵抗群を位相してい
るので、信頼性そのものも向上する事が期待でき、かつ
作業性も向上する事は明白である。
（たとえばａｅａ’にｂをｂＩにという様に同じ試験を
行なうと、リレーマトリックス１０７内の全でのリード
スイッチの開閉状態を知る事が出来る訳であり、即ち従
来方法に比較して、本発明方法では、総試験数を著しく
削減できる他、単に片端を短絡した抵抗群を位相してい
るので、信頼性そのものも向上する事が期待でき、かつ
作業性も向上する事は明白である。
第４図に於いて、同図に示す記号を用いて本回路網を解
いてみる。今、■を正の定電圧、−■を負の定電圧、Ｖ
ＦをＭＳからの正の定電圧、ＭＳを短絡端の電圧、ＩＭ
を知りたい電流、Ｒは全て同じ値の抵抗と仮定すると、
従ってＩＭはＩＭ−５− （ＶＦ−ＶＳ）／Ｒという式で求められ、これにおのお
の数値を代入すれば、必然的に結果が得られる。
いてみる。今、■を正の定電圧、−■を負の定電圧、Ｖ
ＦをＭＳからの正の定電圧、ＭＳを短絡端の電圧、ＩＭ
を知りたい電流、Ｒは全て同じ値の抵抗と仮定すると、
従ってＩＭはＩＭ−５− （ＶＦ−ＶＳ）／Ｒという式で求められ、これにおのお
の数値を代入すれば、必然的に結果が得られる。
第１図は、ＩＣテスタの計測ブロック図、第２図は従来
のリレーマトリックス回路検査方法を示す回路図、第３
図は本発明によるリレーマトリックス回路検査方法を示
す回路図、第４図は第３図による接続される部分だけを
かき直した回路図、でおる。 なお図中に於て、１０１，１０２，１０３．１０４・・
・・・・ＤＰＳ、 １０５・・・・・・ＭＳ、 １０６
・・・・・・接地（グランド）、１０７・・・・・・リ
レーマトリックス、２０１・・・・・・抵抗、２０２・
・・・・・ロータリスイッチ、ａｌ ｂ、 ｃ、 ａ、
ｅ、 ｆｌＬ ａ／、ｂ′＋ Ｃ′＋ ｄ’＋ ””
””リードスイッチが閉の状態、３０１．３０２．３０
３．３０４．３０５．３０６．３０７・・・・・・全て
同じ値の抵抗、Ｒ・・・・・・抵抗、Ｖ、 −Ｖ、 Ｖ
Ｆ。 ＩＭ、 ＶＳ・・・・・・回路網の電気的記号、である
。 ６− 第３図 第４図
のリレーマトリックス回路検査方法を示す回路図、第３
図は本発明によるリレーマトリックス回路検査方法を示
す回路図、第４図は第３図による接続される部分だけを
かき直した回路図、でおる。 なお図中に於て、１０１，１０２，１０３．１０４・・
・・・・ＤＰＳ、 １０５・・・・・・ＭＳ、 １０６
・・・・・・接地（グランド）、１０７・・・・・・リ
レーマトリックス、２０１・・・・・・抵抗、２０２・
・・・・・ロータリスイッチ、ａｌ ｂ、 ｃ、 ａ、
ｅ、 ｆｌＬ ａ／、ｂ′＋ Ｃ′＋ ｄ’＋ ””
””リードスイッチが閉の状態、３０１．３０２．３０
３．３０４．３０５．３０６．３０７・・・・・・全て
同じ値の抵抗、Ｒ・・・・・・抵抗、Ｖ、 −Ｖ、 Ｖ
Ｆ。 ＩＭ、 ＶＳ・・・・・・回路網の電気的記号、である
。 ６− 第３図 第４図
Claims (1)
- 複数の試料用印加電源と計測回路及び接地回路を任意の
試料のピンに接続可能な切シ換え回路を有し、半導体集
積回路を測定するＤＣパラメトリック特性試験装置の、
前記切如換え回路の切シ換え可能なピンに抵抗を接続し
、その抵抗の片端全て短絡する手段と、試料月切加電源
と計測回路及び接地回路等を一つずつ切り換え回路を通
して、それぞれ異なるピンの前記抵抗に接続する手段と
、試料用印加電源よシ正の定電圧及び負の定電圧をそれ
ぞれ半数ずつ印加させ、計測回路にて、所定の電流が流
れているかを計測し、前記切）換え回路動作の良否を検
査することを特徴とする集積回路試験装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112203A JPS593274A (ja) | 1982-06-29 | 1982-06-29 | 集積回路試験装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112203A JPS593274A (ja) | 1982-06-29 | 1982-06-29 | 集積回路試験装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593274A true JPS593274A (ja) | 1984-01-09 |
Family
ID=14580833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112203A Pending JPS593274A (ja) | 1982-06-29 | 1982-06-29 | 集積回路試験装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62178379U (ja) * | 1986-05-02 | 1987-11-12 |
-
1982
- 1982-06-29 JP JP57112203A patent/JPS593274A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62178379U (ja) * | 1986-05-02 | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2245549C (en) | Assembly and method for testing integrated circuit devices | |
| US4424479A (en) | Loop fault location | |
| CN115856588A (zh) | 芯片测试板及测试方法 | |
| CN108254671B (zh) | 基于内插器的测试程序评估 | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| CN111208410A (zh) | 一种电压电流源测试电路及测试方法 | |
| KR100988610B1 (ko) | 반도체 칩 테스트 장치 및 방법 | |
| RU2430406C2 (ru) | Автоматизированная система диагностирования цифровых устройств | |
| JPS593274A (ja) | 集積回路試験装置の検査方法 | |
| CN116482512A (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
| JP3145506B2 (ja) | ４線式抵抗測定の接続試験方法及びその方法が実施できる４線式抵抗測定器 | |
| CN108803583B (zh) | 群控系统控制柜的测试设备 | |
| CN211905585U (zh) | 开尔文检测电路和芯片测试系统 | |
| JPS6145785B2 (ja) | ||
| JP2018194377A (ja) | 測定装置 | |
| CN211741497U (zh) | 一种电压电流源测试电路 | |
| Xiaoqing et al. | Transistor leakage fault location with I/sub DDQ/measurement | |
| JP3276888B2 (ja) | 機器の電気的物理量試験装置 | |
| CN211603343U (zh) | 基于四线测量法的分段智能回路电阻测试仪 | |
| JP2018189495A (ja) | 測定装置 | |
| KR0179093B1 (ko) | 테스트 어댑터 보드 체크기 | |
| CN108254672B (zh) | 一种改进的伪四线测试方法及其测试结构 | |
| JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
| JP5101339B2 (ja) | 検査装置 | |
| KR20010045147A (ko) | 반도체 테스트설비의 테스트헤드 릴레이 점검방법 |