JPS5928336A - パタ−ン形成法 - Google Patents
パタ−ン形成法Info
- Publication number
- JPS5928336A JPS5928336A JP57137420A JP13742082A JPS5928336A JP S5928336 A JPS5928336 A JP S5928336A JP 57137420 A JP57137420 A JP 57137420A JP 13742082 A JP13742082 A JP 13742082A JP S5928336 A JPS5928336 A JP S5928336A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- drawn
- resist
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47C—CHAIRS; SOFAS; BEDS
- A47C7/00—Parts, details, or accessories of chairs or stools
- A47C7/62—Accessories for chairs
- A47C7/68—Arm-rest tables ; or back-rest tables
- A47C7/70—Arm-rest tables ; or back-rest tables of foldable type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高精度に微細なパターンを形成する技術に関す
るもので、特に高密度集積回路のパターン形成に適用で
きる。
るもので、特に高密度集積回路のパターン形成に適用で
きる。
荷電粒子を用いたパターン形成では、被加工材である基
板の上にレジストを塗布し、これに所望のパターンを形
成する様選択的に荷電粒子を照射し、これを現像してレ
ジストパターンを得、さらにレジストパターンをマスク
としてエツチング等による基板の加工が行なわれている
。レジストには、現像溶媒に対して、荷電粒子を照射し
た部分だけが可溶性から不溶性となるネガ形レジストと
、その反対の性質をもつポジ形レジストとがあシ、形成
するパターンに有利なレジストが選ばれて使われる。
板の上にレジストを塗布し、これに所望のパターンを形
成する様選択的に荷電粒子を照射し、これを現像してレ
ジストパターンを得、さらにレジストパターンをマスク
としてエツチング等による基板の加工が行なわれている
。レジストには、現像溶媒に対して、荷電粒子を照射し
た部分だけが可溶性から不溶性となるネガ形レジストと
、その反対の性質をもつポジ形レジストとがあシ、形成
するパターンに有利なレジストが選ばれて使われる。
第１図はネガ形レジストを用いたパターン形成例で、Ｌ
ＳＩの配線パターンを、シリコンウェハ上に直接荷電粒
子ビームによシ描画した場合である。
ＳＩの配線パターンを、シリコンウェハ上に直接荷電粒
子ビームによシ描画した場合である。
（Ｎ図の斜線部が描画したパターン、（Ｂ）図、（Ｃ）
図は第１図（ＮのＲ−Ｈに沿う断面図であシ、それぞれ
照射時と現像後とを示している。
図は第１図（ＮのＲ−Ｈに沿う断面図であシ、それぞれ
照射時と現像後とを示している。
しかし、ＬＳＩの高密度化にはパターンの微細化が要求
され、パターン幅と同時に、パターン間の間隔の縮小が
必要となっている。ネガレジストを用いた場合、孤立し
たパターンであれば通常の技術によりパターン幅は０．
５μｍ以下まで容易に達成できるが、パ・ターンが近傍
に存在している場合、近傍のパターンとの間でレジスト
同志が現体時に膨潤して接触し合うため、パターン間隔
をせばめる事が困難となる。例えばプロセス上最低必要
と思われるレジスト膜厚０．７μｍでは、パターンの間
隔を１μｍ以下とすることはできていない。近接効果補
正しても、すなわち荷電粒子がレジスト中又は基板中で
散乱することによシバターンの潜像がほやける現象を描
画データで補正しても、このパターン間隔はレジストの
膨潤に起因しているため大きな改善は期待できない。
され、パターン幅と同時に、パターン間の間隔の縮小が
必要となっている。ネガレジストを用いた場合、孤立し
たパターンであれば通常の技術によりパターン幅は０．
５μｍ以下まで容易に達成できるが、パ・ターンが近傍
に存在している場合、近傍のパターンとの間でレジスト
同志が現体時に膨潤して接触し合うため、パターン間隔
をせばめる事が困難となる。例えばプロセス上最低必要
と思われるレジスト膜厚０．７μｍでは、パターンの間
隔を１μｍ以下とすることはできていない。近接効果補
正しても、すなわち荷電粒子がレジスト中又は基板中で
散乱することによシバターンの潜像がほやける現象を描
画データで補正しても、このパターン間隔はレジストの
膨潤に起因しているため大きな改善は期待できない。
このことは、例えばＬＳＩのＡノ配線パターンを徽細化
していく場合、配線は細くできるが、配線の間隔をせば
めることか困難なことを意味し、配線パターン形成で要
求される線幅を太くし、その間隔を小さくする技術に適
合できないことを示している。
していく場合、配線は細くできるが、配線の間隔をせば
めることか困難なことを意味し、配線パターン形成で要
求される線幅を太くし、その間隔を小さくする技術に適
合できないことを示している。
一方、ポジ形レジストを使用した場合、現像でのレジス
ト膨潤がないため、パターンの間隔を減少させることは
可能となるが、（イ）第２図に示す様に、荷電粒子で照
射する面積が増大し、パターンの描画に時間がかかる、
（ロ）パターンの周囲をくまなく塗シつぶすため、近接
効果の影暫が大きくなる、などの欠点を有している。
ト膨潤がないため、パターンの間隔を減少させることは
可能となるが、（イ）第２図に示す様に、荷電粒子で照
射する面積が増大し、パターンの描画に時間がかかる、
（ロ）パターンの周囲をくまなく塗シつぶすため、近接
効果の影暫が大きくなる、などの欠点を有している。
本発明は、形成パターンの周囲を縁取シして分離体とな
し、他のパターンと分離することを特徴とし、その目的
はパターン間隔の縮小をｎ」能とし、あわせてパターン
描画の生産性を向上させ得ることにある。
し、他のパターンと分離することを特徴とし、その目的
はパターン間隔の縮小をｎ」能とし、あわせてパターン
描画の生産性を向上させ得ることにある。
前記の目的を達成するだめ、本発明は荷電粒子を用い、
ポジ形レジストを用いたパターン形成法において、形成
したいパターンの輪郭周囲に、輪郭を縁取シする分離帯
を描画し、他のパターンと分離することを特徴とするパ
ターン形成法を発明の要旨とするものである。
ポジ形レジストを用いたパターン形成法において、形成
したいパターンの輪郭周囲に、輪郭を縁取シする分離帯
を描画し、他のパターンと分離することを特徴とするパ
ターン形成法を発明の要旨とするものである。
次に本発明の実施例を添附図面について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲内で、種々の変更あるいは改良を行いうろことは
云うまでもない。
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲内で、種々の変更あるいは改良を行いうろことは
云うまでもない。
第３図（Ａ）は本発明の実施例を示す。ポジ形レジスト
を使用し、設計パターンの輪郭を縁取りした分離帯を描
画して他のパターンと分離する。第３図（Ａ）の斜線部
分が分離帯であシ、この部分を描画する。この様なパタ
ーンを形成するための描画データは、もちろＸ２設計時
に直接入力しても良いが、パターン形状が複雑となり人
手を要するばかりでなく、誤データも入力されやすい。
を使用し、設計パターンの輪郭を縁取りした分離帯を描
画して他のパターンと分離する。第３図（Ａ）の斜線部
分が分離帯であシ、この部分を描画する。この様なパタ
ーンを形成するための描画データは、もちろＸ２設計時
に直接入力しても良いが、パターン形状が複雑となり人
手を要するばかりでなく、誤データも入力されやすい。
そこで計算機を用いて、通常のパターン部から、その周
囲の分離帯のパターンデータを、演算により作成する手
法が有効となる。具体的には、第３図（Ｂ）に示した設
計パターンをｐ ｔｏ＞で、Ｐ（０１のパターンの緑を
一律に幅ａだけ太らせたパターンをＰ（転）を第３図（
Ｃ）に表わし、 Ｐ（転）−Ｐ（０） ・・・・・・ （１）を計算機
上で演算すれば、バター／を縁取シした分離帯の描画デ
ータ（第３図（〜）が得られる。
囲の分離帯のパターンデータを、演算により作成する手
法が有効となる。具体的には、第３図（Ｂ）に示した設
計パターンをｐ ｔｏ＞で、Ｐ（０１のパターンの緑を
一律に幅ａだけ太らせたパターンをＰ（転）を第３図（
Ｃ）に表わし、 Ｐ（転）−Ｐ（０） ・・・・・・ （１）を計算機
上で演算すれば、バター／を縁取シした分離帯の描画デ
ータ（第３図（〜）が得られる。
分離帯の幅ａは、分離するために必要な幅をｄとして、
ａ≧ｄであればその値はいくつでも差支えない。例えば
、直径０．１μｍに絞ったポイントビームを用いてパタ
ーンを描画するのであれば、その描画時間は描画する面
積にほぼ比例するため、描画面積をできるだけ少なくす
ることが望ましい。
ａ≧ｄであればその値はいくつでも差支えない。例えば
、直径０．１μｍに絞ったポイントビームを用いてパタ
ーンを描画するのであれば、その描画時間は描画する面
積にほぼ比例するため、描画面積をできるだけ少なくす
ることが望ましい。
この場合、ａ ＝ ｄとし、前述した手法で描画データ
を作成することができる。
を作成することができる。
可変矩形ビーム、すなわち矩形形状をしたビームで、そ
の矩形の幅と高さとを形成するノくターンに応じて変え
ることができるビームを使用する場合では、描画時間は
描画する面積でなく描画に要するショツト数で決まるた
め、分離帯の幅ａはパターンに応じて決める事が望まし
い。
の矩形の幅と高さとを形成するノくターンに応じて変え
ることができるビームを使用する場合では、描画時間は
描画する面積でなく描画に要するショツト数で決まるた
め、分離帯の幅ａはパターンに応じて決める事が望まし
い。
実施例を第４図に示す。図はＬＳＩのＡｊ配線に用いら
れる最も基本的なパターンの一部に本発明を適用した場
合である。スルーホールを用いて他の導電層と接続する
だめ、配線の先端部が幅広くなっている。ここで１は使
用する可変矩形ビームの最大−辺長、２はパターンとパ
ターンとの間隔の代表的な値とする。第４図（Ａ）は、
２ａ（りの場合で、描画面積を小さくしてもショツト数
がかえって増える例で娶る。第４図（Ｂ）は、１〉２ａ
＞１とした場合で、ＬＳＩの配線パターンでは直線部が
長いため、（Ａ）に比べ、ショツト数を大幅に低減でき
る。
れる最も基本的なパターンの一部に本発明を適用した場
合である。スルーホールを用いて他の導電層と接続する
だめ、配線の先端部が幅広くなっている。ここで１は使
用する可変矩形ビームの最大−辺長、２はパターンとパ
ターンとの間隔の代表的な値とする。第４図（Ａ）は、
２ａ（りの場合で、描画面積を小さくしてもショツト数
がかえって増える例で娶る。第４図（Ｂ）は、１〉２ａ
＞１とした場合で、ＬＳＩの配線パターンでは直線部が
長いため、（Ａ）に比べ、ショツト数を大幅に低減でき
る。
第４図（０）はＬ）２ａ）ｙ＋２δ とし、Ｐ（ａ）で
得られる図形の輪郭の辺に生じている幅δ以下の凹凸を
平滑化した場合である。この場合、分離帯幅ａの値は一
定でない。描画パターンの凹凸部が減っているため、可
変矩形ビームを用いたとき、（Ｂ）に比べさらにショツ
ト数を低減できる。
得られる図形の輪郭の辺に生じている幅δ以下の凹凸を
平滑化した場合である。この場合、分離帯幅ａの値は一
定でない。描画パターンの凹凸部が減っているため、可
変矩形ビームを用いたとき、（Ｂ）に比べさらにショツ
ト数を低減できる。
なお、ポジ型レジストを用いた場合、現像後に得られる
パターン幅が、荷電ビームで照射したパターン幅よりも
広がることがある。この場合には、ε＝−；（（ＥＪｔ
像後の線幅）−（照射したパターンの線幅））として、
（１）式をＰ（社）−Ｐ（ε）にすれば良い。
パターン幅が、荷電ビームで照射したパターン幅よりも
広がることがある。この場合には、ε＝−；（（ＥＪｔ
像後の線幅）−（照射したパターンの線幅））として、
（１）式をＰ（社）−Ｐ（ε）にすれば良い。
本発明を例えばＡＪ−配線に適用すれば、分離帯の周囲
に回路上機能しないへ１金属が残留するが、電気的に配
線部と絶縁されているため、例えばこの部分を電気的に
アースに接続することで、シールドの効果を持たせるこ
とも期待できる。
に回路上機能しないへ１金属が残留するが、電気的に配
線部と絶縁されているため、例えばこの部分を電気的に
アースに接続することで、シールドの効果を持たせるこ
とも期待できる。
また多層配線に本発明を適用した場合、分離帯周囲の配
線金属残留部が他の層の配線との間にキャパシタを形成
し、信号の伝播特性が劣化する恐れがある。しかし配線
パターンはチップ全体に均等に分布存在しておシ、本発
明をそのままの形で適用したとしても、キャパシタを形
成する領域は少なく、附加されるキャパシタ量は僅かで
ある。
線金属残留部が他の層の配線との間にキャパシタを形成
し、信号の伝播特性が劣化する恐れがある。しかし配線
パターンはチップ全体に均等に分布存在しておシ、本発
明をそのままの形で適用したとしても、キャパシタを形
成する領域は少なく、附加されるキャパシタ量は僅かで
ある。
かシにこの僅かなキャパシタ増加が問題となる場合でも
、そのキャパシタを形成する領域をも雑光して金属を除
去すれば、この点は解決できる。
、そのキャパシタを形成する領域をも雑光して金属を除
去すれば、この点は解決できる。
上記の説明ではＡ１配線パターンへの適用を述べてきた
が、他のパターン例えば素子分ｔ４ｉ）、ゲート形成な
どにも本発明は適用でき、その効果は大きい。
が、他のパターン例えば素子分ｔ４ｉ）、ゲート形成な
どにも本発明は適用でき、その効果は大きい。
以上説明した様に、本発明はポジ形レジストを用いてパ
ターン周囲の分離帯のみを描画するためパターン間隔の
縮小化が可能で微細パターン形成に適し、また分離に要
する部分のみを描画するため描画時間の短縮に有効であ
る。さらに、広い領域を塗りつぶす事がないため、近接
効果の影響が少なく、また可変矩形ビームを用いた場合
には矩形ビームの一辺長が分離幅以下となって使用する
ビームの面積が制限され、ビーム電流値に比例するビー
ムのほけ量を小さくでき、微細パターンの形成に有利と
なる。
ターン周囲の分離帯のみを描画するためパターン間隔の
縮小化が可能で微細パターン形成に適し、また分離に要
する部分のみを描画するため描画時間の短縮に有効であ
る。さらに、広い領域を塗りつぶす事がないため、近接
効果の影響が少なく、また可変矩形ビームを用いた場合
には矩形ビームの一辺長が分離幅以下となって使用する
ビームの面積が制限され、ビーム電流値に比例するビー
ムのほけ量を小さくでき、微細パターンの形成に有利と
なる。
第１図はネガ形レジストを用いた従来のパターン形成法
を示した図で、（蜀は描画パターンを、（Ｂ）は描画時
のＲ−Ｒ’断面を、（０）は現像後の同じところを示し
でいる。第２図は第１図と同じパターンを、ポジ形レジ
ストを用いて形成する時に描画する領域を示す。第３図
は本発明の実施例を示すもので、（ｃｌ −（Ｂ）よ！
Ｄ （Ａ）が得られる。（Ｎの斜線部が本発明を適用し
た時の描画領域である。第４図は本発明の他の実施例を
示し、（Ｂ）は分離帯の幅を広くした場合で、（Ｎに比
べ可変矩形ビームを用いて）くターンを形成するときシ
ョツト数を低減できる。 （０）は分離帯の幅を一定としない場合で、（Ｂ）に比
べさらにショツト数を低減できる。 １・・・ネガレジスト、２・・・ＡＪ、３・・・基板特
許出願人 第１図 第２図 第３図 第３図
を示した図で、（蜀は描画パターンを、（Ｂ）は描画時
のＲ−Ｒ’断面を、（０）は現像後の同じところを示し
でいる。第２図は第１図と同じパターンを、ポジ形レジ
ストを用いて形成する時に描画する領域を示す。第３図
は本発明の実施例を示すもので、（ｃｌ −（Ｂ）よ！
Ｄ （Ａ）が得られる。（Ｎの斜線部が本発明を適用し
た時の描画領域である。第４図は本発明の他の実施例を
示し、（Ｂ）は分離帯の幅を広くした場合で、（Ｎに比
べ可変矩形ビームを用いて）くターンを形成するときシ
ョツト数を低減できる。 （０）は分離帯の幅を一定としない場合で、（Ｂ）に比
べさらにショツト数を低減できる。 １・・・ネガレジスト、２・・・ＡＪ、３・・・基板特
許出願人 第１図 第２図 第３図 第３図
Claims (1)
- 【特許請求の範囲】 荷電粒子を用い、ポジ形レジストを用いたパターン形成
法において、形成したいパターンの輪郭周囲に、輪郭を
縁取りする分離帯を描画し、他のパターンと分離するこ
とを特徴とするパターン形を 酸洗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137420A JPS5928336A (ja) | 1982-08-09 | 1982-08-09 | パタ−ン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137420A JPS5928336A (ja) | 1982-08-09 | 1982-08-09 | パタ−ン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5928336A true JPS5928336A (ja) | 1984-02-15 |
Family
ID=15198211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57137420A Pending JPS5928336A (ja) | 1982-08-09 | 1982-08-09 | パタ−ン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111325A (ja) * | 1987-10-26 | 1989-04-28 | Hitachi Ltd | 電子線描画方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147261A (en) * | 1975-06-13 | 1976-12-17 | Fujitsu Ltd | Forming method of pattern |
| JPS53124078A (en) * | 1977-02-23 | 1978-10-30 | Ibm | Electron beam device |
| JPS5712520A (en) * | 1980-06-26 | 1982-01-22 | Nippon Telegr & Teleph Corp <Ntt> | Dividing method of figure by exposing in electron beam radiation |
-
1982
- 1982-08-09 JP JP57137420A patent/JPS5928336A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147261A (en) * | 1975-06-13 | 1976-12-17 | Fujitsu Ltd | Forming method of pattern |
| JPS53124078A (en) * | 1977-02-23 | 1978-10-30 | Ibm | Electron beam device |
| JPS5712520A (en) * | 1980-06-26 | 1982-01-22 | Nippon Telegr & Teleph Corp <Ntt> | Dividing method of figure by exposing in electron beam radiation |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111325A (ja) * | 1987-10-26 | 1989-04-28 | Hitachi Ltd | 電子線描画方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6553274B1 (en) | Method for designing reticle, reticle, and method for manufacturing semiconductor device | |
| JP4177043B2 (ja) | フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法 | |
| EP0902915A1 (en) | Photolithography mask using serifs and method thereof | |
| JPS6366934A (ja) | チエツクパタ−ンを用いた半導体集積回路装置の製造方法 | |
| US6001512A (en) | Method of blind border pattern layout for attenuated phase shifting masks | |
| US20100191357A1 (en) | Pattern layout creation method, program product, and semiconductor device manufacturing method | |
| US5922495A (en) | Mask for use in stitching exposure process | |
| JP2004062096A (ja) | 光強度シミュレーション方法及びフォトマスクの設計方法 | |
| JPS5928336A (ja) | パタ−ン形成法 | |
| KR100416613B1 (ko) | 플레어 측정용 마스크 및 그 제조방법, 이를 이용한웨이퍼 상에 플레어의 영향을 받는 영역 측정 방법 및플레어의 영향을 받는 영역의 패턴 보정 방법 | |
| JPS631744B2 (ja) | ||
| US6560767B2 (en) | Process for making photomask pattern data and photomask | |
| JPS638608B2 (ja) | ||
| JPS5861628A (ja) | 電子ビ−ム露光における近接効果補正方法 | |
| JPS58209124A (ja) | レジストパタ−ン形成方法 | |
| JPH0876360A (ja) | フォトマスクの製造方法 | |
| JPS6257222A (ja) | 半導体装置の製造方法 | |
| JP4249453B2 (ja) | Ｓｅｍ画像における特徴量算出方法 | |
| JPH06236836A (ja) | 回路パターン | |
| KR0134169Y1 (ko) | 마스크 패턴 | |
| JPS6148706B2 (ja) | ||
| JP2001324796A (ja) | マスクパタンの形成方法、およびフォトマスク | |
| JPS59172233A (ja) | 電子ビ−ム露光方法 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| JPS6227383B2 (ja) |