JPS5927302A - プログラマブルコントロ−ラ - Google Patents

プログラマブルコントロ−ラ

Info

Publication number
JPS5927302A
JPS5927302A JP13469882A JP13469882A JPS5927302A JP S5927302 A JPS5927302 A JP S5927302A JP 13469882 A JP13469882 A JP 13469882A JP 13469882 A JP13469882 A JP 13469882A JP S5927302 A JPS5927302 A JP S5927302A
Authority
JP
Japan
Prior art keywords
output
input
instruction
address
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13469882A
Other languages
English (en)
Inventor
Naohisa Yamaguchi
山口 尚久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP13469882A priority Critical patent/JPS5927302A/ja
Publication of JPS5927302A publication Critical patent/JPS5927302A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058Safety, monitoring

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (−)  技銅分野の脱明 本発明は、ストアードプログラム方式のプログ5マブル
コントローラの改良に関する。
(b)  従来技術の説明 第1図げス)アートプログラム方式のプログラマブルコ
ントローラ(以下PCと略称する)の構成の一例を示す
ものであり、同図によりその動作原理を託明する。すな
わち、プログラマブルコントローラの動作を規定するプ
ログラムd、プログラム記慣部lに電気的あるいd電気
的に記憶されている。この記憶内容を演算制御部2が順
次続出し、この内容をデコードし、もしその内容が入力
信号の状態を参照する命令である場合1”−fl、その
入出力情報の識別用アドレスを入出力記憶部3へ出力し
て所要の情報、をとり出し、翻訳された命令の内容C二
したがって演算を行なう。また、命令の内容が演算に=
9得られた結果を入出力記憶部へ格納する命令である場
合は、その入出力情報と共l二識別用アドレスを入出力
記憶s3へ与えて書込みを行なう。
以上−一てa明した動作を、プログラム記憶部1の内容
の先頭から最稜まで、あるいは終了の命令まで一巡して
行なう。次I:、演算制御部2F1入出力制御部4へ指
令を与え、入出力記憶部3の内容のうち出力情報をその
識別アドレスに対応する出力部5へ各々出力させる。出
力部5はこの信号を次の信号が与えられるまで保持し、
これをレベル変換・絶縁処理など必要な処理を行なった
後外部の負荷を駆動する。
一方、外部〃・らの入力信号は入力部6(:で信号レベ
ルの変換・e線処理を行ない、入出力制御部4の制御の
下に対応する入出力記憶部3の番地へ順次格納される。
以上の入出力までの処理が終了するとPCの動作の一す
イクル分が終了する。このような動作をくりかえし行な
うことぶユよりpcの機能は実現されている。
2さて、上記PCを用いて総括制御システムを構成する
場合−一1重畳な考慮点となるのが、運転状態及び故障
状態の表示、すなわちマンマシンインターフェースi二
関するアナンシェータ機能である。
これ薯二関して、従来採用されている一般的な方法を第
2閣を8照して説明する。同図(a)は、最も一般的5
二採用されている方法を示し、オペレータは操作スイッ
チ7を操作することg二よりPCBへ指令を与え、この
指令I:基き制御対象9から出力して入力する信号を参
照の上、制御対象9へ操作出力を与える。1町時g二、
制御対象9の出力するアンサバック結果を、運転表示灯
10へ入力してランプの点滅1:より運転状態の表示を
行なう0又、故障状りが発生した場合には運転表示灯】
Oを消灯、あるいけフリッカさせると共ぽ二、その原因
等を故障表示allを介して表示を行ない、オペレータ
に状況を伝達する。本方法は棲めて単純、かつ明解な方
法ではあるが、欠点として次の点が6けられる。
0)掃作対象が多数になった組合g二は、違転捏示灯及
び故障表示器の数が極めて大となり、これらを取付ける
スペースの増大、さらにはオペレータの貌認能力の限界
を超えることとなる。
(ロ)pc@の“運転表示/故障表示”のための出力点
数も多くなり、pcの出力処理点数の増大から、pcの
分111などのコストアップ要因となる。
(ハ)故障表示器11Fi、原因を詳細区分しようとす
るとこの表示器の数が極めて大きくなり、見に〈〈視認
性C:も問題がある。
以上の問題点を解決する一手法として第2図(b)C二
足すように、PCと外部のミニコンピユータ等を結合し
、運転表示などを集中的l二ORT表示装置等を用いて
行なう方法が考えられ、一部採用されている。同図にお
いて汀、第2図(a) I=比較して“運転表示灯10
/故障表示器11 ”の代替として。
tl算機結合インターフェース12を介シてミニコンピ
ユータ13を接続する。ミニコンピユータ13ハ、Pc
8の内部の情報を6照してOF?表示装[14I:より
、各種の表示を行なう。
本方法は、マンマシンインタフェース機能を改善する方
法としては理想的であるが、次に挙げる問題点を有する
。すなわち、 (イ)外部I:ミニコンピュータとCR7表示装置を接
続するため、コストが大きく増大する。
(ロ)表示I:関してPCのプログラムの変更I:よる
ミニコンのプログラムへの影響があり、双方共の修正を
要する場合が多い。
(ハ)一般的I:、 P c I:比較してミニコンピ
ユータやORT表示装置け、MTB’FやMTTRが短
がく、充分な保守能力を有しない限りプラントの稼動率
が低下し、てしまう。
これ6二関する改善方法は、従来の#!2図(a)の構
成を一部重益[7て有する構成である。
(c)  発明の目的 本発明は上記事情に鑑みてなされ、外部にミニコンピユ
ータを設けることなく、故障表示を集中的に、かつ容i
c行なうことのできる。前記欠点のないプログラマブル
コントローラを提供することを目的とする。
(a)  発明の構成と作用 本発明のPCは、1組あるいは複数組の表示器を用いて
故障原因を数字のコードg二より表示するものであり、
この表示に用いる出方は、一般に用いられるPCの出力
を用いるものである。このような表示方法は、従来のP
ot二でも不可能ではなかったが、極めて多くのプログ
ラム員を要し、このことからpcの能力に制限を与える
ことローなっていた。
例えば、ある故障原因に対応する入カC二より数字を表
示する几めには、入力条件g二よ0数字コードを作成し
、て表示力出力として出方する必要があるが、ビット情
報から数字コード(例えば4桁であれば、BQDコード
でも16ビツト)への変換のためl二、変換用データを
テーブルl二て用意する必要があり、多数のメモリを必
要とする。しかし本発明のプログラマブルコントローラ
においテハ、入出力点の番号を出力する数字コードに合
致させることご二より%極めて容易C二、かつ従来とほ
とんどかわりないメモリ容量で実現するもσ)である。
第3図にこの機能を実現するプログラマブルコントロー
ラの命令の記述例を示し、入力1及び入力2の論理積を
とり、この条件成立3二より出力31へ出力“1”を与
えると共g二、出力命令0UTXにて指定するワード出
力番号R256へ0字コード031#を出力する動作を
行なう。
第4図は上記動作を行なう本発明の一実施例を示し、0
UTX(R256)なる命令が、プログラム記憶部21
より読み出され、メモリ内容ラッチ22へ入ねられる。
次にメモリ内容ラッチ22の内容は、命令部とアドレス
部に区分して各々命令デコーダn1アドレスデコーダ2
4によりデコードされ、命令は演算部25へ与えられる
。一方アドレスデコーダ24の出力は必要I:よりアド
レスラッチ26へ格納され、演算結果ラッチ27の内容
をアドレスデコーダ24の内容のうち出力番号g二従っ
て入力メモリ28へ出力する。さらCニアドレスラッチ
の内、すなわち出力番号をアドレス値(R256を指示
)の内容のアドレスの入出カメモリ27へ出力する。実
際の外部への入出力は、入出カメモリ27の内容を入出
力部詔な介して入出力制御部29の制御の下に信号授受
を行なう。
(e)  総合的効果 以上説明したようC二本発8AI=よれば、従来のプロ
グラム作成と何らかわりなく、数字表示により故障表示
を集中的C二、かづ容易11行なうことのできる、効果
的なプログラマブルコントローラカ提供できる。
【図面の簡単な説明】
M1図は従来のプログラマブルコントロー5(D構成図
、第2図は従来のプログラマブルコントローラによるア
ナンシェータ構成図、第3図は本発明かかる機能を利用
する命令の一表記例とその動作を説明する図、第4図は
本発明のプログラマブルコントローラの一実施例を示す
構成図である。 21・・・プログラムメモリ n−・・メモリ内容ラッ
チ23−命令デコーダ  胸・・・アドレスデコーダ5
・−演算部     26・・・アドレスラッテ27・
・・結果ラッチ   n・・・入出カメモリ29・・・
入出力部    (資)−・入出力制御部(7317)
代理人 弁理士 則 近 憲 佑 (ほか1名)第1起 第2図 (b) 第3図

Claims (1)

  1. 【特許請求の範囲】 ′rx勇tI制御部、入出力記憶部、プログラム記憶部
    。 入出力1!1lI11部、入力部、及び出力部を具備し
    、指定した出力点の条件成立g−より出力点の番号を指
    定する出力部又Fi固定した出力部へ出力する手段な斂
    けてなるプログラマブルコントローラ。
JP13469882A 1982-08-03 1982-08-03 プログラマブルコントロ−ラ Pending JPS5927302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13469882A JPS5927302A (ja) 1982-08-03 1982-08-03 プログラマブルコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13469882A JPS5927302A (ja) 1982-08-03 1982-08-03 プログラマブルコントロ−ラ

Publications (1)

Publication Number Publication Date
JPS5927302A true JPS5927302A (ja) 1984-02-13

Family

ID=15134498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13469882A Pending JPS5927302A (ja) 1982-08-03 1982-08-03 プログラマブルコントロ−ラ

Country Status (1)

Country Link
JP (1) JPS5927302A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03281779A (ja) * 1990-01-09 1991-12-12 Alps Electric Co Ltd 酸窒化アルミニウムの合成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03281779A (ja) * 1990-01-09 1991-12-12 Alps Electric Co Ltd 酸窒化アルミニウムの合成方法

Similar Documents

Publication Publication Date Title
US3810104A (en) Programmable magnetics for a numerical control system
JPS60151761A (ja) 10進演算用に連続したデ−タ装置をアクセスするためのニブルおよびワ−ド・アドレス指定可能なメモリ−
JPS5927302A (ja) プログラマブルコントロ−ラ
US4364025A (en) Format switch
JPS621047A (ja) メモリ回路を有する半導体装置
EP0059758A1 (en) Numerical control unit
JPS6248252B2 (ja)
JPS60150135A (ja) 2進フオ−マツト数を10進フオ−マツト数に変換する方法及び装置
US8510477B2 (en) Protocol resolution device and method employing the same
JPH06187015A (ja) シーケンサのプログラム変換装置
JPS6134166B2 (ja)
EP0261629A2 (en) Display apparatus
JPH0683765A (ja) マイクロコンピュータ
JPS6246304A (ja) プログラマブルコントロ−ラ
JPS60217401A (ja) プログラムロ−ダ
JPH0445069Y2 (ja)
JPS62143165A (ja) 式記憶機能を備えた小型電子式計算機
JPS62231337A (ja) マイクロプロセツサ
JPS5897746A (ja) 計算機操作パネル
JPS61161509A (ja) 高速シ−ケンス演算方式及びその装置
JPS62135218A (ja) デジタル保護制御装置
JPS61122752A (ja) マイクロプログラム制御装置
JPS5843762B2 (ja) シ−ケンスセイギヨノ ニユウリヨクホウホウ
JPH07104998A (ja) プログラムカウンタ
JPH0821076B2 (ja) 画像データ制御装置