JPS592576A - パルス巾変調信号発生装置 - Google Patents
パルス巾変調信号発生装置Info
- Publication number
- JPS592576A JPS592576A JP57110411A JP11041182A JPS592576A JP S592576 A JPS592576 A JP S592576A JP 57110411 A JP57110411 A JP 57110411A JP 11041182 A JP11041182 A JP 11041182A JP S592576 A JPS592576 A JP S592576A
- Authority
- JP
- Japan
- Prior art keywords
- routine
- signal
- width modulation
- pulse width
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は・ツルス巾変調信号発生装置に係わシ、特に電
動機を速度制御するブリッジ回路に適用するｔ４ルス巾
変調信号発生装置に関するものである。
動機を速度制御するブリッジ回路に適用するｔ４ルス巾
変調信号発生装置に関するものである。
従来、直流電動機の制御装置の一例として第１図に示す
如きノ臂ルス巾変調信号発生回路Ａと、シリツノ回路Ｂ
の組合せによる構成が知られている。
如きノ臂ルス巾変調信号発生回路Ａと、シリツノ回路Ｂ
の組合せによる構成が知られている。
即ち、同図中Ｔｒ１＋ Ｔｒ２ ｒ ’ｒｒｓ ｒ
Ｔｒ４はＮＰＮ型のトランジスタ等の半導体スイッチ
、Ｍは直流電動機、Ｅは直流電源、Ｔｂ １ ＋ Ｔ
ｂ ２ ｒＴｂ３ 、Ｔｂ４は各々トランジスタＴｒ
１＋Ｔｒ２゜Ｔｒ３ ＋ ’ｒｒ ４に対応したトラ
ンジスタのペース端子、１はクロック信号ＣＰを発振す
る発振器、２はこのクロック信号ＣＰにより動作して三
角波信号を発生する三角波発生器、３はこの三角波信号
を位相反転して出力するオペアンプ等の位相反転器、４
は前記直流電動機Ｍの回転速度基準となる速度指令信号
ｖＲを発生する速度指令器、５，６は比較器で前者はＶ
Ｒと三角波信号を、また、後者はｖＲと位相反転器３の
出力を比較しそれぞれＶＢを基準に比較入力がＶＲを下
廻るとき出力”１＃を発生する。７．８は対応する比較
器５，６の出力側に設けられた非反転形バッファ、９，
１０は対応する比較器５，６の出力側に設けられた反転
形バッファをそれぞれ示すものである。
Ｔｒ４はＮＰＮ型のトランジスタ等の半導体スイッチ
、Ｍは直流電動機、Ｅは直流電源、Ｔｂ １ ＋ Ｔ
ｂ ２ ｒＴｂ３ 、Ｔｂ４は各々トランジスタＴｒ
１＋Ｔｒ２゜Ｔｒ３ ＋ ’ｒｒ ４に対応したトラ
ンジスタのペース端子、１はクロック信号ＣＰを発振す
る発振器、２はこのクロック信号ＣＰにより動作して三
角波信号を発生する三角波発生器、３はこの三角波信号
を位相反転して出力するオペアンプ等の位相反転器、４
は前記直流電動機Ｍの回転速度基準となる速度指令信号
ｖＲを発生する速度指令器、５，６は比較器で前者はＶ
Ｒと三角波信号を、また、後者はｖＲと位相反転器３の
出力を比較しそれぞれＶＢを基準に比較入力がＶＲを下
廻るとき出力”１＃を発生する。７．８は対応する比較
器５，６の出力側に設けられた非反転形バッファ、９，
１０は対応する比較器５，６の出力側に設けられた反転
形バッファをそれぞれ示すものである。
尚、トランジスタＴｒ＋ ＋ Ｔｒｚ ＊ Ｔｒａ
＋Ｔｒ４は図の如くブリッジ構成とする。
＋Ｔｒ４は図の如くブリッジ構成とする。
Ｅは直流電動機Ｍの直流電源であシ、ブリッジ接続され
たトランジスタＴｒｙ−Ｔｒ４を介して直流電動機Ｍに
供給される。
たトランジスタＴｒｙ−Ｔｒ４を介して直流電動機Ｍに
供給される。
即ち、Ｔｒ １ とＴｒ ｓは互いにコレクタ側を接続
して後、直流電源Ｅの正極側に接続し、またＴｒ ２
とＴｒ４は互いのエミッタ側を接続して後、直流電源Ｅ
の負極側に接続し、また、Ｔｒｌのエミッタ側とＴｒ２
のコレクタ側とを接続すると共にＴｒ ３のエミッタ側
とＴｒ４のコレクタ側とを接続する。そしてＪ Ｔｒ
１ ＋ Ｔｒ ２の接続点とＴｒ３＋Ｔｒ４の接続点
間より前記直流電動機Ｍに直流電圧を供給する構成とし
である。
して後、直流電源Ｅの正極側に接続し、またＴｒ ２
とＴｒ４は互いのエミッタ側を接続して後、直流電源Ｅ
の負極側に接続し、また、Ｔｒｌのエミッタ側とＴｒ２
のコレクタ側とを接続すると共にＴｒ ３のエミッタ側
とＴｒ４のコレクタ側とを接続する。そしてＪ Ｔｒ
１ ＋ Ｔｒ ２の接続点とＴｒ３＋Ｔｒ４の接続点
間より前記直流電動機Ｍに直流電圧を供給する構成とし
である。
かかる構成を有する・ぐルス巾変調信号発生装置の動作
を第２図のタイムチャートに従って説明する。
を第２図のタイムチャートに従って説明する。
三角波発生器２は発振器１からのクロック信号ｃｐ（図
示せず）に基づいて１周期が決定される三角波信号Ｔｌ
を発生し、位相反転器３と比較器５に出力する。すると
位相反転器３は三角波信号Ｔｌの位相’ｅ １８０’ず
らした点線で示す三角波信号Ｔ２を比較器６に出力する
。また、速度指令器４は直流電動機Ｍを所望の速度で運
転するための速度指令値ｖＲを比較器５．６にそれぞれ
出力する。
示せず）に基づいて１周期が決定される三角波信号Ｔｌ
を発生し、位相反転器３と比較器５に出力する。すると
位相反転器３は三角波信号Ｔｌの位相’ｅ １８０’ず
らした点線で示す三角波信号Ｔ２を比較器６に出力する
。また、速度指令器４は直流電動機Ｍを所望の速度で運
転するための速度指令値ｖＲを比較器５．６にそれぞれ
出力する。
比較器５，６は三角波信号Ｔ１＋Ｔ１と速度指令値Ｖ、
を比較し、ｖｎ ＞Ｔ、 、 ＶＲ＞ Ｔ２のとき、そ
れぞれ論理レベル゛°１”、それ以外では論理レベル″
０″となる信号Ｔａ、＋ Ｔａ２を非反転形バッファ７
．８と反転形バッファ９，１０に出力する。
を比較し、ｖｎ ＞Ｔ、 、 ＶＲ＞ Ｔ２のとき、そ
れぞれ論理レベル゛°１”、それ以外では論理レベル″
０″となる信号Ｔａ、＋ Ｔａ２を非反転形バッファ７
．８と反転形バッファ９，１０に出力する。
非反転形バッファ７．８と反転形バッファ９゜１０は信
号Ｔａｌを増巾してそれぞれトランジスタＴｒ １
、Ｔｒ ２ ｒ Ｔｒ ３ ｒ Ｔｒ ４のペース
に信号’ｒｂ、、Ｔｂ２ を出力し、前記論理レベル“
１″のときトランジスタＴｒ１．Ｔｒ４をオン、また、
トランジスタＴｒ２．Ｔｒ３をオフさせ、論理レベル″
０＃のときトランジスタＴｒ ２ ＊ Ｔｒ ｓをオ
ン、トランジスタＴｒｔ ＋ Ｔｒ ４ をオフさせ
る。
号Ｔａｌを増巾してそれぞれトランジスタＴｒ １
、Ｔｒ ２ ｒ Ｔｒ ３ ｒ Ｔｒ ４のペース
に信号’ｒｂ、、Ｔｂ２ を出力し、前記論理レベル“
１″のときトランジスタＴｒ１．Ｔｒ４をオン、また、
トランジスタＴｒ２．Ｔｒ３をオフさせ、論理レベル″
０＃のときトランジスタＴｒ ２ ＊ Ｔｒ ｓをオ
ン、トランジスタＴｒｔ ＋ Ｔｒ ４ をオフさせ
る。
この結果、直流電動機Ｍの端子Ｊ、に間には第２図ＶＪ
Ｋの如きパルス電圧が速度指令値ｖＲに対応した・ぐル
ス巾として印加され、直流電動機Ｍはこの・ぐルス列の
電圧ＶＪＫの平均値で回転することになる。
Ｋの如きパルス電圧が速度指令値ｖＲに対応した・ぐル
ス巾として印加され、直流電動機Ｍはこの・ぐルス列の
電圧ＶＪＫの平均値で回転することになる。
ところで、このようなパルス変調信号発生装置において
は三角波発生器２が必要であシ、一般に三角波発生器が
高価であったシ、また、オペアンプ等で構成されたアナ
ログ回路を用いるため、このアナログ回路の調整がめん
どうであり、更にこのアナログ回路の温度ドリフト特性
によシ設定値が変化すると云った問題があった。
は三角波発生器２が必要であシ、一般に三角波発生器が
高価であったシ、また、オペアンプ等で構成されたアナ
ログ回路を用いるため、このアナログ回路の調整がめん
どうであり、更にこのアナログ回路の温度ドリフト特性
によシ設定値が変化すると云った問題があった。
本発明は上記事情に鑑みてなされたもので、調整が容易
でない高価な三角波発生器や複雑なアナログ回路を全く
必要とせず、従って温度ドリフトの問題も解消できる安
価で信頼性の高いパルス幅変調信号発生装置を提供する
ことを目的とする。
でない高価な三角波発生器や複雑なアナログ回路を全く
必要とせず、従って温度ドリフトの問題も解消できる安
価で信頼性の高いパルス幅変調信号発生装置を提供する
ことを目的とする。
即ち、本発明は上記目的を達成するため、負荷運転制御
用の前記プリツノ回路の各半導体スイッチのオンオフ制
御用の／’Ｐルス巾変調信号を発生させる装置として、
ノクルス巾変調の基準となる同期でパルス信号を発生す
る発振器と、前記半導体スイッチに対する制御時間を設
定するプリセット可能なタイマと、前記負荷の運転状態
を指示する指令器と、この指令器の指示内容に応じて前
記各半導体スイッチの所定のオンオフ動作状態を示す・
ぐターンを指定する情報を出力し、また、前記指令器の
指示内容に対応した時間を前記タイマにグリセットし且
つその計時動作をスタートさせる第１のルーチン及びこ
の第１のルーチンの実行回数に応じ前記負荷運転制御に
必要な前記ブリッジ回路の各半導体スイッチの予め設定
された次の所定オンオフ動作ｒ示すパターンを指定する
情報を出力する第２のルーチンを記憶させたメモリと、
前記発振器の出゛力ｔ４ ）１５スにより前記メモリの
第１のル−チンを実行し、また、前記タイマのタイムア
ツプ時に前記第２のルーチンを実行する中央処理装置と
、前記ブリッジ回路の各半導体スイッチの動作状態を示
すパターンを指示する前記情報に対応して前記半導体ス
イッチの制御を行う出力装置とより構成し、発振器の出
方するパルスにょシ割込みを行って第１のルーチンを実
行させ、指令器の内容に対応する時間で第２のルーチン
を実行させて該時間と前記・臂ルスの同期で２切換えな
がら各半導体スーイッチの動作状態を示す予め設定され
たノソターンの情報を出力して各半導体スイッチの制御
用のパルス巾変調信号をソフトウェアで発生させるよう
にし、高価な三角波発生器や温度ドリフトなどの心配の
あるアナログ回路を不要とする。
用の前記プリツノ回路の各半導体スイッチのオンオフ制
御用の／’Ｐルス巾変調信号を発生させる装置として、
ノクルス巾変調の基準となる同期でパルス信号を発生す
る発振器と、前記半導体スイッチに対する制御時間を設
定するプリセット可能なタイマと、前記負荷の運転状態
を指示する指令器と、この指令器の指示内容に応じて前
記各半導体スイッチの所定のオンオフ動作状態を示す・
ぐターンを指定する情報を出力し、また、前記指令器の
指示内容に対応した時間を前記タイマにグリセットし且
つその計時動作をスタートさせる第１のルーチン及びこ
の第１のルーチンの実行回数に応じ前記負荷運転制御に
必要な前記ブリッジ回路の各半導体スイッチの予め設定
された次の所定オンオフ動作ｒ示すパターンを指定する
情報を出力する第２のルーチンを記憶させたメモリと、
前記発振器の出゛力ｔ４ ）１５スにより前記メモリの
第１のル−チンを実行し、また、前記タイマのタイムア
ツプ時に前記第２のルーチンを実行する中央処理装置と
、前記ブリッジ回路の各半導体スイッチの動作状態を示
すパターンを指示する前記情報に対応して前記半導体ス
イッチの制御を行う出力装置とより構成し、発振器の出
方するパルスにょシ割込みを行って第１のルーチンを実
行させ、指令器の内容に対応する時間で第２のルーチン
を実行させて該時間と前記・臂ルスの同期で２切換えな
がら各半導体スーイッチの動作状態を示す予め設定され
たノソターンの情報を出力して各半導体スイッチの制御
用のパルス巾変調信号をソフトウェアで発生させるよう
にし、高価な三角波発生器や温度ドリフトなどの心配の
あるアナログ回路を不要とする。
以下、本発明の一実施例について第３図〜第８図を参照
して説明する。
して説明する。
第３図は本発明の一実施例に係るパルス巾変調信号発生
装置のブロック図を示すもので、第１図に示したブリッ
ジ回路Ｂと組み合わ亡て使用されるものである。
装置のブロック図を示すもので、第１図に示したブリッ
ジ回路Ｂと組み合わ亡て使用されるものである。
図において、１１はノ９ルス巾変調の基準周波数１？ル
ス例えば１ ｋＨｚの周波数で発掘し、１ｍ５ｅｃ毎に
パルスを発生する発振器であり、との／’Ｐルスは割込
み用のＲ８Ｔ ６信号として用いられる。１２はマイク
ロノロセッサによる中央処理装置（以下、ＣＰＵと略称
する）、１３はＣＰＵ１２が実行するグログラムを記憶
させておくメモリ、１４はＣＰＵ Ｊ ２からのスター
ト信号５ＴＡＲＴで動作し、設定された時間経過後に・
やルス波形のＲ８Ｔ Ｊ信号をＣＰＵ １２に出力する
タイマ、１５はディジタルスイッチ等で構成し、第１図
の速度指令器４と同一の機能を有する速度指令器、１６
はＣＰＵ １２に速度指令器１５からの指令値を入力す
ると共にＣＰＵ １２からのデータを出力する入出力装
置（以下、Ｉｌｏ 、ｌｅ −トと略称する）１７〜２
０はこのｌ１０ｆ−ト１６より出力される信号を増巾す
る非反転形バッファであり、１７の゛出力はブリッ・ゾ
回路ＢのトランジスタＴｒ １のペース信号Ｔｂ１とし
て、また、１８の出力はトランジスタＴｒ２のペース信
号Ｔｂ ２として、また１９の出力はｌ・ランノスタＴ
ｒ３のペース信号Ｔｂ３ として、また、２０の出力は
トランジスタＴｒ ４のペース信号Ｔｂ４ としてそれ
ぞれ用いられる。
ス例えば１ ｋＨｚの周波数で発掘し、１ｍ５ｅｃ毎に
パルスを発生する発振器であり、との／’Ｐルスは割込
み用のＲ８Ｔ ６信号として用いられる。１２はマイク
ロノロセッサによる中央処理装置（以下、ＣＰＵと略称
する）、１３はＣＰＵ１２が実行するグログラムを記憶
させておくメモリ、１４はＣＰＵ Ｊ ２からのスター
ト信号５ＴＡＲＴで動作し、設定された時間経過後に・
やルス波形のＲ８Ｔ Ｊ信号をＣＰＵ １２に出力する
タイマ、１５はディジタルスイッチ等で構成し、第１図
の速度指令器４と同一の機能を有する速度指令器、１６
はＣＰＵ １２に速度指令器１５からの指令値を入力す
ると共にＣＰＵ １２からのデータを出力する入出力装
置（以下、Ｉｌｏ 、ｌｅ −トと略称する）１７〜２
０はこのｌ１０ｆ−ト１６より出力される信号を増巾す
る非反転形バッファであり、１７の゛出力はブリッ・ゾ
回路ＢのトランジスタＴｒ １のペース信号Ｔｂ１とし
て、また、１８の出力はトランジスタＴｒ２のペース信
号Ｔｂ ２として、また１９の出力はｌ・ランノスタＴ
ｒ３のペース信号Ｔｂ３ として、また、２０の出力は
トランジスタＴｒ ４のペース信号Ｔｂ４ としてそれ
ぞれ用いられる。
尚、前記Ｒ８Ｔ ｓ 、 Ｒ８Ｔ ｅの各信号はＣＰＵ
１２に対する割込み信号として用いられ、ＣＰＵ １
２はこれら割込み信号を受けるとＲ８Ｔ ３信号であれ
ばＲ８Ｔ ３信号に対応した第２のサブルーチンを、ま
たＲ８Ｔ ６信号であればＲ８Ｔ信号に対応した第１の
サブルーチンを実行するようになっている。
１２に対する割込み信号として用いられ、ＣＰＵ １
２はこれら割込み信号を受けるとＲ８Ｔ ３信号であれ
ばＲ８Ｔ ３信号に対応した第２のサブルーチンを、ま
たＲ８Ｔ ６信号であればＲ８Ｔ信号に対応した第１の
サブルーチンを実行するようになっている。
次に上記構成の本発明についてその動作を第４図、第５
図のフローチャートと第６図のタイムチャートに従って
説明する。
図のフローチャートと第６図のタイムチャートに従って
説明する。
ＣＰＵ Ｊ ２は発振器１１が例えば１ ｋＨｚの周波
数で発振して出力する／？ルスをＲ８Ｔ ６信号を割込
み信号として受は付け、この割込み信号に対応する処理
に入る。Ｒ８Ｔ ６信号による割込み処理は第４図のフ
ローチャートの如き内容のノログラムで、まず第１のス
テップ５ｔｅｐ １ではＩ１０ポート１６を介して速度
指令器１５の設定指令値を読込む。
数で発振して出力する／？ルスをＲ８Ｔ ６信号を割込
み信号として受は付け、この割込み信号に対応する処理
に入る。Ｒ８Ｔ ６信号による割込み処理は第４図のフ
ローチャートの如き内容のノログラムで、まず第１のス
テップ５ｔｅｐ １ではＩ１０ポート１６を介して速度
指令器１５の設定指令値を読込む。
次にＣＰＵ １２は第２のステツノ５ｔｏｐ２を実行し
てＣＰＵ １２の内部のＣレジスタ（但しＣレジスタは
初期値は零に設定しである）に１を加算し、第３のステ
ラ７’５ｔｅｐＪに移る。このステップでは読込んだ指
令値から回転方向を判別する。
てＣＰＵ １２の内部のＣレジスタ（但しＣレジスタは
初期値は零に設定しである）に１を加算し、第３のステ
ラ７’５ｔｅｐＪに移る。このステップでは読込んだ指
令値から回転方向を判別する。
即ち、速度指令器１５はディノタルスイッチを用いてお
り、例えば符号指定のできるものを使ったり、正逆の境
の値を設定してその値より大きい場合に正転、小さい場
合には逆転を意味するようにするなどしておけば回転方
向の判別は予めメモリ１３に設定した判別のだめの基準
値と指令値との大小を比較することにより行える。
り、例えば符号指定のできるものを使ったり、正逆の境
の値を設定してその値より大きい場合に正転、小さい場
合には逆転を意味するようにするなどしておけば回転方
向の判別は予めメモリ１３に設定した判別のだめの基準
値と指令値との大小を比較することにより行える。
そして、この判別の結果、正転ならばＣＰＵ１２は第４
のステｙ ７６ｓｔｅｐ ４ ｋ ’４行し、ＣＰＵ
１２に内蔵されているアキュムレータに１６鵡データ″
′０９”を、また、咲転ならば第５のステップ５ｔｅｐ
Ｓを実行して１６進データ”ｏ６″″を設定する。こ
の１６進データはトランジスタ・ブリッジ回路の４つの
トランジスタのオンオフ制御のためのデータとして用い
られるもので、８ビツトのＣＰＵを用いていることから
二桁の１６進データで示されているが、４つのトランジ
スタにそれぞれ１ビツトずつ割当て、そのビットの内’
ｌｌによりオン、オフ制御させるので、４ビツト分のデ
ータがあれば良いわけである。
のステｙ ７６ｓｔｅｐ ４ ｋ ’４行し、ＣＰＵ
１２に内蔵されているアキュムレータに１６鵡データ″
′０９”を、また、咲転ならば第５のステップ５ｔｅｐ
Ｓを実行して１６進データ”ｏ６″″を設定する。こ
の１６進データはトランジスタ・ブリッジ回路の４つの
トランジスタのオンオフ制御のためのデータとして用い
られるもので、８ビツトのＣＰＵを用いていることから
二桁の１６進データで示されているが、４つのトランジ
スタにそれぞれ１ビツトずつ割当て、そのビットの内’
ｌｌによりオン、オフ制御させるので、４ビツト分のデ
ータがあれば良いわけである。
ここでは１バイトデータの下位４ビツトを利用してその
各ビットをトランジスタＴｒｌ〜Ｔｒ４に対応させてあ
り、ビット内容が１”ならばオン、′０”ならばオフと
することにょシ、正逆転の各モードにおける各トランジ
スタＴｒ１〜Ｔｒ４の制御・ぞターンを１６進データと
して表わしている。従って下位４ビツトのうち第１ビツ
トをＴｒｙｓ第２ビットをＴｒ２ 、第３ビツトをＴｒ
ｌ、第４ビツトをＴｒ４に対応させることにより、１６
進データ”’０９’はその下位４ビツトが’１００１”
であるからＴｒ４とＴｒｌのみがオン状態、また０６″
は“ｏ ｉ ｉ ｏ ”であるからＴｒ３とＴｒ２のみ
がオン状態となることを示すことになる。
各ビットをトランジスタＴｒｌ〜Ｔｒ４に対応させてあ
り、ビット内容が１”ならばオン、′０”ならばオフと
することにょシ、正逆転の各モードにおける各トランジ
スタＴｒ１〜Ｔｒ４の制御・ぞターンを１６進データと
して表わしている。従って下位４ビツトのうち第１ビツ
トをＴｒｙｓ第２ビットをＴｒ２ 、第３ビツトをＴｒ
ｌ、第４ビツトをＴｒ４に対応させることにより、１６
進データ”’０９’はその下位４ビツトが’１００１”
であるからＴｒ４とＴｒｌのみがオン状態、また０６″
は“ｏ ｉ ｉ ｏ ”であるからＴｒ３とＴｒ２のみ
がオン状態となることを示すことになる。
次にＣＰＵ Ｊ ２は第６のステップ５ｔｅｐ ６を実
行し、ＣＰＵ １２のアキュムレータＡに格納されたデ
ータの下位４ビット分を■ハポート１６を介して非反転
形バッファ１７〜２０に出力すると共に第７のステップ
５ｔｅｐ７に移り、読込んだ指令値をタイマ１４に設定
してＳ ＴＡＲＴ信号を与え、この時点より指令値対応
分の時間、カウント動作させる。
行し、ＣＰＵ １２のアキュムレータＡに格納されたデ
ータの下位４ビット分を■ハポート１６を介して非反転
形バッファ１７〜２０に出力すると共に第７のステップ
５ｔｅｐ７に移り、読込んだ指令値をタイマ１４に設定
してＳ ＴＡＲＴ信号を与え、この時点より指令値対応
分の時間、カウント動作させる。
そして、この後、ＣＰＵ１２は通常のプログラムを実行
するためにメインルーチン（本発明を応用した装置の動
作のためのルーチン）に戻る。
するためにメインルーチン（本発明を応用した装置の動
作のためのルーチン）に戻る。
このようにして動作したタイマ１４は設定された指令値
に応じた時間（但し発振器１１の発振周期以内）経過後
、タイムアツプしてノｆルス波形のＲ８Ｔ、９信号をＣ
ＰＵ １２に出力する。ＣＰＵ１２はこのＲ８Ｔ ３信
号を第２の割込み信号として受は付け、Ｒ８Ｔ ３信号
対応の割込み処理ルーチンを実行する。
に応じた時間（但し発振器１１の発振周期以内）経過後
、タイムアツプしてノｆルス波形のＲ８Ｔ、９信号をＣ
ＰＵ １２に出力する。ＣＰＵ１２はこのＲ８Ｔ ３信
号を第２の割込み信号として受は付け、Ｒ８Ｔ ３信号
対応の割込み処理ルーチンを実行する。
このルーチンは第５図のフローチャートの如きもので、
まず第８のステップ１Ｉｔｅｐ８の実行にヨリタイマ１
４を停止させ、次に・第９のステップ５ｔｅｐ９に移っ
て前記レジスタＣに１を加算する。
まず第８のステップ１Ｉｔｅｐ８の実行にヨリタイマ１
４を停止させ、次に・第９のステップ５ｔｅｐ９に移っ
て前記レジスタＣに１を加算する。
Ｒ８’ｒ ３による割込み処理は必ずＲ８Ｔ ６による
割込み処理の後に行われるものであるから、レジスタＣ
の内容は必ずｉ高教をとることになる。
割込み処理の後に行われるものであるから、レジスタＣ
の内容は必ずｉ高教をとることになる。
従って、第１０のステラ７’５ｔｅｐ１（Ｊにおいてレ
ジスタＣの内容が′２″であるかＩＩ ４ ｊｌである
かを判別し、＠２＃であれば第１１のステラ７６ａｔｅ
ｐＨに移シ、ＣＰＵ １２のアキュムレータＡに１６進
データ″０５″を入れ第１４のステラ：ｆｓｔｅｐＪ４
に移ってアキュムレータＡの内容の下位４ビット分’ｉ
Ｉ１０ポート１６を介してバッファ１７〜２０に出力
する。また５ｔｏｐ １０においてレジスタＣの内容が
′４”であったと判別したときは第１２のステップ５ｔ
ｅｐ１２に移シ、レジスタＣの内容を零にし、次に第１
３のステップ５ｔｏｐ１３に移り、ＣＰＵ １２のアギ
エムレータＡに１６進データ“ＯＡ”を格納し、５ｔｅ
ｐノ４に移ってアキュムレータＡの内容の下位４ビット
分をＩ１０ポート１６よりパッソア１７〜２０に出力す
る。
ジスタＣの内容が′２″であるかＩＩ ４ ｊｌである
かを判別し、＠２＃であれば第１１のステラ７６ａｔｅ
ｐＨに移シ、ＣＰＵ １２のアキュムレータＡに１６進
データ″０５″を入れ第１４のステラ：ｆｓｔｅｐＪ４
に移ってアキュムレータＡの内容の下位４ビット分’ｉ
Ｉ１０ポート１６を介してバッファ１７〜２０に出力
する。また５ｔｏｐ １０においてレジスタＣの内容が
′４”であったと判別したときは第１２のステップ５ｔ
ｅｐ１２に移シ、レジスタＣの内容を零にし、次に第１
３のステップ５ｔｏｐ１３に移り、ＣＰＵ １２のアギ
エムレータＡに１６進データ“ＯＡ”を格納し、５ｔｅ
ｐノ４に移ってアキュムレータＡの内容の下位４ビット
分をＩ１０ポート１６よりパッソア１７〜２０に出力す
る。
そして、メインルーチンに戻る。
この一連の割込み処理は発振器１ノの・やルス出力毎に
行われるので、第６図に示す如ｔｌ’ Ｒ８Ｔ６ 、
Ｒ８Ｔ ３の割込みは交互に繰り返され、また、割込み
処理毎にレジスタＣはカウントを行って１〜４までの４
つの状態を指定することになり、この各状態を正、逆転
モード別に各トランジスタＴｒｌ −Ｔｒ４の行わせる
べきスイッチング状態を示す１６進データと対応づけて
レジスタＣの値により対応する該１６進データの下位４
ビット分をバッファ１７〜２０を介して対応するトラン
ジスタＴｒ １ ％、 ’ｒｒ ４にベース信号として
与える結果、各トランジスタＴｒｌ−Ｔｒ４は与えられ
たビットデータが１＃のときはオン、′０″のときはオ
フとなって第６図Ｔｒ １ ＝ Ｔｒ ４の如き動作を
し、トランジスタ・ブリッジ回路ＢのＪ−に間出力電圧
はＶＪＫの如くとなって直流電動機Ｍは正、逆転制御さ
れる。
行われるので、第６図に示す如ｔｌ’ Ｒ８Ｔ６ 、
Ｒ８Ｔ ３の割込みは交互に繰り返され、また、割込み
処理毎にレジスタＣはカウントを行って１〜４までの４
つの状態を指定することになり、この各状態を正、逆転
モード別に各トランジスタＴｒｌ −Ｔｒ４の行わせる
べきスイッチング状態を示す１６進データと対応づけて
レジスタＣの値により対応する該１６進データの下位４
ビット分をバッファ１７〜２０を介して対応するトラン
ジスタＴｒ １ ％、 ’ｒｒ ４にベース信号として
与える結果、各トランジスタＴｒｌ−Ｔｒ４は与えられ
たビットデータが１＃のときはオン、′０″のときはオ
フとなって第６図Ｔｒ １ ＝ Ｔｒ ４の如き動作を
し、トランジスタ・ブリッジ回路ＢのＪ−に間出力電圧
はＶＪＫの如くとなって直流電動機Ｍは正、逆転制御さ
れる。
尚、Ｒ８Ｔ ３はタイマ１４に設定された速度指令器１
５の指令値に対応したものとなるため、電圧ＶＪＫのパ
ルス巾も同様変５化することになるから、速度指令器１
５の設定値に対応した同速度、回転方向で直流電動機Ｍ
は回転することになる。
５の指令値に対応したものとなるため、電圧ＶＪＫのパ
ルス巾も同様変５化することになるから、速度指令器１
５の設定値に対応した同速度、回転方向で直流電動機Ｍ
は回転することになる。
なお、上記実施例においては可逆運転が可能な直流電動
機の速度制御装置に応用したものについて説明したが、
本発明はこれに限定されるものではなく、交流可動機の
速度制御装置にも応用できるものである。
機の速度制御装置に応用したものについて説明したが、
本発明はこれに限定されるものではなく、交流可動機の
速度制御装置にも応用できるものである。
その−例として電圧形インバータについて第７図のフロ
ーチャートに基づき説明する。
ーチャートに基づき説明する。
Ｒ８Ｔ ６の信号が入力されるとＣＰＵ Ｊ ２は第２
１のステラ７’ ５ｔｅｐ ２１を実行し、速度指令器
１５に設定された指令値Ｆを読込む。この場合、この指
令値Ｆは対象が電圧形インバータであるため、その出力
電圧に対応する周波数となる。次に第２２のステップ５
ｔｅｐ２２を実行し、電圧Ｖ／周波数ｆ一定制御法を実
現するための出力電圧を演算し、タイマ１４の設定デー
タとしてこの演算値を記憶する。
１のステラ７’ ５ｔｅｐ ２１を実行し、速度指令器
１５に設定された指令値Ｆを読込む。この場合、この指
令値Ｆは対象が電圧形インバータであるため、その出力
電圧に対応する周波数となる。次に第２２のステップ５
ｔｅｐ２２を実行し、電圧Ｖ／周波数ｆ一定制御法を実
現するための出力電圧を演算し、タイマ１４の設定デー
タとしてこの演算値を記憶する。
次に第２３のステｙ ７’ ５ｔｅｐ ２３に移シ、Ｃ
ＰＵ１２内のＣレジスタおよびＢレジスタに１を加算す
る。
ＰＵ１２内のＣレジスタおよびＢレジスタに１を加算す
る。
モチろんこの場合、Ｃレジスタ、Ｂレジスタとも初期値
は零である。
は零である。
次に第２４のステップ５ｔｏｐ ２４に移り、Ｂレジス
タの値が指令値Ｆに等しいか否かを判断し、“ＮＯ”で
あるならば第２５のステラｆ８ｔｅｐ２５に移ってＢレ
ジスタの値が指令値Ｆの１／２以上か否かを判断する。
タの値が指令値Ｆに等しいか否かを判断し、“ＮＯ”で
あるならば第２５のステラｆ８ｔｅｐ２５に移ってＢレ
ジスタの値が指令値Ｆの１／２以上か否かを判断する。
そして、”Ｎｏ ’であるならば第２７のステップ５ｔ
ｅｐ２７を実行し正転モードの最初のトランジスタ動作
状態を指定する前述の１６進データ゛０９”をアキュム
レータにセットする。
ｅｐ２７を実行し正転モードの最初のトランジスタ動作
状態を指定する前述の１６進データ゛０９”をアキュム
レータにセットする。
また、１ｌｔｅｐ２５において’ ＹＥＳ”のときは逆
転モードの最初のトランジスタ動作状態を指定する前述
の１６進データ＠０６＃をアキエムレータにセットする
、 なお、８Ｌ＠ｐ２４’においてＢレジスタの値が指令値
Ｆに等しい場合は、Ｂレジスタの値を零としてＣＰＵ
２２のアギエムレータに１６進データ″′０９＃を設定
する。
転モードの最初のトランジスタ動作状態を指定する前述
の１６進データ＠０６＃をアキエムレータにセットする
、 なお、８Ｌ＠ｐ２４’においてＢレジスタの値が指令値
Ｆに等しい場合は、Ｂレジスタの値を零としてＣＰＵ
２２のアギエムレータに１６進データ″′０９＃を設定
する。
次に第２９のステップ５ｔｏｐ ２９に移シ、アキエム
レータのｒ−夕の下位４ビット分を出力する。次に第３
０のステラｆｓｔｏｐ３０を実行し、ＣＰＵ １２はタ
イマ１４に５ｔｅｐ ２２で求めた値を設定してタイマ
１４を始動させ、メインルーチンに戻る。
レータのｒ−夕の下位４ビット分を出力する。次に第３
０のステラｆｓｔｏｐ３０を実行し、ＣＰＵ １２はタ
イマ１４に５ｔｅｐ ２２で求めた値を設定してタイマ
１４を始動させ、メインルーチンに戻る。
そして、タイマ１４が設定値分、計時したときこのタイ
マ１４より出力されるＲ８Ｔ ３信号により第５図の割
込み処理ルーチンを実行してメインルーチンに戻り、次
のＲ８Ｔ ６信号が来るまでメインルーチンを実行する
。
マ１４より出力されるＲ８Ｔ ３信号により第５図の割
込み処理ルーチンを実行してメインルーチンに戻り、次
のＲ８Ｔ ６信号が来るまでメインルーチンを実行する
。
尚、タイマ１４に設定されるデータは第６図の電圧ＶＪ
Ｋの平均値と、速度指令器１５にょシ与えられる周波数
の比が一定となるように予めＳ算された値であり、マイ
クロコンピータで容易に求められる。
Ｋの平均値と、速度指令器１５にょシ与えられる周波数
の比が一定となるように予めＳ算された値であり、マイ
クロコンピータで容易に求められる。
このように第７図の如きサブルーチンをＲ８Ｔ６信号の
割込み処理プログラムとして第４図のサブルーチンに置
き換えて用いることにより交流電動機や変圧器を負荷と
して使用する電圧形インバータにも応用できるものであ
り、速度指令器１５の設定値を設定するだけでその設定
値に対応する回転方向で、しかも該設定値に対応したＶ
／／一定制御を実現するための出力電圧演算値に対応す
る・やルス巾で・ぐルス巾変調された４つの制御信号が
得られ、この４つの制御信号でブリッジ回路による電圧
形）Ｊ？ルス巾変調（２）インバータの制御を行うこと
ができ、交流電動機や変圧器等の負荷に対する制御も可
能となる。
割込み処理プログラムとして第４図のサブルーチンに置
き換えて用いることにより交流電動機や変圧器を負荷と
して使用する電圧形インバータにも応用できるものであ
り、速度指令器１５の設定値を設定するだけでその設定
値に対応する回転方向で、しかも該設定値に対応したＶ
／／一定制御を実現するための出力電圧演算値に対応す
る・やルス巾で・ぐルス巾変調された４つの制御信号が
得られ、この４つの制御信号でブリッジ回路による電圧
形）Ｊ？ルス巾変調（２）インバータの制御を行うこと
ができ、交流電動機や変圧器等の負荷に対する制御も可
能となる。
また、本発明は第３図に示した構成において、そのＩ１
０ポート１６に接続されるバッファ１７〜′２０は第８
図に示すように非反転形・クツファ２１．２２と反転形
バッファ２３．２４を用いて２ノと２３．２２と一２４
ｆ、それぞれペアとして共通の入力を与える構成とし、
バッファ２１〜２４の出力をトランジスタＴｒ１％ Ｔ
ｒ４ （７）（−ス信号Ｔｂｌ〜Ｔｂ４として用いるよ
うにしても良い。そしてこの場合、アキュムレータに与
える前述の１６進データは下位２ビツトのみを使用する
ように下表のように変更しても良い。
０ポート１６に接続されるバッファ１７〜′２０は第８
図に示すように非反転形・クツファ２１．２２と反転形
バッファ２３．２４を用いて２ノと２３．２２と一２４
ｆ、それぞれペアとして共通の入力を与える構成とし、
バッファ２１〜２４の出力をトランジスタＴｒ１％ Ｔ
ｒ４ （７）（−ス信号Ｔｂｌ〜Ｔｂ４として用いるよ
うにしても良い。そしてこの場合、アキュムレータに与
える前述の１６進データは下位２ビツトのみを使用する
ように下表のように変更しても良い。
表
また、本発明は電動機の速度フィードバック制御への応
用も。可能である。
用も。可能である。
即ち、詳細を省略したメインルーチンに速度指令値と速
度のフィードバック値から電流指令値または電圧指令値
を演算しこの値をタイマ１４に設定するルーチンを付加
するようにすれば良い。
度のフィードバック値から電流指令値または電圧指令値
を演算しこの値をタイマ１４に設定するルーチンを付加
するようにすれば良い。
以上詳述したように本発明は、直流電源を電源とすると
共に半導体スイッチをブリッジ接続して・ぐルス巾変調
信号により各半導体スイッチのオンオフを制御して負荷
運転制御を行うブリツノ回路の・ぞルス巾変調信号を発
生する装置とシテ、・ぐルス巾変調の基準となる周期で
・母ルス信号を発生する発振器と、前記ブリツノ回路の
半導体スイッチに対する制御時間を設定するプリセット
可能なタイマと、速度及び回転方向を設定する指令器と
、この指令器により設定された内容により回転方向を設
定すると共にその回転方向により前記ブリツノ回路の各
半導体スイッチの所定のオンオフ動作状態を示すツヤタ
ーンを指定する情報を出力し、また前記指令器の設定内
容に対応した時間を前記タイマにプリセットし且つその
計時動作をスタートさせる第１のルーチン及び前記タイ
マのタイムアツプ時、実行されて前記ブリッジ回路の各
半導体スイッチの所定のオンオフ動作状態を示すパター
ンを指定する情報を出力する第２のルーチンを記憶した
メモリと、前記発振器の出力パルスによシ前′記、メモ
リの第１のルーチンを実行し、また前記タイマのタイム
アツプ時に第２のルーチンを実行する中央処理装置と、
前記ブリッジ回路の各半導体スイッチの所定のオンオフ
動作状態を示すパターンを指定する情報に対応して前記
各半導体スイッチの制御を行う出力装置とよシ構成し、
発振器の出力パルスを受ける毎に指令器に設定された内
容に対応する時間で前記ブリッジ回路の各半導体スイッ
チの動作状態を示す所定の７４ターンを切換えて出力し
、これら各半導体スイッチを制御するようにしたので、
制御の主体はマイクロコンピュータを用いたソフトウェ
アによる制御となり、従って、高価な三角波発生器を用
いずに済み、また、オイアンプ等で形成されたアナログ
回路は不要であるので、めんどうなその調整や温度ドリ
フトなどの問題も生ぜず、安価で高信頼性の直流電動機
用速度制御装置が実現できる他、グロダラムのわずかな
変更で交流電動機等を駆動できる電圧形Ｐ■インバータ
としても使用できる・やルス巾変調信号発生装置を提供
することができる。
共に半導体スイッチをブリッジ接続して・ぐルス巾変調
信号により各半導体スイッチのオンオフを制御して負荷
運転制御を行うブリツノ回路の・ぞルス巾変調信号を発
生する装置とシテ、・ぐルス巾変調の基準となる周期で
・母ルス信号を発生する発振器と、前記ブリツノ回路の
半導体スイッチに対する制御時間を設定するプリセット
可能なタイマと、速度及び回転方向を設定する指令器と
、この指令器により設定された内容により回転方向を設
定すると共にその回転方向により前記ブリツノ回路の各
半導体スイッチの所定のオンオフ動作状態を示すツヤタ
ーンを指定する情報を出力し、また前記指令器の設定内
容に対応した時間を前記タイマにプリセットし且つその
計時動作をスタートさせる第１のルーチン及び前記タイ
マのタイムアツプ時、実行されて前記ブリッジ回路の各
半導体スイッチの所定のオンオフ動作状態を示すパター
ンを指定する情報を出力する第２のルーチンを記憶した
メモリと、前記発振器の出力パルスによシ前′記、メモ
リの第１のルーチンを実行し、また前記タイマのタイム
アツプ時に第２のルーチンを実行する中央処理装置と、
前記ブリッジ回路の各半導体スイッチの所定のオンオフ
動作状態を示すパターンを指定する情報に対応して前記
各半導体スイッチの制御を行う出力装置とよシ構成し、
発振器の出力パルスを受ける毎に指令器に設定された内
容に対応する時間で前記ブリッジ回路の各半導体スイッ
チの動作状態を示す所定の７４ターンを切換えて出力し
、これら各半導体スイッチを制御するようにしたので、
制御の主体はマイクロコンピュータを用いたソフトウェ
アによる制御となり、従って、高価な三角波発生器を用
いずに済み、また、オイアンプ等で形成されたアナログ
回路は不要であるので、めんどうなその調整や温度ドリ
フトなどの問題も生ぜず、安価で高信頼性の直流電動機
用速度制御装置が実現できる他、グロダラムのわずかな
変更で交流電動機等を駆動できる電圧形Ｐ■インバータ
としても使用できる・やルス巾変調信号発生装置を提供
することができる。
第１図は一般的な直流電動機の速度ｉｌｉ制御装置の一
例を示す回路構成図、第２図はその動作を説明するタイ
ムチャート、第３図は本発明の一実施例を示すブロック
図、第４図は第１の割込み処理ルーチンを示すフローチ
ャート、第５図は第２の割込み処理を示すフローチャー
ト、第６図は第４図、第５図の処理結果を示すタイムチ
ャート、第７図は本発明の変形例に係る第１の割込み処
理ルーチンを示すフローチャート、第８図はバッファ部
分の他の構成例を示す図である。 Ｔｒ １−Ｔｒ ４・・・トランジスタ、Ｍ・・・電動
機、Ｅ・・・直流電源、Ｂ・・・プリツノ回路、１１・
・・発振器、１２・・・中央処理装置、１３・・・メモ
リ、１４・・・タイマ、１５・・・速度指令器、１６・
・・入出力デート、１７〜２０，２１．２２・・・非反
転形バッファ、２３．２４・・・反転形ノ々ツファ。 第 １ 図 第 ２ 図 第３図 第４図 Ｍ５図 第６図 第７図 第８図
例を示す回路構成図、第２図はその動作を説明するタイ
ムチャート、第３図は本発明の一実施例を示すブロック
図、第４図は第１の割込み処理ルーチンを示すフローチ
ャート、第５図は第２の割込み処理を示すフローチャー
ト、第６図は第４図、第５図の処理結果を示すタイムチ
ャート、第７図は本発明の変形例に係る第１の割込み処
理ルーチンを示すフローチャート、第８図はバッファ部
分の他の構成例を示す図である。 Ｔｒ １−Ｔｒ ４・・・トランジスタ、Ｍ・・・電動
機、Ｅ・・・直流電源、Ｂ・・・プリツノ回路、１１・
・・発振器、１２・・・中央処理装置、１３・・・メモ
リ、１４・・・タイマ、１５・・・速度指令器、１６・
・・入出力デート、１７〜２０，２１．２２・・・非反
転形バッファ、２３．２４・・・反転形ノ々ツファ。 第 １ 図 第 ２ 図 第３図 第４図 Ｍ５図 第６図 第７図 第８図
Claims (1)
- 直流電源を電源とすると共に半導体スイッチをブリッジ
接続してパルス巾変調信号によシ各半導体スイッチのオ
ンオフを制御して出力を制御し、負荷運転制御を行うプ
リツノ回路の前記パルス巾変調信号を発生させる装置と
して、パルス巾変調の基準となる周期でノ９ルス信号を
発生する発振器と、前記半導体スイッチに対する制御時
間を設定するプリセット可能なタイマと、前記負荷の運
転状態を指示する指令器と、この指示内容に応じて前記
各半導体スイッチの所定のオンオフ動作状態を示すパタ
ーンを指定する情報を出力し、また前記指令器の指示内
容に対応した時間を前記タイマにノリセットし且つその
計時動作をスタートさせる第１のルーチン及びこの第１
のルーチンの実行回数に応じ前記負荷運転制御に必要な
前記プリツノ回路の各半導体スイッチの予め設定された
次の所定オンオフ動作を示すパターンを指定する情報を
出力する第２のルーチンを記憶させたメモリと、前記発
振器の出力パルスによシ前記メモリの第１のルーチンを
実行し、また、前記タイマのタイムアツプ時に前記第２
のルーチンを実行する中央処理装置と、前記ブリッ・ゾ
回路の各半導体スイッチの動作状態を示すノやターンを
指示する前記情報に対応して前記各半導体スイッチの制
御を行う出力装置とよシ構成したことを特徴とする／Ｉ
Ｐルス巾変調信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110411A JPS592576A (ja) | 1982-06-26 | 1982-06-26 | パルス巾変調信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57110411A JPS592576A (ja) | 1982-06-26 | 1982-06-26 | パルス巾変調信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592576A true JPS592576A (ja) | 1984-01-09 |
Family
ID=14535095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110411A Pending JPS592576A (ja) | 1982-06-26 | 1982-06-26 | パルス巾変調信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592576A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0360210A2 (en) * | 1988-09-20 | 1990-03-28 | Hitachi, Ltd. | Control apparatus and method for controlling an inverter for driving AC motor |
-
1982
- 1982-06-26 JP JP57110411A patent/JPS592576A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0360210A2 (en) * | 1988-09-20 | 1990-03-28 | Hitachi, Ltd. | Control apparatus and method for controlling an inverter for driving AC motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1292769C (en) | Three-phase pwm inverter with speed control and load compensation for aninduction motor | |
| KR920017340A (ko) | 교류 모터 구동 시스템 | |
| US4875148A (en) | Control for producing a low magnitude voltage at the output of a PWM inverter | |
| JPS5985091U (ja) | 直接デイジタル式直流−３相交流変換装置 | |
| US4581569A (en) | AC motor control apparatus | |
| JP2005117839A (ja) | パルス幅変調波形生成方法及び装置 | |
| JP3677497B2 (ja) | パルス幅変調波形発生装置及び３相パルス幅変調波形発生装置 | |
| JPS592576A (ja) | パルス巾変調信号発生装置 | |
| JP2004304925A (ja) | インバータ装置 | |
| JP3022499B2 (ja) | インバータ制御用マイクロコンピュータ及びインバータ制御装置 | |
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JPH01274669A (ja) | 三相電圧形インバータのｐｗｍ制御方法 | |
| JPS63294266A (ja) | Ｐｗｍ制御型インバ−タの制御装置 | |
| SU1577060A1 (ru) | Электропривод переменного тока | |
| JPH0447553B2 (ja) | ||
| JPH0421363A (ja) | インバータ装置 | |
| JP2000228881A (ja) | インバータ装置の制御方法 | |
| JPH1189264A (ja) | 主回路電源放電方法 | |
| JPH0866079A (ja) | ３相交流電動機の駆動方法及び装置 | |
| JPS602078A (ja) | インバ−タの制御装置 | |
| JPS6469266A (en) | Three-phase pwm signal generation circuit for inverter device | |
| Atkinson et al. | Microprocessor control of two-phase ac induction motors | |
| JPS62104480A (ja) | インバ−タのパルス幅変調信号発生装置 | |
| JPH05146158A (ja) | Ａｃ／ｄｃインバータ制御方式 | |
| JPH1175375A (ja) | 三相パルス幅変調波形生成装置 |