JPS5924558B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JPS5924558B2
JPS5924558B2 JP19222381A JP19222381A JPS5924558B2 JP S5924558 B2 JPS5924558 B2 JP S5924558B2 JP 19222381 A JP19222381 A JP 19222381A JP 19222381 A JP19222381 A JP 19222381A JP S5924558 B2 JPS5924558 B2 JP S5924558B2
Authority
JP
Japan
Prior art keywords
thin film
wiring board
copper thin
wiring pattern
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19222381A
Other languages
English (en)
Other versions
JPS5893396A (ja
Inventor
民雄 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP19222381A priority Critical patent/JPS5924558B2/ja
Publication of JPS5893396A publication Critical patent/JPS5893396A/ja
Publication of JPS5924558B2 publication Critical patent/JPS5924558B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 発明の技術分野 この発明は、銅の薄膜からなる配線パターンを有する配
線基板の製造方法に関する。
発明の技術的背景とその問題点 従来の薄膜配線基板においては、絶縁性基体上にCr、
Pd、Auの薄膜を順次蒸着し、その上にフォトレジス
トを塗布し露光、現像し、それをマスクとして上記薄膜
を選択的にエッチング除去して、配線パターンを形成し
ていた。
しかし、金(Au)を配線パターンの材料に用いること
はコスト面で好ましくない。一方、このような薄膜配線
パターンにより多層配線基板を形成する場合、層間絶縁
体としてポリイミド等の有機質膜が従来用いられている
しかしながら、このような有機質膜は一般に熱伝導性が
悪いため、この多層配線基板上に大電力のLSI等のチ
ップ部品を実装する場合、信頼性の点で問題がある。ま
た、配線パターンに大電流を流す場合、メッキにより肉
付けを行なうが、メッキ工程は一般に煩雑であり、さら
にメッキ膜の内部応力によつてパターンが破損するおそ
れがある。発明の目的この発明の目的は、低コストであ
つて、放熱性の問題もなく、さらに大電流にも耐え得る
配線基板の製造方法を提供することである。
発明の概要 この発明は、酸化銅と共晶反応する金属酸化物よりなる
下地絶縁体上に第1の銅薄膜を形成し、これを酸化した
後、これより厚い第2の銅薄膜を形成し、この上にフオ
トレジストを塗布して露光、現像し、この露光、現像後
のフオトレジストをマスクとして第1、第2の銅薄膜を
選択的にエツチング除去した後、フオトレジストを除去
し、しかる後中性雰囲気中にて下地絶縁体が酸化銅と共
晶反応する温度以上で焼成を行なうことにより、銅薄膜
からなる配線パターンを有する配線基板を得ることを特
徴としている。
発明の効果 この発明によれば、薄膜配線パターンを銅薄膜で形成す
るため、製造コストを下げることができるとともに、フ
オトエツチングでパターニングを行なうので、微細な配
線パターンが得られる。
また、焼成が可能なため、多層配線基板を形成する場合
、層間絶縁体として焼成を必要とするが熱伝導性の良好
な厚膜絶縁体を使用することができる。さらに、配線パ
ターンとしてやはり焼成を必要とするがメツキに比べて
工程が簡単で、電気伝導性が良好な大電流に耐え得る厚
膜導体を併用することが可能である。従つて、第2の銅
薄膜のみならず酸化銅となつた第1の銅薄膜もが良導電
性を有することと相まつて大電力LSI等を実装するの
に適した多層配線基板を得ることができる。発明の実施
例第1図はこの発明の一実施例の基本工程図である。
まず、下地絶縁体である例えばアルミナ(Al2O,)
を主成分(96〜100%)とする基体1の表面を洗浄
した後、この基体1上の全面に、第1図aに示す如く第
1の銅薄膜2を真空中で例えば蒸着、イオンプレート、
スパツタ等により100〜4000A程度の厚さに被着
形成する。次に、酸素プラズマ中で第1の銅薄膜2を酸
化する。これは例えば酸素をマイクロ波励起し、これを
導波管によつて真空蒸着槽内に導くことによつて達成さ
れる。こうして、第1の銅薄膜2を酸化した後、引き続
き第1図bに示す如く酸化銅(第1の銅薄膜2)2′の
上に第1の銅薄膜2より厚い、例えば1〜20μ程度の
第2の銅薄膜3を蒸着、イオンプレート、スパツタ等に
より形5成して、いわゆる肉付けを行なう。
次に、第1図cに示す如く第2の銅薄膜3の上にフオト
レジスト4を塗布し、所定パターンに露光、現像を行な
つて、不要部分4″を除去する。
次に、この不要部分41が除去されたフオトレジスト4
をマスクとして、第1、第2の銅薄膜2,3を選択的に
エツチング除去する。そして次に、フオトレジスト4を
例えばレジスト剥離液によリ除去する。しかる後、中性
雰囲気、例えば窒素またはアルゴン中にて、酸化銅2′
が下地絶縁体である基体1と共晶反応する温度以上で焼
成を行なう。
この場合、蒸着等により形成された第1の銅薄膜2が酸
化した酸化銅2′は通常のバルク状態よりも表面自由エ
ネルギーが大きいので、比較的低い温度、例えば960
℃で基体1と反応する。このような焼成によV)CUO
−Al2O3の反応系によつてスピネル型結晶が形成さ
れ、第2の銅薄膜3と基体1との強固な結合が発生する
。この場合、第2の銅薄膜3の表面は酸化がないので、
ハンダ付け等に対して良好な付着性を示す。こうして、
基体1上に第1図dに示す如く銅薄膜からなる配線パタ
ーン5が形成される。
なお、第1の銅薄膜2の酸化処理は酸素プラズマを用い
る代りに、酸化性雰囲気中で焼成するかあるいは過酸化
水素水等の薬品処理によつて行なつてもよい。
また、第1の銅薄膜2の形成は化学メツキにより行なつ
てもよく、第2の銅薄膜3の形成は電気メツキにより行
なつてもよい。第2図はこの発明を多層配線基板の製造
に適用した場合の工程図を示すものである。
即ち、第1図の工程によつて得られた銅薄膜からなる第
1層配線パターン5の少くとも一部を覆うように、熱分
解型またはペースト中のガラスの酸素分により分解する
有機物を主成分とする絶縁体ペースト、つまリ中性雰囲
気中で焼成可能な厚膜用絶縁体ペーストを印刷し、焼成
することによつて、第2図aに示す如く層間絶縁体とし
ての厚膜絶縁体6を形成する。そして次に、例えば銅ぺ
ースト、ニツケルペースト等の厚膜用導体ペーストを印
刷し、中性雰囲気中で焼成することによつて、第2図c
に示す如く厚膜絶縁体6に形成された開口部7を通して
第1層配線パターン5と適宜電気的に接続された厚膜導
体からなる第2層配線パターン8を形成する。以下同様
に、必要に応じて厚膜絶縁体からなる層間絶縁体と、厚
膜導体からなる、または層間絶縁体を下地導体として第
1層配線パターンと同様の工程で形成される配線パター
ンとを交互に積層することによつて、多層配線基板が作
製される。このようによて、この実施例によれば厚膜絶
縁体からなる層間絶縁体を介して銅薄膜または厚膜導体
からなる配線パターンを積層した多層配線基板が得られ
る。
この場合、銅薄膜からなる配線パターンは金の薄膜から
なる配線パターンに比べ非常に安価である。
しかも、この配線パターンはエツチングによりパターニ
ングされるため、例えば線幅40μ程度の微細なパター
ンに形成することが可能である。また、層間絶縁体に熱
伝導性の良い厚膜絶縁体を用いることができるため、基
板上に大電力LSIチツプ等を実装する場合、好都合で
ある。さらに銅4−3ト・oツケルペースト等の中性雰
囲気中で焼成する厚膜用導体ペーストを用いて配線パタ
ーンを形成できるため、銅薄膜からなる微細な配線パタ
ーンと厚膜導体からなる配線パターンとの線パターンと
厚膜導体からなる配線パターンとの組合せによる多層基
板が得られるので、後者の配線パターンを大電流の流れ
る部分に使用することによつて、大電力LSIチツプ等
の実装に十分対応することが可能となる。特に銅ペース
トからなる厚膜導体は、電気伝導性に優れるのみでなく
、ハンダ付け性が良好で、ハンダリーチに対しても強い
という特長がある。
【図面の簡単な説明】
第1図はこの発明の一実施例の工程図、第2図はこの発
明を多層配線基板の製造に適用した実施例の工程図であ
る。 1・・・基体(下地絶縁体)、2・・・第1の銅薄膜、
2′・・・酸化銅、3・・・第2の銅薄膜、4・・・フ
オトレジスト、5・・・銅薄膜からなる配線パターン、
6・・・厚膜絶縁体からなる層間絶縁体(下地絶縁体)
、7・・・開口部、8・・・厚膜導体または銅薄膜から
なる配線パターン。

Claims (1)

  1. 【特許請求の範囲】 1 酸化銅と共晶反応する金属酸化物よりなる下地絶縁
    体上に第1の銅薄膜を形成し、この第1の銅薄膜を酸化
    した後、この上に第1の銅薄膜より厚い第2の銅薄膜を
    形成し、次いで第2の銅薄膜上にフォトレジストを塗布
    して所定パターンに露光、現像し、この露光、現像後の
    フォトレジストをマスクとして、第1、第2の銅薄膜を
    選択的にエッチング除去した後、フォトレジストを除去
    し、しかる後中性雰囲気中にて前記下地絶縁体が酸化銅
    と共晶反応する温度以上で焼成を行なうことにより、銅
    薄膜からなる配線パターンを有する配線基板を得ること
    を特徴とする配線基板の製造方法。 2 下地絶縁体は配線基板の基体である特許請求の範囲
    第1項記載の配線基板の製造方法。 3 下地絶縁体は多層配線基板における層間絶縁体であ
    つて、厚膜絶縁体ペーストを印刷し中性雰囲気中にて焼
    成することによつて形成されるものである特許請求の範
    囲第1項記載の配線基板の製造方法。 4 銅薄膜からなる配線パターンは多層配線基板におけ
    る配線パターンである特許請求の範囲第1項記載の配線
    基板の製造方法。 5 銅薄膜からなる配線パターンは厚膜導体ペーストを
    印刷し中性雰囲気中にて焼成することによつて形成され
    る厚膜導体からなる配線パターンとともに多層配線基板
    における配線パターンを構成するものである特許請求の
    範囲第1項記載の配線基板の製造方法。
JP19222381A 1981-11-30 1981-11-30 配線基板の製造方法 Expired JPS5924558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19222381A JPS5924558B2 (ja) 1981-11-30 1981-11-30 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19222381A JPS5924558B2 (ja) 1981-11-30 1981-11-30 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS5893396A JPS5893396A (ja) 1983-06-03
JPS5924558B2 true JPS5924558B2 (ja) 1984-06-09

Family

ID=16287705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19222381A Expired JPS5924558B2 (ja) 1981-11-30 1981-11-30 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS5924558B2 (ja)

Also Published As

Publication number Publication date
JPS5893396A (ja) 1983-06-03

Similar Documents

Publication Publication Date Title
US4569902A (en) Method for manufacturing multilayer circuit substrate
JPH0214794B2 (ja)
US4685203A (en) Hybrid integrated circuit substrate and method of manufacturing the same
US4075416A (en) Electronic thin film circuit unit and method of making the same
JPH07235768A (ja) 薄膜多層配線基板の製造方法
EP0303521A2 (en) Superconducting device and methods of manufacturing the same
JPS5924558B2 (ja) 配線基板の製造方法
JPS5910064B2 (ja) 多層配線構造の製造方法
JPS5893397A (ja) 配線基板の製造方法
US3554876A (en) Process for etching and electro plating a printed circuit
JPS5893398A (ja) 配線基板の製造方法
KR0173178B1 (ko) 반도체 금속막 식각공정
JPS6155799B2 (ja)
JPH0691310B2 (ja) 配線基板の製造方法
JPH07283544A (ja) 配線構造体とその製造法
JPS6285496A (ja) 回路基板の製造方法
JPH0579196B2 (ja)
JPH0613754A (ja) 多層配線基板の製造方法
JPS634360B2 (ja)
JPH1051110A (ja) プリント配線板およびそれを用いた半導体装置
JPH0832029A (ja) 混成集積回路の製造方法
JP2000236039A (ja) 配線基板およびその製造方法
JPH0763109B2 (ja) セラミック回路基板の製造方法
JPH08316633A (ja) 薄膜多層配線基板の製造方法
JPH0254677B2 (ja)