JPS5923563A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5923563A JPS5923563A JP13351582A JP13351582A JPS5923563A JP S5923563 A JPS5923563 A JP S5923563A JP 13351582 A JP13351582 A JP 13351582A JP 13351582 A JP13351582 A JP 13351582A JP S5923563 A JPS5923563 A JP S5923563A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- melting point
- dirt
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims abstract description 17
- 230000008018 melting Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 230000006641 stabilisation Effects 0.000 abstract description 2
- 238000011105 stabilization Methods 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 238000004380 ashing Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 239000011734 sodium Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- ZGHDMISTQPRNRG-UHFFFAOYSA-N dimolybdenum Chemical compound [Mo]#[Mo] ZGHDMISTQPRNRG-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 241000218645 Cedrus Species 0.000 description 1
- 206010011732 Cyst Diseases 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 102220012970 rs199742269 Human genes 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、高融点金属膜をダート電極として用いる半導
体装置の製造方法に関する。
体装置の製造方法に関する。
近年、多結晶シリコンダート電極を有するＭＯＳ型の半
導体装置に代るものとして、′モリブデン（Ｍｏ）やタ
ングステン（ト）等の高融点金属の硅化物からなるダー
ト電極を有する半導体装置が開発されている。この理由
は高融点金属硅化物は、多結晶シリコンに比してその抵
抗が約１桁低く、かつ硅化物であることから酸化やその
他の熱処理工程において安定なためである。
導体装置に代るものとして、′モリブデン（Ｍｏ）やタ
ングステン（ト）等の高融点金属の硅化物からなるダー
ト電極を有する半導体装置が開発されている。この理由
は高融点金属硅化物は、多結晶シリコンに比してその抵
抗が約１桁低く、かつ硅化物であることから酸化やその
他の熱処理工程において安定なためである。
一方、最近の集積度の増大に伴って、さらにダート配線
抵抗の低減化が望まれている。配線抵抗の低減は、ダー
ト電極として金属膜を用いることで実現される。しかし
、金属ダート電極を有する半導体装置にあっては、ダー
ト電極をマスクとして半導体基板に不純物をイオン注入
しソース・ドレインを形成する際に、ｒ−ト酸化膜厚が
薄くなるにつれ注入イオンがダート電極下へ侵入すると
云う問題がある。また、ダートｘ極形成の際、レジスト
マスクから金属膜へナトリウムが導入され、閾値が設定
値に定まらない等の問題を招いた。
抵抗の低減化が望まれている。配線抵抗の低減は、ダー
ト電極として金属膜を用いることで実現される。しかし
、金属ダート電極を有する半導体装置にあっては、ダー
ト電極をマスクとして半導体基板に不純物をイオン注入
しソース・ドレインを形成する際に、ｒ−ト酸化膜厚が
薄くなるにつれ注入イオンがダート電極下へ侵入すると
云う問題がある。また、ダートｘ極形成の際、レジスト
マスクから金属膜へナトリウムが導入され、閾値が設定
値に定まらない等の問題を招いた。
なお、後者の問題に対しては、レジストマスクと金属膜
との間に酸化シリコン（ｓＩ０２）＃を介在させる方法
によシ、かなシの改善をはかることができるが、Ｎａの
５ＩＯ２中への拡散係数が大きいため未だ十分とは云え
ない状態にある。
との間に酸化シリコン（ｓＩ０２）＃を介在させる方法
によシ、かなシの改善をはかることができるが、Ｎａの
５ＩＯ２中への拡散係数が大きいため未だ十分とは云え
ない状態にある。
本発明の目的は、ダート電極として高融点金属を用いる
ことによシグート配線抵抗の十分なる低減化をはかシ得
ると共に、ダート電極形成の際の高融点金属膜へのＮａ
導入を阻止することができ、かつソース・ドレイン形成
のだめのイオン注入の際のマスク性の改善をはかシ得る
半導体装置の製造方法を提供することにある。
ことによシグート配線抵抗の十分なる低減化をはかシ得
ると共に、ダート電極形成の際の高融点金属膜へのＮａ
導入を阻止することができ、かつソース・ドレイン形成
のだめのイオン注入の際のマスク性の改善をはかシ得る
半導体装置の製造方法を提供することにある。
本発明の骨子は、ダート電極形成の際に、高融点金属膜
とレジストマスクとの間に窒化シリコン膜を介在させる
ととにある。
とレジストマスクとの間に窒化シリコン膜を介在させる
ととにある。
すなわち本発明は、ＭＯＳ型（ＭＩＳ型も含む）の半導
体装置を製造するに際し、半導体基板の素子形成領域上
にダート絶縁膜を形成したのち、全面に高融点金属膜及
び窒化シリコン膜を上記順に積層形成し、次いで上記窒
化シリコン膜上にレジスト膜を所望ノ母ターンに形成し
、このレジスト膜をマスクとして上記窒化シリコン膜を
選択エツチングし、次いで残存した窒化シリコン膜をマ
スクとして用い前記高融点金属膜を選択エツチングして
ダート電極を形成し、次いで上記窒化シリコン膜をマス
クとして前記半導体基板に該基板と逆導電型の不純物を
ドーピングし、次いで上記窒化シリコン膜を除去したの
ち全面に燐硅酸ガラス膜（ＰＳＧ膜）を形成するように
した方法である。
体装置を製造するに際し、半導体基板の素子形成領域上
にダート絶縁膜を形成したのち、全面に高融点金属膜及
び窒化シリコン膜を上記順に積層形成し、次いで上記窒
化シリコン膜上にレジスト膜を所望ノ母ターンに形成し
、このレジスト膜をマスクとして上記窒化シリコン膜を
選択エツチングし、次いで残存した窒化シリコン膜をマ
スクとして用い前記高融点金属膜を選択エツチングして
ダート電極を形成し、次いで上記窒化シリコン膜をマス
クとして前記半導体基板に該基板と逆導電型の不純物を
ドーピングし、次いで上記窒化シリコン膜を除去したの
ち全面に燐硅酸ガラス膜（ＰＳＧ膜）を形成するように
した方法である。
本発明によれば、ダート配線抵抗の低減化をはかシ得る
のは勿論のこと、Ｎａの拡散係数の小さい窒化シリコン
を用いることによシ、レジストマスクから高融点金属膜
へＮａが導入されるのを確実に防止することができる。
のは勿論のこと、Ｎａの拡散係数の小さい窒化シリコン
を用いることによシ、レジストマスクから高融点金属膜
へＮａが導入されるのを確実に防止することができる。
さらに、ソース・ドレインを形成する際にダート電極下
へ注入イオンが導入されるのも防止することができる。
へ注入イオンが導入されるのも防止することができる。
また、ダート絶縁膜中の可動イオンをＰＳＧ膜によシダ
ツタリングすることもできる。
ツタリングすることもできる。
このため、半導体装置の閾値電圧の安定化及び素子特性
の向上に寄与し得る等の効果を奏する。
の向上に寄与し得る等の効果を奏する。
第１図乃至第６図は本発明の一実施例に係わるＭＯＳ
）ランジスタ製造工程を示す断面図である。まず、第１
図に示す如くＰ型（ｉｏｏ） ｓ＋基板Ｊの素子分離領
域上に約１〔μｍ〕のフィールド配化膜２を形成すると
共に、素子形成領域上にｆｆ−）酸化膜３を形成する。
）ランジスタ製造工程を示す断面図である。まず、第１
図に示す如くＰ型（ｉｏｏ） ｓ＋基板Ｊの素子分離領
域上に約１〔μｍ〕のフィールド配化膜２を形成すると
共に、素子形成領域上にｆｆ−）酸化膜３を形成する。
続いて、これらの全面にＭｏ Ｃ１０とＨ２との還元反
応を利用したＣＶＤ法によジモリブデン膜（高融点金属
膜）４を形成し、このモリブデン膜４上にプラズマＣＶ
Ｄ法によシ窒化シリコンｊ換５を形成し、さらに窒化シ
リコン膜５上にし・シスト膜６を形成する。次いで、光
露光技術を用いレジスト膜６を所望・ぞターン（ダート
電極形状）に残し、残存したレジスト膜６をマスクとし
て第２図に示す如く窒化シリコン膜５を反応性イオンエ
ツチング法によシ選択エツチングする。次いで、０２プ
ラズマを用いてレジスト膜６を除去したのち、第３図に
示す如く窒化シリコン膜５をマスクとして王水によジモ
リブデン膜４を選択エツチングする。
応を利用したＣＶＤ法によジモリブデン膜（高融点金属
膜）４を形成し、このモリブデン膜４上にプラズマＣＶ
Ｄ法によシ窒化シリコンｊ換５を形成し、さらに窒化シ
リコン膜５上にし・シスト膜６を形成する。次いで、光
露光技術を用いレジスト膜６を所望・ぞターン（ダート
電極形状）に残し、残存したレジスト膜６をマスクとし
て第２図に示す如く窒化シリコン膜５を反応性イオンエ
ツチング法によシ選択エツチングする。次いで、０２プ
ラズマを用いてレジスト膜６を除去したのち、第３図に
示す如く窒化シリコン膜５をマスクとして王水によジモ
リブデン膜４を選択エツチングする。
とれによシ、ダート電極４ａが形成されることになる。
次に、第４図に示す如くイオン注入法を用いダート’ｔ
ｉｌｔ ’ｒ／ｊ、 ４ａ及びその」二の窒化シリコン
膜６をマスクとし基板１にＡａをイオン注入し、ソース
・ドレイン領域７ｍ、７ｂを形成する。次いで、窒化シ
リコン膜５を除去したのち、第５図に示す如く全面にＰ
ＳＧ膜８を被着する。続いて、畠温熱処理によシダート
電極４ａをなすモリブデン膜４の低抵抗化及びソース・
ドレイン領域７ａ 、７ｂの注入イオンの活性化を行う
。なお、これ以降は、通常の工程と同様にしてコンタク
トホール形成、Ａｔ配線膜９の被着及びＡｔ配線膜９の
・母ターニングによシ、第６図に示す如くＭＯＳ ）ラ
ンジスタが作製されることになる。
ｉｌｔ ’ｒ／ｊ、 ４ａ及びその」二の窒化シリコン
膜６をマスクとし基板１にＡａをイオン注入し、ソース
・ドレイン領域７ｍ、７ｂを形成する。次いで、窒化シ
リコン膜５を除去したのち、第５図に示す如く全面にＰ
ＳＧ膜８を被着する。続いて、畠温熱処理によシダート
電極４ａをなすモリブデン膜４の低抵抗化及びソース・
ドレイン領域７ａ 、７ｂの注入イオンの活性化を行う
。なお、これ以降は、通常の工程と同様にしてコンタク
トホール形成、Ａｔ配線膜９の被着及びＡｔ配線膜９の
・母ターニングによシ、第６図に示す如くＭＯＳ ）ラ
ンジスタが作製されることになる。
かくして作成されたＭＯＳ ）ランジスタは、その閾値
を制御性良く定めることができ、安定した素子Ｗ性を有
するものとなる。また、３０ｏＯ〔Ｘ〕のモリブデン膜
に対し約０．５〔Ω／口〕のシート抵抗値を有する低抵
抗のｆ−ト配線か実現された◇ なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記高融点金属膜としてはモリブデンに限
るものではなく、タングステン、クロム或いはこれらの
合金を用いることも可能である。さらに、高融点金属膜
や窒化シリコン膜等の膜厚は、仕様に応じて適宜定めれ
ばよい。また、ＭＯＳトランジスタに限らず各種０ＭＯ
８型（ＭＩＳ型も含む）の半導体装置に適用することが
可能である。その他、本発明の要旨を逸脱しない範囲で
、種々変形して実施することができる。
を制御性良く定めることができ、安定した素子Ｗ性を有
するものとなる。また、３０ｏＯ〔Ｘ〕のモリブデン膜
に対し約０．５〔Ω／口〕のシート抵抗値を有する低抵
抗のｆ−ト配線か実現された◇ なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記高融点金属膜としてはモリブデンに限
るものではなく、タングステン、クロム或いはこれらの
合金を用いることも可能である。さらに、高融点金属膜
や窒化シリコン膜等の膜厚は、仕様に応じて適宜定めれ
ばよい。また、ＭＯＳトランジスタに限らず各種０ＭＯ
８型（ＭＩＳ型も含む）の半導体装置に適用することが
可能である。その他、本発明の要旨を逸脱しない範囲で
、種々変形して実施することができる。
第１図乃至第６図は本発明の一実施例に係わるＭＯＳ
トランジスタ製造工程を示す断面図である。 ｌ・・・シリコン基板（半導体基板）、２・・・フィー
ルド酸化膜、３・・・ダート酸化膜（ダート絶縁膜）、
４・・・モリブデン膜（高融点金属膜）、５・・・窒化
シリコン膜、６・・・レジスト膜、７ＩＬ、７ｂ・・・
ソース・ドレイン領域、８・・・燐硅酸ガラス膜（ＰＳ
Ｇ １１＝ｊ ）、９・・・Ａｔ配線膜。 出願人代理人 弁理士 鈴 江 武 音節１図 １１１１１１１１１１１１１１１１１１１１１第５図
トランジスタ製造工程を示す断面図である。 ｌ・・・シリコン基板（半導体基板）、２・・・フィー
ルド酸化膜、３・・・ダート酸化膜（ダート絶縁膜）、
４・・・モリブデン膜（高融点金属膜）、５・・・窒化
シリコン膜、６・・・レジスト膜、７ＩＬ、７ｂ・・・
ソース・ドレイン領域、８・・・燐硅酸ガラス膜（ＰＳ
Ｇ １１＝ｊ ）、９・・・Ａｔ配線膜。 出願人代理人 弁理士 鈴 江 武 音節１図 １１１１１１１１１１１１１１１１１１１１１第５図
Claims (1)
- 【特許請求の範囲】 （Ｚ） 半導体基板の素子形成領域上にダート絶縁膜
を形成する工程と゛、次いで全面に高融点金属膜及び窒
化シリコン膜を上記順に積層形成する工程と、上記窒化
シリコン膜上にレジスト膜を所望パターンに形成する工
程と、上記レジスト膜をマスクとして前記窒化シリコン
膜を選択エツチングする工程と、次いで上記素化シリコ
ン膜をマスクとして前記高融点金属膜を選択エツチング
しダート電極を形成する工程と、次いで上記窒化シリコ
ン膜をマスクとして前記半導体基板に該基板と逆導電型
の不純物をドーピングする工程と、次いで上記窒化シリ
コン膜を除去したのち全面に燐硅酸がラス膜を形成する
工程とを具備したことを特徴とする半導体装置の製造方
法。 （２）前記高融点金属膜として、クロム、モリブデン、
タングステン或いはこれらの合金を用いたととを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13351582A JPS5923563A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13351582A JPS5923563A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5923563A true JPS5923563A (ja) | 1984-02-07 |
Family
ID=15106584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13351582A Pending JPS5923563A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923563A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199981A (ja) * | 1985-04-08 | 1989-08-11 | Wisconsin Alumni Res Found | アルファ，オメガービス（トリビニルシリル）アルカン |
| JPH01218069A (ja) * | 1988-02-26 | 1989-08-31 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107552A (en) * | 1980-01-30 | 1981-08-26 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS56150866A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Manufacture of semiconductor device |
-
1982
- 1982-07-30 JP JP13351582A patent/JPS5923563A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107552A (en) * | 1980-01-30 | 1981-08-26 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS56150866A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199981A (ja) * | 1985-04-08 | 1989-08-11 | Wisconsin Alumni Res Found | アルファ，オメガービス（トリビニルシリル）アルカン |
| JPH01218069A (ja) * | 1988-02-26 | 1989-08-31 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070215951A1 (en) | Semiconductor devices having silicided electrodes | |
| TW523929B (en) | Semiconductor device and method of manufacturing the same | |
| JP2001203349A (ja) | 半導体装置およびその製造方法 | |
| EP0113522A2 (en) | The manufacture of semiconductor devices | |
| KR100682643B1 (ko) | 게이트 전극 스택, 이를 포함하는 회로 디바이스 및 그 제조 방법 | |
| US7094694B2 (en) | Semiconductor device having MOS varactor and methods for fabricating the same | |
| JPS5923563A (ja) | 半導体装置の製造方法 | |
| JP3058981B2 (ja) | トランジスタの製造方法 | |
| KR100433492B1 (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| JPH10144918A (ja) | 半導体装置及びその製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
| JPS60175456A (ja) | 半導体装置の製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JPH03106072A (ja) | 半導体装置の製造方法 | |
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| KR100318686B1 (ko) | 반도체 장치의 다층 게이트 전극 및 그 제조 방법 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| JPH056345B2 (ja) | ||
| JPH02156542A (ja) | 半導体装置およびその製造方法 | |
| JPH01266745A (ja) | 半導体装置の製造方法 | |
| JPS61224414A (ja) | 半導体装置の製造方法 |