JPS59231871A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59231871A JPS59231871A JP10620183A JP10620183A JPS59231871A JP S59231871 A JPS59231871 A JP S59231871A JP 10620183 A JP10620183 A JP 10620183A JP 10620183 A JP10620183 A JP 10620183A JP S59231871 A JPS59231871 A JP S59231871A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- polycrystalline
- wiring
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 5
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁ゲート型電界効果トランジスタ（以下、Ｍ
ＯＳＦＥＴという）及びその集積回路におけるゲート電
極及び配線構造に関するものである。
ＯＳＦＥＴという）及びその集積回路におけるゲート電
極及び配線構造に関するものである。
従来のＭＯＳＦＥＴの構造は、ゲート電極の種類により
アルミゲート及びシリコンゲートに分類される。シリコ
ンゲー）ＭＯ８ＦｈｉＴは、ゲート電極が多結晶シリコ
ンから出来ており、ドレイン拡散層をセルファライン化
することによシ、寄生容量が減少し小型かつ高速である
という特徴とともに、ゲート電極と基板が同一物質であ
るため仕事関数の差がなくなυ、特性が安定であり、Ｍ
ＯＳＦＥＴの拡散プロセスの主流となっている。一方、
アルミゲー）ＭＯ８Ｆ１３Ｔはゲート電極がアルミニウ
ムから出来ており、製造フロセスはシリコンゲートプロ
セスと比較して工程が簡単であり製造コストが安いとい
う特徴がある。
アルミゲート及びシリコンゲートに分類される。シリコ
ンゲー）ＭＯ８ＦｈｉＴは、ゲート電極が多結晶シリコ
ンから出来ており、ドレイン拡散層をセルファライン化
することによシ、寄生容量が減少し小型かつ高速である
という特徴とともに、ゲート電極と基板が同一物質であ
るため仕事関数の差がなくなυ、特性が安定であり、Ｍ
ＯＳＦＥＴの拡散プロセスの主流となっている。一方、
アルミゲー）ＭＯ８Ｆ１３Ｔはゲート電極がアルミニウ
ムから出来ており、製造フロセスはシリコンゲートプロ
セスと比較して工程が簡単であり製造コストが安いとい
う特徴がある。
第１図に従来構造のアルミゲー）ＭＯ８ＦＥＴＯ構造を
第２図にシリコンゲー）ＭＯＳＦＥＴの構造を示す。第
１図、第２図ともＰ型シリコン基板に形成したＮチャン
ネルＭＯ８ＦＥＴの例であり、１はＰ型シリコン基板、
２はＮ型拡散層、３はフィールド酸化膜、４はゲート酸
化膜、５はゲートアルミ電極、６はアルミニウム配線、
７はコンタクトホール、８は多結晶シリコンゲート電極
、９は絶縁酸化膜である。
第２図にシリコンゲー）ＭＯＳＦＥＴの構造を示す。第
１図、第２図ともＰ型シリコン基板に形成したＮチャン
ネルＭＯ８ＦＥＴの例であり、１はＰ型シリコン基板、
２はＮ型拡散層、３はフィールド酸化膜、４はゲート酸
化膜、５はゲートアルミ電極、６はアルミニウム配線、
７はコンタクトホール、８は多結晶シリコンゲート電極
、９は絶縁酸化膜である。
アルミゲートプロセスは工程が比較的簡単であるがゲー
ト電極にアルミニウムを用いていることに起因して、製
造上スレッショールド電圧等の電気的な特性のバラツキ
が大きく、加えてＢＴ処理による変動もあるため設計上
の余裕を大きくとる必要があった。シリコンゲート構造
にすることによシこのような特性変動は小さくすること
ができるがプロセスが煩雑になった。
ト電極にアルミニウムを用いていることに起因して、製
造上スレッショールド電圧等の電気的な特性のバラツキ
が大きく、加えてＢＴ処理による変動もあるため設計上
の余裕を大きくとる必要があった。シリコンゲート構造
にすることによシこのような特性変動は小さくすること
ができるがプロセスが煩雑になった。
本発明の目的は製造が容易で特性の安定なＭＯ８ＦＩ誓
゛を得ることにある。
゛を得ることにある。
本発明によれば、アルミゲ−１−Ｍ０８ＦＥＴと同等の
プロセスを用いてゲート１１Ｌ極を多結晶シリコンとア
ルミニウムの二層Ｉｎ 造どすることにより、電気的特
性が安定でかつ簡単なプロセスで製造可能なＭＯＳＦＥ
Ｔを得ることができる。
プロセスを用いてゲート１１Ｌ極を多結晶シリコンとア
ルミニウムの二層Ｉｎ 造どすることにより、電気的特
性が安定でかつ簡単なプロセスで製造可能なＭＯＳＦＥ
Ｔを得ることができる。
以−Ｆに、図面を用いてより詳細に説明する。
第３図は本発明の一実施例によるＮチャンネルＭＯ８Ｆ
ＥＴで、第１図の従来Ｉ構造のアルミゲートＭＯ８ＦＪ
］’ｒのゲートアルミ電極５及びアルミ配線が多結晶ポ
リシリコンｌＯとアルミニウムとの二層構造としたもの
である。製造プロセスは従来のアルミゲートプロセスと
同等であり、フィールド酸化膜にコンタクトホール７を
形成するまでのプロセスは全くの同一プロセスが使よる
。コンタクトホール形成後多結晶シリコン１０を約０２
μｍ成長した後アルミニウム６を約１０μｎ〕付ケる。
ＥＴで、第１図の従来Ｉ構造のアルミゲートＭＯ８ＦＪ
］’ｒのゲートアルミ電極５及びアルミ配線が多結晶ポ
リシリコンｌＯとアルミニウムとの二層構造としたもの
である。製造プロセスは従来のアルミゲートプロセスと
同等であり、フィールド酸化膜にコンタクトホール７を
形成するまでのプロセスは全くの同一プロセスが使よる
。コンタクトホール形成後多結晶シリコン１０を約０２
μｍ成長した後アルミニウム６を約１０μｎ〕付ケる。
二層構造のゲート及び配線のエツチングはドライエツチ
ングを用いれば容易である。これによシ二層構造のゲー
ト電極及び二層配線が同時に形成される。
ングを用いれば容易である。これによシ二層構造のゲー
ト電極及び二層配線が同時に形成される。
このようにして得られた二層ゲート、二層配線のＭＯ８
Ｆ”ＥＴは、シリコンゲートの特性安定性とアルミゲー
トのプロセスの簡単さの特徴を合わせもつば力、りでな
く、高速動作に影響するゲート電極の低抵抗化が実現で
き、また拡散層とアルミ配線との接触に多結晶シリコン
１ｏを介すことにょシアルミニウムとシリコンが合金化
され深く浸入すること（アロイスパイク）による基板と
のショートをも力くすことができた。一方アルミゲート
と同等のプロセスを用いることにより、高耐圧化も容易
てあシ、本発明の実施レリでは３０Ｖの耐圧が得られた
。
Ｆ”ＥＴは、シリコンゲートの特性安定性とアルミゲー
トのプロセスの簡単さの特徴を合わせもつば力、りでな
く、高速動作に影響するゲート電極の低抵抗化が実現で
き、また拡散層とアルミ配線との接触に多結晶シリコン
１ｏを介すことにょシアルミニウムとシリコンが合金化
され深く浸入すること（アロイスパイク）による基板と
のショートをも力くすことができた。一方アルミゲート
と同等のプロセスを用いることにより、高耐圧化も容易
てあシ、本発明の実施レリでは３０Ｖの耐圧が得られた
。
第１図は従来構造のアルミゲー）ＭＯ，５ＦＥＴを示す
断面図、第２図は従来構造のシリコンゲートＭ ＯＳ
Ｆ Ｈ’ｌ’を示す断面図、６４３図は本発明の一実施
例によるＭ ＯＳ Ｆ ＩＩ′Ｊｉ’の断面図である。 ■・・・・・・Ｐ型シリコン基板、２・・・・・・Ｎ型
拡散層、３・・・・・・フィー、ルド酸化膜、４・・・
・・・ゲート酸化膜、５・・・・・・ゲートアルミ電極
、６・・・・・アルミ配線、７・・・・・・コンタクト
ポール、８・・・・・・多結晶シリコンゲート電極、９
・・・・・絶縁酸化膜、１０・・・・・・多結晶シリコ
ン層。
断面図、第２図は従来構造のシリコンゲートＭ ＯＳ
Ｆ Ｈ’ｌ’を示す断面図、６４３図は本発明の一実施
例によるＭ ＯＳ Ｆ ＩＩ′Ｊｉ’の断面図である。 ■・・・・・・Ｐ型シリコン基板、２・・・・・・Ｎ型
拡散層、３・・・・・・フィー、ルド酸化膜、４・・・
・・・ゲート酸化膜、５・・・・・・ゲートアルミ電極
、６・・・・・アルミ配線、７・・・・・・コンタクト
ポール、８・・・・・・多結晶シリコンゲート電極、９
・・・・・絶縁酸化膜、１０・・・・・・多結晶シリコ
ン層。
Claims (1)
- ゲート電極及び配線金属として多結晶シリコン及び前記
多結晶シリコンに直接被着されるアルミニウムの二層構
造にしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10620183A JPS59231871A (ja) | 1983-06-14 | 1983-06-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10620183A JPS59231871A (ja) | 1983-06-14 | 1983-06-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59231871A true JPS59231871A (ja) | 1984-12-26 |
Family
ID=14427547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10620183A Pending JPS59231871A (ja) | 1983-06-14 | 1983-06-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459773A2 (en) * | 1990-05-31 | 1991-12-04 | Canon Kabushiki Kaisha | Semiconductor device and method for producing the same |
-
1983
- 1983-06-14 JP JP10620183A patent/JPS59231871A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459773A2 (en) * | 1990-05-31 | 1991-12-04 | Canon Kabushiki Kaisha | Semiconductor device and method for producing the same |
| US5218232A (en) * | 1990-05-31 | 1993-06-08 | Canon Kabushiki Kaisha | Semiconductor device having two-level wiring |
| US5700719A (en) * | 1990-05-31 | 1997-12-23 | Canon Kabushiki Kaisha | Semiconductor device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8383486B2 (en) | Method of manufacturing a semiconductor device including a stress film | |
| US4916508A (en) | CMOS type integrated circuit and a method of producing same | |
| JP3282375B2 (ja) | 相補型絶縁ゲート電界効果トランジスタ | |
| JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
| US5254867A (en) | Semiconductor devices having an improved gate | |
| JP3113426B2 (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
| JPH0799286A (ja) | 半導体装置 | |
| JP2729422B2 (ja) | 半導体装置 | |
| JP2963750B2 (ja) | 半導体装置 | |
| JPS59231871A (ja) | 半導体装置 | |
| US5115287A (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPH02228071A (ja) | Ｐチャネル型電界郊果トランジスタを含む半導体装置 | |
| JPS5868979A (ja) | 半導体装置 | |
| JPH0346980B2 (ja) | ||
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPH0213829B2 (ja) | ||
| JP3137774B2 (ja) | 半導体装置およびその製造方法 | |
| JPH069245B2 (ja) | 電界効果型半導体装置 | |
| JPS60198863A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JPH0834245B2 (ja) | 半導体装置の製造方法 | |
| JPH03793B2 (ja) | ||
| JPH03191574A (ja) | 半導体装置 | |
| JP2877587B2 (ja) | 半導体集積回路およびその作製方法 | |
| JPS6298779A (ja) | 半導体装置およびその製造方法 |