JPS59224984A

JPS59224984A - ゴ−スト除去装置

Info

Publication number: JPS59224984A
Application number: JP58099373A
Authority: JP
Inventors: Toshinori Murata; 村田　敏則; Masabumi Inmi; 正文員見; Ikuya Arai; 郁也荒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-06-06
Filing date: 1983-06-06
Publication date: 1984-12-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、テレビジョン受信機におけるゴースト除去装
置に関するものである。

〔発明の背景〕

テレビジョン受信機にとって、ゴーストは画質を劣化さ
せる大きな原因であり、従来から種種の方法によってゴ
ーストを除去、防止する対策が試みられてきた。

その対策の１つとして、ビデオ帯のトランスバーサルフ
ィルタによるゴースト除去方式がある。

すなわち、ゴーストのない信号をｆｄｔ）、また単純化
のため、ゴーストがｔ＝ｎτ（ｎ−１，２、・・・・・
・。

Ｎ、かつτは定数）に存在していると仮定した場合、ゴ
ーストを含むテレビ信号ｆ（ｔ）はｆ（ｔ）＝ｆｏ（ｔ
）＋　Σ　ＣｒＬｆｏ（ｔ−ｎτ）ル＝まただし、Ｃｎはゴースト信号の大きさとなる。このフーリエ変換を求めると、Ｆ（ω）＝ｆｆ
（ｔ　ｅ　　−）（１）ｔｄｔ等を用いを得る。

従って、第１図に示したように、伝達関数Ｇし）を有す
るゴースト除去装置１によってゴーストを除き、その出
力にＦ。←）なるゴーストのない信号を得るためには（
１）式％式％（１）が成立すべきである。前記（１）式から（２）式を得る
。このフーリエ逆変換を求めると、を用いすなわちｇ（ｔ）　＝δ（ｔ）−ΣＣｎｇ（ｔ−ルτ）ｎ＝＋が得られる。

この式は、伝達関数Ｇ　（ｃｎ）を有するゴースト除去
装置１のインパルス応答を与えるものでありこの式に基
づいてハードウェアを構成することができる。これを第
２図に示す（ただし、Ｎ＝３とする）。

この図において、２は遅延時間τを有する遅延素子、３
は利得−Ｃｎ（ｎ＝１．２．’５）を有するタップ増幅
器、４は加算器、５は増幅器３の利得またはゲインを自
動的に制御する自動利得制御回路、６はビデオ信号入力
端子、７はビデオ信号出力端子である。

第２図に示したゴースト除去装置は、各遅延素子２の出
力がタップ増幅器３を経由して入力へ帰還されている（
従って発振の恐れがある。）ので、フィードバック型と
呼ばれている。

一方、前記（２）式において、ゴーストの大きさが小さ
いならば、すなわち、であれば、（３）式のようにかける。このフーリエ逆変換を求めると、（４
）式％式％（４）この（４）式に基づいてハルドウエアを構成すると、第
６図のようになる。なお、この図において、スヘての部
品は第２図のと同一である。この第３図のゴースト除去
装置は、フィードバックループを構成しないので、前述
の形式と対応させ、フィードホワード型と呼ばれている
。

以上に述べたように、フィードバック型のトランスバー
サルフィルタによれば、ゴーストを完全に除去すること
ができるし、また、ゴーストのレベルが小さければ、フ
ィードホワード型でもゴーストの除去が可能である。

ところで、実際のテレビジョン受信機におけるゴースト
は多種多様である。ゴーストの強度は勿論のこと、その
個数もまちまちである。

すなわち、例えば、個数の面から言えば、ゴーストが１
個のみの、いわゆるシングルゴーストの場合、または複
数個のマルチゴーストの場合があり、また、遅延時間の
面からみれば、ゴーストが、正規の画像のごく近傍に存
在するショートゴーストや、正規の画像から遠く離れて
存在スるロングゴーストなどがある。

さらに、その個数と遅延時間の組合せにょって、ショー
トゴーストのマルチゴーストヤ、ロングゴーストのマル
チゴースト、あるいは、それらの混合されたものなどが
ある。

前述のトランスバーサルフィルタによって、これら種々
多様々ゴーストを除去するためには第２図や第３図にお
ける遅延素子２０個数を多くしなければならガい。

１個当りの遅延素子の遅延時間τを大きくすると、ゴー
スト信号の高い周波数成分を消すことができないので、
通常は、τ＝０．１μ就程度に選ばれる。

このような場合、正規の画像から１０μ（８）の間に存
在するゴーストを除去するには、遅延素子２の必要個数
Ｎは０Ｎ＝−＝１００（個）１となり、非常に多くの個数が必要である。

実際の回路では、更に、この遅延素子２の出力を増幅す
るタップ増幅器３も同数の１００個が必要であり、また
、これらのタップ増幅器乙の利得（ゲイン）を決定する
自動利得制御回路５の規模も大きくなる。

この様に、従来のトランスバーサルフィルタによって、
遅延時間の大きなゴーストを除去するためには、その回
路規模は必然的に大きくならざるを得す、したがってコ
ストの大幅な上昇を招くという問題があった。

この問題を解決する１つの手段として、前記トランスバ
ーサルフィルタを２個使用する方法が提案されている。

これを以下に第４，５図を用いて説明する。

第４図は、この２段型方式のトランスバーサルフィルタ
を示すブロック図であり、添字゛ａ”および”ｈ”をつ
げた番号の部品は、これらの添字のない前掲の部品と同
一または同等のものである。ただし、同図においては、
自動利得制御回路は省略しである。

以下に第５図を参照して、第４図のゴースト除去装置の
動作について説明する。

ビデオ信号入力端子６には、第５図の波形（ａ）のよう
に、ゴーストＧ１を含む信号が入力され、　　ｌ　　。

るとする。

ゴースト除去のはじめにおいては、遅延素子２α、タッ
プ増幅器３α、加算器４α等から成る前段のフィードバ
ック型トランスバーサルフィルタのみが動作し、後段の
フィードホワード型トランスバーサルフィルタは動作し
ない。ここで、前段の遅延素子２α等の遅延時間τ１は
、例えば、０．３μｓと従来の０．１μＦより大きく選
ばれる。

このため、入力されたゴーストを含む信号中の低い周波
数成分のみが除去され、高い周波数成分およびゴースト
除去中に生じた高い周波数成分は除去されずに消え残り
となる。これを第５図（ｈ）に０２で示す。

次に、消えのこりが最も多く存在している領域の遅延時
間に相当する遅延素子の出力を選択し、それを後段のト
ランスバーサルフィルタに入力する。

後段のトランスバーサルフィルタに入力される信号を、
第５図（Ｃ）に示す。ここで遅延時間にτ１は前段のト
ランスバーサルフィルタの出力、　８　。

からに個目（第４図では２番目）にある遅延素子の出力
が、後段のトランスバーサルフィルタへ入力されること
を意味する。

後段のトランスバーサルフィルタでは、第５図（ｃ）の
波形およびそれをルτ２（ｒＬ＝１．２．・・・・・・
）だけ遅延させた波形で、第５図（Ａ）に存在している
消えのこりＧ２を除去する。

後段のトランスバーサルフィルタの遅延素子２ｂの遅延
時間は、０．１μ５程度に選ばれるので、消えのこり中
の高い周波数成分まで十分除去することができる。これ
を第５図の波形（ｄ）に示す。

第４図の例において、前段のトランスバーサルフィルタ
の遅延素子２αの個数りを３３（ただしτ、＝０３μｓ
）、後段の遅延素子２ｈの個数Ｍを４０（τ２＝０１μ
、？）とすると、Ｌτ、＋Ｍτ２＝１３．９μｓとなるので、遅延時間が１０μｓ以上のゴーストに対処
することができ、更に、その間のＭτ２（４μ、？）に
存在するゴーストの高域成分を完全に消去することがで
きる。

したがって、第４図の方式によれば、殆んどすべてのゴ
ーストを除去することが可能である。

このように、第４図の方式によれば、従来の１００個よ
り少ない（Ｌ　十Ｍ　）個（前述の例では７５個）の遅
延素子で、１０μＳ以上のゴーストに対処できるという
利点があった。

この方式において、最も重要な点は、明らかなように、
前段のトランスバーサルフィルタのどの遅延素子の出力
を、後段のトランスバーサルフィルタに入力するかとい
うことである。

この場合、前段のトランスバーサルフィルタを動作させ
た後の消えのこりが、最も多く存在している領域の遅延
時間に相当する前段トランスバーサルフィルタの遅延素
子の出力を選択するのがよいことは、前に述べたとおり
である。

〔発明の目的〕

本発明は前述の事情に鑑みてなされたものであり、その
目的は、前段および後段のトランスバーサルフィルタよ
りなるゴースト除去装置において、前段トランスバーサ
ルフィルタのどの１遅延素子の出力を、後段トランスバーサルフィルタの入
力とするかを自動的に決定することのできるゴースト除
去装置を提供することにある。

〔発明の概要〕

前記目的を達成するために、本発明においては、トラン
スバーサルフィルタを構成する各タップ増幅器の利得を
記憶し、かつその記憶データを修正する手段と、修正さ
れたデータに基づいて前記各タップ増幅器の利得を制御
する手段と、前記トランスバーサルフィルタの各タップ
増幅器に対する前記記憶データの絶対値をとりこれを上
位ピットから順次比較して１を検出しこのアドレスに対
応するタップ増幅器の出力（または入力）を、後段のト
ランスバーサルフィルタに入力として供給するようにし
ている。

〔発明の実施例〕つぎに図面を参照して本発明の詳細な説明する。本発明
の一実施例を第６図に示す。第６図においては、第４図
に示したのと同一の部品には同一番号を付しである。

同図において、８は基準信号発生器、９はコンパレータ
、１０は微分回路、１１はシフトレジスタ、１２は補数
変換器、１３はタップゲインメモリ１４はクロックパル
ス発生器、１５はアドレスカウンタである。

また、１６は例Ａ変換器、１７は第１デコーダ、１８は
絶対値化回路、１９はスイッチ回路、１９′はスイッチ
選択回路、２０は１検出回路、２１は第２デコーダであ
る。

この実施例において、遅延素子２α、２ｈ、タップ増幅
器３１〜３６、加算器４α、ａｈ等は、前段および後段
のトランスバーサルフィルタを形成しそれ以外の部分は
前記タップ増幅器の利得制御いわゆる、ゴースト除去の
コントロールにかかわる。

なお、本例ではＺｅｒｏ　ＦｏｒｃｉｒＬｇ法と呼ばれ
るゴースト除去アルゴリズムを採用している。

トランスバーサルフィルタの出力端子７に得られるビデ
オ信号と、垂直同期信号などが用いられる基準信号発生
器８の出力とが、コンパレータ９で比較され、誤差すな
わちゴーストが検出される。

この誤差は、微分回路１０にて微分され、かつ微分パル
スの大きさに応じて、＋１、−１　、あるいは＋１．［
）、−１に分類、判定されてシフトレジスタ１１に送ら
れる。このようにして、誤差の検出期間内に、シフトレ
ジスタ１１には誤差情報が書込まれる。

誤差検出期間が終了すると、次に、タップゲイン修正期
間が始まる。シフトレジスタ１１に書込まれた誤差情報
は、補数変換器１２によって、例えば一１＆ま１１１１・・・・・・・・・・・・・・・１＋
１＆ま００００・・・・・・・・・・・・・・・１（た
だし、変換されたデータのビット数はタップゲインメモ
リ１３のビット数と一致する）に変換される。

このとき、クロックパルス発生器１４はクロックパルス
を発生し、アドレスカウンタ１５はこれをカウントし、
タップゲインメモリ１３にアドレスを与える。補数変換
器１２から最初のデータが送られて来るのと同期して、
タップゲインメモリ１３の第１番目のアドレスが指定さ
れてデータが読出される。

このデータと前記最初のデータとの和がとられ、その結
果が再度タップゲインメモリ１３に書込まれる。

以下、このようにして、タップゲインメモリ１３の第１
番目のアドレスから第り番目のアドレスのデータが修正
される。すなわち、前段のトランスバーサルフィルタの
タップ増幅器３１〜３３のゲインまたは利得が修正され
ることになる。

タップゲインメモリ１３の第（Ｌ＋１）番目から、第（
Ｌ＋Ｍ）番目のアドレス−すなわち、後段のトランスバ
ーサルフィルタのタップ増幅器ゲインに関しては、その
データの修正は行なわれない。したがって、選局開始時
に、これら増幅器のゲイン（利得）を０に設定しておけ
ば当面は０のままである。

このようにして検出期間ならびに修正期間が−１５。

終了すると、次に新たなタップゲインをタップ増幅器に
与えるチャージ期間が始まる。

タップゲインメモリ１３は、再度その第１番目のアドレ
スが指定され、そこから、データが読出される。その読
出出力はＰイイ変換器１６へ送られ、例Ａ変換器１６は
、メモリ出力に応じたある出力電圧を発生する。一方、
アドレスカウンタ１５の出力は第１デコーダ１７へも送
られ、第１デコーダ１７は第１スイッチ群２２Ｓのなか
のある１つのスイッチ−例えば、スイッチ２２１を閉じ
る。

この結果、タップゲインメモリ１３の第１番目のアドレ
スのデータは、その内容に応じたある電圧に変換されて
タップ増幅器３１に与えられる、タップ増幅器３１は、
例えば、第７図に示したように、プーアルゲートＭＯ８
ＦＥＴ２２、抵抗器２３およびコンデンサ２４から構成
される。そして、コンデンサ２４にチャージされた例Ａ
変換器１６の出力の大小にしたがって、遅延素子２ａよ
りの出力信号が適当々大きさに増幅されて負荷抵抗２６
から取り出される。なお、他のタップ増幅器３２，３３
．３４・・・・・・なども、全く同様の構成とすること
ができ、同様の動作をする。

前述したようにして、タップゲインメモリ１３の第１番
目のアドレスから第（Ｌ＋Ｊｆ）番目のアドレスのデー
タが、つぎつぎに読み出され、これらの読出データがＰ
イ４変換器１６でそれぞれアナログ電圧に変換され、（
Ｌ＋Ｍ）個のタップ増幅器３１，３２．・・・・・・に
順次印加される。

タップ増幅器３１等はコンデンサ２４を有しており、こ
れが一種のメモリとして作用するため、短時間なら前記
印加電圧の保持が可能である。

次の修正期間が来るまで、この読み出し、チャージをく
り返し、所定のタップゲインを保持する。

以上のようにして、以下の検出期間、および修正期間に
おいて再度タップゲインメモリ１３の内容が修正され、
ゴーストは次第に除去されてゆく。

時間が十分経過した後、今度は、前段のトラ・　１６・ンスバーサルフィルタのタップ増幅器のゲインが固定さ
れ、後段のトランスバーサルフィルタのタップ増幅器の
ゲインのみが修正される。これは、シフトレジスタ１１
の中から、後段に対応した誤差情報のみを取り出し、そ
の情報でもって、タップゲインメモリ１３の第（Ｌ＋１
）番目のアドレスから（Ｌ＋Ｍ）番目のアドレスのデー
タを修正することによって実行される。またタップ増幅
器３４等への供給は前述と全く同様にして行なわれる。

前段トランスバーサルフィルタのどの遅延素子の出力を
後段トランスバーサルフィルタの入力とするかは、以下
のようにして決定される。

前段のトランスバーサルフィルタのタップゲインが固定
された直後、あるいは、次の修正期間に、まず、タップ
ゲインメモリの第１番目のアドレスのデータが読出され
、絶対値化回路１８でその絶対値がとられてスイッチ回
路１９へ送られる。スイッチ回路１９は絶対値化回路１
８から送られてくる絶対値データの各ビットを選択でき
るようになっており、スイッチ選択回路１９′によって
制御される。スイッチ選択回路１９′はスイッチ回路１
９を制御して絶対値化回路１８のＭＳＢ（最上位桁ピッ
ト）データを出力し、１検出回路２０で、それが１か否
かを検出する。１でなければ、次のアドレスについて当
該ピットが１か否かを判定する。このようにしてタップ
ゲインメモリ１３の第１番目から第り番目のアドレスに
ついて最上位桁ピットが１か否かを判定し、１がなけれ
ば、スイッチ選択回路１９′はスイッチ回路１９を制御
して絶対値化回路１８の次のピット（ＭＳＢのとなりの
ピット）を選択する。同時にアドレスカウンタはリセッ
トされるので、１検出回路には第１番目のアドレスに記
憶されたデータのうちＭＳＢのとなりのピットのデータ
が入力されることになる。このようにしてＭＳＢから順
次者ビットについて、アドレスを１つづつ更新して、デ
ータが１かどうかを判定する。こうして、１が検出され
ると第２デコーダ２１はその時のアドレスカウンタ１５
のデータをデコードし第２スイッチ群２３Ｓのなかから
、そのアドレスに対応したスイッチを選択閉成する。以
上のようにして第６図の構成によれば、前段のトランス
バーサルフィルタを構成するタップ増幅器のうちから、
絶対値が大きなゲインで動作しているものを自動的に選
択することができる。絶対値が大きなゲインで動作して
いるタップは、トランスバーサルフィルタ６の入力信号
中のゴーストが存在しているところであり、従って、前
段トランスバーサルフィルタ動作後の消え残りも大きい
。このタップを上記のように選択してここに後段を接続
することにより、ゴーストの消え残りを効果的に除去す
ることができる。

それ故に、第６図の実施例によれば、遅延素子の所要個
数を大幅に削除Ｌ、構造を簡略化してコストを低減する
ことが可能である。

なお、本実施例においては、例えばタップ利得メモリ１
３のアドレスと記憶内容の絶対値が以下のような場合、以　　　下　　　余　　　白、　１ｙ　。

ＭＳＢ　　　　　　　　　　　　　　　　　　ＬＳＩ３
アドレスｉｏ　　　　　　ｏｉｏｏｏｏｏｏ。

５アトＬ／Ｘ２°　　　　　０１１００００００実際はア
ドレス２０の利得がアドレス１０の利得よりも太きいが
、アドレス１０に対応したタップに後段が接続されるこ
とになる。換言すれば利得が大きく、かつ、遅延時間の
大きなタップよりも、利得が小さくとも遅延時間の小さ
なタップに後段が接続されることになる。しかし、遠隔
ゴーストよりも近接ゴーストの方が視覚上目立ちやすい
こと、後段トランスバーサルフィルタの除去範囲を適当
に設定すれば、遅延時間の小さいタップに後段が接続し
た場合であっても、それ以後、後段の除去範囲内にある
すべての消え残りは除去することができる、という理由
により問題は力い。

〔発明の効果〕

以上述べたように、本発明によれば、前段。

後段の２個のトランスバーサルフィルタを用いたゴース
ト除去装置において、前段の各タップ、２０゜の利得を記憶しているタップ利得メモリの絶対値データ
について、そのＭＳＢから順次１か否かを判定し、１を
検出したら、そのアドレスに対応する前段のタップに後
段を接続することにより、比較的簡単な回路構成によっ
て、ゴーストの消え残り成分を効果的に除去することが
できる。

【図面の簡単な説明】

第１図はゴースト除去装置の原理を示すブロック図、第
２図および第３図はそれぞれ従来のトランスバーサルフ
ィルタを示すブロック図、第４図は２個のトランスバー
サルフィルタを用いた従来のゴースト除去装置を示すブ
ロック図第５図は第４図の装置の動作説明のための信号
波形図、第６図は本発明の一実施例を示すブロック図、
第７図は本発明に用いるのに好適たタップ増幅器を示す
回路図、である。２・・・・・・・・・・・・・・−・・・・・遅延素子
３・・・・・・・・・・・・・・・・・・・・・タップ
増幅器８・・・・・・・・・・・・・・・・・・・・・
基準信号発生器９・・・・・・・・・・・・・・・・・
・・・・コンパレータ１１・・・・・・・・・・・・・
・・・・・シフトレジスタ１３・・・・・・・・・・・
・・・・・・・タップゲインメモリ１５・・・・・・・
・・・・・・・・・アドレスカウンタ１６・・・・・・
・・・・・・・・・・・・例Ａ変換器１７・・・・・・
・・・・・・・・・・・・デコーダ１８・・・・・・・
・・・・・・・・・・・絶対値化回路１９・・・・・・
・・・・・・・・・・・・ヌメ７・子回路１９′・・・
・・・・・・・・・・・・・・・スイッチ選択回路２０
・・・・・・・・・・・−・・・・・１検出回路２１・
・・・・・・・・・・・・・・・・・デコーダ２２Ｓ、
　２３Ｓ・開・スイッチ群代理人弁理士　高　橋　明　夫、２３゜第１図菓　７　図 −５１０−

Claims

【特許請求の範囲】

１）複数個のタップ増幅器を有し、各タップ増幅器の利
得（以下、単にタップ利得という）が可変されるトラン
スバーサルフィルタラ少なくも２個、前段と後段忙分け
てもち、前記両フィルタの各タップ利得を記憶するメモ
リから前段のフィルタにおける各タップ利得を読み出し
た後、当該各利得を、検出されたゴースト情報圧機って
、修正した後、該修正利得を該メモリに書き込むと共に
、前段のトランスバーサルフィルタにおけるタップ利得
を前記修正利得に従って修正することによってゴースト
の除去を図り、次に後段のトランスバーサルフィルタに
おけるタップ利得を前記メモリから読み出して同様に修
正した後、当該修正利得に従って後段のトランスバーサ
ルフィルタにおけるタップ利得を修正することによって
ゴーストの残り成分の除去を図るようにしたゴースト除
去装置において、前記前段のトランスバーサルフィルタ
における各タップ増幅器のうちでその利得の絶対値が比
較的大きく、かつ、その遅延時間が比較的小さいタップ
増幅器位置を検出する手段を備え、検出されたかかる位
置にあるタップ増幅器の入力側から前記後段のトランス
バーサルフィルタの入力側へ信号を導いて入力するよう
にしたことを特徴とするゴースト除去装置。