JPS59224897A - 音声信号供給装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明は一つの音声信号を繰り返して再生する場合に、
任意の所望時点でその音声信号を任意の個所から聞くこ
とができるようにした音声信号供給装置に関するもので
ある。 背景技術とその問題点 一つの音声ソースをエンドレスで繰り返し再生（１）− する場合、例えば展示会場における展示品の説明テープ
をエンドレス再生するような場合は、利用者は何時でも
その説明の最初から又は他の任意の個所から聞くことが
できるとは限らず、テープの′　再生途中から聞き始め
た場合は、説明が一度終了して所望の個所番こ戻るまで
の時間を必要とする。 そこで何時でも説明の任意の個所から聞くことができる
よう化するためζこ、半導体メモリーに音声信号を記憶
させて置き、利用者がアドレスレジスタによりメモリー
のアドレスを指示するように成すことが考えられる。 しかしながらこの方法は、利用者の数だけアト　　　□
レスレジスタが必要であり、常に事大数の利用者　　　
１数を考慮してアドレスレジスタを用意する必要が　　
　□あるため、利用者数に制限が生じると共に非常Ｉこ
不経済である。また利用者が信号の供給を受けるために
、アドレスレジスタを通じて供給側へのアクセスを必要
とする。即ち利用者と供給側との双方向通信が不可欠で
あり、システムの構成を複雑にする。 −Ｃつ１（２＋ 発明の目的 本発明は半導体メモリーを用いる場合における上述の問
題を解決したものである。 発明の概襞 本発明はメモリーに記憶された音声ソースを、順次に一
定時間ずつすれた時分割多重チャンネル信号として読み
出すようにしたものである。これによって信号の供給側
から受信側への一方向通信のみで、複数の受信者が夫々
独立に音声の任意の個所を聞くことができる。 実施例 第１図に示すような一連の音声ソース（１）を聞く場合
について考える。このソース（１）の始まりＢから終り
Ｅまでが半導体メモリーに記憶されているものとすると
、ＢからＥに向って矢印のようｔこメモリー内容を順次
読み出すことが、この音声ソース（１）を聞くことにな
る。このＢからＥを第２図に示すように時間Ｔｏずつず
らせて成る多重チャンネルｃｈ□、ｃｈ１、ｃｈ２、ｃ
ｈ３　・・・・・・・・・・・・が用意されていれば、
利用者はチャンネルの一つを選択することにより％最大
待ち時間Ｔｏにて音声ソース（１１におけるＢからＥま
での任意の個所から開くことができる。 これを実現するために先ず第３図に示すように、メモＩ
Ｊ−（２＋の０番地からＮ番地にわたってＢからＥまで
の音声ソース（＋１を記憶させる。この場合、上記時間
１゛ｏζこ相当する番地数をｎとする。この音声ソース
（１）を多重チャンネル化するためには、第４図１こ示
すように Ｃ’ｌＩＱでは０番地からＮ番地へ向って、ｃｈｉでは
ｎ番地からＮ番地を経てｎ−１番地へ向って、−１ Ｃｈ２では２００番地らＮ番地を経て２ｎ−１番地へ向
って、 ｃｈ３では３ｎ番地からＮ番地を経て３ｎ−１番地へ向
って、 夫々読み出しを行い、この読み出しをｃｈＱ。 ｃｈｌ・、ｃｈ２、ｃｈ３・・・・・・・・・・・・の
順に時分割で行うようにすればよい。この時分割多重さ
れた各チャンネルから、利用者がその一つを選択するこ
とによって、任意の時点で音声ソース（１）の任意の個
所を聞くことができる。 次に上述の原理を適用した本発明の実施例を図面と共に
説明する。 第５図は音声信号の供給側回路と受信側回路とから成る
システム全体の構成を示す。 このシステムは主として音声ソース（１）、ローパスフ
ィルタ（３１、Ａ／Ｄ変換器（４）、半導体メモリー（
２）、制御回路（５）及びｍ個の受信回路（６１）（６
２）・・・・・・・・・（６ｍ）等ｉこより構成されて
いる。音声ソース（１１から得られるアナログ信号ＳＡ
はローパスフィルタ（３）Ｋサンプル を通じてＡ／Ｄ変換器（４）により、３　　　　７ｓｅ
ｃ。 ８ビツト／サンプルのディジタルデータＳｆ１に変換さ
れる。このデータＳＤはメモ！Ｊ−（２＋の０番地から
Ｎ番地まで、制御回路（５）で制御されて順次に書き込
まれる。メモＩＪ−＋２１の容量は本実施例では２２０
＝１０４８５７６サンプル分あるものとする。これは音
声信号の１３１．０７２秒分に相当する。 データの書き込まれたメモ！Ｊ−（２１は制御回路（５
）により後述する方法で読み出されることにより時分割
多重化チャンネルデータＤｃｈが得られる。本実施例で
は各チャンネルの前述したずれ時間ＴｏをＴｏ　＝　０
．５１　秒とする。これは音声データの２　＝４０９６
、サンプル分に相当する。従って、チャンネル数＝１３
１．０７２÷０．５１６＝２５６となり、ｃｈＱ〜Ｃｈ
　２５５が時分割多重化された上記データＤｃｈが得ら
れる。 このデータＤｃｈは受信回路（６１）〜（６ｍ）に供給
され、各受信口ＰＩ（６１）〜（６ｍ）は制御回路（５
）の制−により入力データから一つのチャンネルのデー
タを増り込み、これをＤ／Ａ変換して元のアナログ音声
信号８人と成し、出力端子（７１）〜（７ｍ）に出力す
る。 次にメモ！Ｊ　−＋２１の書き込み方法及び読み出し方
法について述べる。 第６図において、制御回路（５）は８ビツトカウンタ（
８）、１２ビツトカウンタ（９）、８ＫＨｚパルス発生
器Ｑ（１，２゜０４８ＭＨｚ（＝　８　ＫＨｚ　Ｘ　２
５６）パルス発生器０１）、オールゼロ検出回路（＋２
１及びスイッチ０（資）（１４）等で構成されている。 ２つのカウンタ（Ｆ＋）　（９１はメモリー（２１にア
ドレス信号ＡＤを送るアドレスカウンタを構成する。メ
モリー（２）のアドレスは２０ビツトで表わされ、その
上位８ビツトをカウンタ（８）で表わし、下位１２ビツ
トをカウンタ（９）で表わすように成されている。 音声データＳＤはメモ！Ｊ　−＋２１に曹き込む場合は
、スイッチ＋＋３）（１４１は接点Ｗ側に閉さされると
共に、パルス発生器Ｑｌｌ及びオールゼロ検出回路０２
１等は非動作状態に成される。 パルス発生器Ｑｔｌｌから出力される３　ＫＨｚのパル
スは、Ａ／Ｄ変換器（４日こ変換指令信号ＣＰとして加
えられると共番こメモリー（２）に書き込みパルスＷＰ
として加えられ、さらにスイッチ０ａを介してカウンタ
（９）にクロックＣＫ１として加えられる。このカウン
タ（９）のカウント値はメモリー（２１のアドレスの下
位１２ビツトを指定する。またこのカウンタ（９）のキ
ャリーパルスはスイッチ０３）を介してカウンタ（８）
にクロックＣＫ２として加えられる。このカウンタ（８
）のカウント値はアドレスの上位８ビツトを指定する。 以上により第７図における「書き込み時」に示すように
メモＩＪ　−＋２１の０番地から１０４８５７５番地ま
でに、ＢからＥまでの音声ソース（１１の８ビツトのデ
ータが１３１．０７２　秒分書き込まれる。 次化読み出し時にはスイッチ０’ｓ　＋１４１は接点Ｒ
側に閉ざされると共に、パルス発生器部の動作が停止さ
れる。これによってカウンタ（８）はパルス発生器０υ
からスイッチＯＪを介して加えられる２、０４８ＭＨｚ
のパルスをクロックＣＫ２としてカウントする。前述の
ように書き込み時には先ずカウンタ（９）が３ＫＨｚの
クロックＣＫ１をカウントし、次にそのキャリーパルス
をカウンタ（９）がカウントするようにしているが、読
み出し時には先ずカウンタ（８）がクロックＣＫ２を書
き込み時クロックＣＫ、・の２５６倍の速度でカウント
し、次にそのキャリーパルスをスイッチＩを介してカウ
ンタ（９）でカウントするようにしている。尚、オール
ゼロ検出回路Ｏ７はカウンタ（９）の桁が全てゼロにな
ったことを検出して、その検出パルスＰｏを第５図の受
信回路（６１〕〜（６ｍ）に加えている。これと共にパ
ルス発生器（Ｉｌｌの出力も受信回路（（’、１）〜（
６ｒｒ＋）にクロックＣＫ３として加えている。 カウンタ（８１＋９１の上述の動作によってメモＩＪ−
ｆ２＋は第７図の「読み出し時」に示す順でデータが読
み出される。即ち、このメモリー（２）は［１，４８８
’９μＳｅｃ周期（２，０４８ＭＨ４）でアクセスされ
ることになり、そのアクセスの順序は０．４８８μＳｅ
ｃ毎にアドレスの上位８ビツトが１ビツトずつ増加し、
１２５μ５ｅｃ（３ＫＴ（ｚ）毎ｌこ下位１２ビツトが
１ビツトずつ増加することになる。このアクセス順序を
書き込み時の場合と比較すると、 上位８ビツトは

〔０〕〜［２５５）までの値をとり、下
位１２ビツトは

〔０〕〜（４０９５）までの値をとるか
ら、上位の値と下位の値とを〔〕〔〕の形で記すものと
すれば、駅２き込み時には、〔Ｏ〕

〔０〕、（０）（１
）、（０）［２）・・・・・・・・・（０）（４０９５
）、〔１〕

〔０〕・・・・・・・・・・・・（１〕（４
０９５）・・・・・・・・・・・・のアドレス順にデー
タが書き込まれ°Ｃいく。これに対して読み出し時には
、 （０）［０）、〔１〕

〔０〕、（２）（：Ｏ：ｌ・・・
・・・・・・・・・（２５５）［：Ｄ’ｌ、

〔０〕〔１
〕、（：１’ｌ［：１］・・・・・・・・・・・・（２
５５）（１”ｌ、

〔０〕〔２〕・・・・・・・・・・・
・・・・のアドレス順にデータが読み出される。これは
書き込み時において０．５１２秒（４０９６サンプル）
毎に書き込すれたデータが０．４８８μ式毎（書き込み
時の２５６倍の速さ）に飛び会びに読み出されることに
なる。即ち、メモリー（２）には０．５１２秒（４０９
６サンプル〕分のデータが２５６個書き込まれており、
先ず各ブロックの先頭のアドレス（０）（０）、（１）
　（ｏ　〕−・−・−（２５５”］　［０）が０．４８
８　ｔｓｅｃ毎にブロック順に１２５μ厩で読み出され
、次に各ブロックの２番目のアドレス（０）（１）、［
１）（１）・・・・・・・・・・・・［２５５）（１）
がブロック順に１２５μｓｅｃで読み出される。以下同
様にして各ブロックの３番目、４番目・・・・・・・・
・・・・２５６番目のアドレスがブロック順に夫々１２
５μ式で読み出される。従って読み出された信号のデー
タ構成を書き込み時のアドレスで示すと第７図に示す形
の時分割多重化信号Ｄｃｈとなる。 この信号Ｄｃｈは夫々２５６個のデータを含むブロック
が４０９６ブロツク連って構成されている。 従って、受信側においてこの信号Ｄｃｈから１２５μｓ
ｅｃ毎に飛び飛びにデータを拾い上げるようにすれば内
容の連続したデータが得られる。例えば先ず信号Ｄｃｈ
の各ブロックの大枠で囲まれた１番目のデータのみをブ
ロック順屹１２５μｓｅｃ毎に拾い上げ、次に各ブロッ
クの２番目のデータを拾い上げ、同様にして各ブロック
の３．４・・・・・・・・・・・・　２５６番目のデー
タを夫々１２５μｓｅｃ毎に拾い上げるようにすれば、
内容の連続した即ち書き込み時と同一順序の一連の音声
データを得ることができる。この場合、各ブロックの何
番目のデータを拾い上げるか、即ちどの位相で読み出す
かによって 第０位相（Ｃｈ、）〜［０）（０）、〔ｏ〕〔１〕・・
曲〔ｏ〕〔４ｏ９５〕第１位相（ｃｈｌ）〜（１）［：
ｏ］、〔１〕〔１〕・・曲〔１〕〔４ｏ９５〕第２位相
（ｃｈ２〕〜〔２〕〔ｏ〕、〔２〕〔１〕・・曲〔２〕
〔４ｏ９５〕第２５５位相（ｅｈ２５５）　〜（２５５
）Ｃｏ１（２５５’１（１）・（２５５Ｘ４０９５：１
の２５６系列が得られる。この場合各系列は０．５１２
秒分の連続したデータから成り、且つ各系列は０．５１
２秒ずつ順にずれたものとなる。 従って、第０〜２５５位相の音声データのうち任意の系
列を選択することにより、音声ソースの任意の個所から
最大待ち時間０．５１２秒で聞くことができ、才たその
系列が終了したら次の系列に移ることによって音声ソー
スの全部を聞くことができる。 以上は１３１．０７２秒の音声ソースをディジタル化し
てＴｏ　＝　０．５１２秒ずつすれた２５６チヤンネル
の時分割多重信号Ｄｃｈとした場合であるが、ここで一
般的な考察をする。 第８図に示すような全長り秒の音声ソース（１）を分割
単位ｎ秒（最大待ち時間Ｔｏに和尚する）で分子ｓＷ＝
メモリー書き込み時サンプリング周波数ｆＢＲ”メモリ
ー読み出し時サンプリング周波数Ｎ２　ｅアドレスカウ
ンタの下位ビット数。 Ｎ、　＝アドレスカウンタの上位ビット数。 とすると、書き込み時においては全長りであるから、 ２　（’１　＋Ｎ２）　＝＝　（ｓｗ　ｘＩ。 また分割単位ｎ秒に関しては ２Ｎ２＝ｆｓｗｘｎ 上記２式より ２Ｎ１＝互 読み出し時には、各位相系列で見るキ書き込み時と同じ
速度で読み出すことが要求されるので、２Ｎ１＝互＝血 ｎ　　　ｆｓｗ となる。尚、前述した実施例の場合は、ｎ＝１３１．０
７２秒、ｎ＝０．５１２秒、ｆｓｗ＝　８ＫＨｚ７１２
５μｓｅｃのときＮ１　＝８、Ｎ２　＝　１２　、　ｆ
、ｎ＝　２．０４８ＭＨｚ７０．４８８μｓｅｃが求め
られる。 次に受信回路（６）について第９図及び第１０図と共に
説明する。 第９図化おいて、受信回路（６）には第６図のメモ！Ｊ
−＋２１から読み出された第７図に示す信号り。ｈと、
パルス発生器圓からの２．０４８ＭＨｚのクロックＣＫ
３と、オールゼロ検出回路（１５からの検出パルスＰｏ
とが第１０図に示すタイミングで加えられる。上記パル
スＰｏは０．５１２秒毎秒毎性られるもので、第Ｄ〜２
５５位相の夫々の始めの位置を示すパルスとなる。この
パルスＰｏは立ち上り検出回路■に加えられてその立ち
上りが検出されることにより、第１０図に示すパルスＰ
１が得られる。このパルスＰ１はクロックＣＫｓをカウ
ントする８ビツトカウンタｃ？１）をリセットする。即
ちこのカウンタ（２１１は各位相系列の終了毎にリセッ
トされて次の位相系列において「０」からｒ４０９５Ｊ
までカウントする。上記パルスＰｏはまたオアゲートい
１を通じて８ビツトアツプダウンカウンタ艶でカウント
アツプされる。従ってこのカウンタ■のカウント値は０
〜２５５の位相系列の番号を示すものとなる。このカウ
ント値と上記カウンタ０１１のカウント値とが比較回路
のに加えられ、両者が一致したとき、比較回路（ハ）は
ラッチパルスＬＰをラッチ回路間に送る。従ってラッチ
回路（５）は信号Ｄｃｈの中からカウンタので決められ
るある位相系列のデータを順次に取り込むことになる。 増り込まれたデータはＤ／Ａ変換器内）で元のアナログ
音声信号に変換され、ローパスフィルタいを通じて出立
端子０邊から出力される。 第１０図においては第１１０位相をラッチする場合を例
として示しており、カウンタののカウント値が「１１０
」のとき、カウンタ０１）がｒｌｌｏＪをカウントする
毎にラッチパルスＬＰが得られ、第１１０位相のデータ
を１２５μ丸毎にラッチしている。第１１０位相のデー
タが全て終了すると、次の第１１１位相のデータに移る
ためにパルスＰ。 がカウンタ＠でカウントされる。 またスイッチ□□□（（ｌｊを押すとパルス発生器ＣＩ
’４Ｉ　Ｃ＞５１が一個のパルスを発生し、このパルス
がカウンタ（２７１でカウントアツプ又はカウントダウ
ンされるのス所望の位相系列を選択することができる。 またカウンタのをリセットすれば、常に第０位相から聞
くことができる。 尚、上述した実施例では第７図のようにメモリー（２１
の書き込みをアドレス順に行い、読み出しを前述したよ
うに飛び飛びに行うようにしているが、書き込み時に飛
び飛びに行って、読み出しをアドレス順に行うようにし
てもよい。 発明の効果 従来利用者毎に少くとも１個必要であったメモリーアド
レス指示手段が不要になり、信号の供給側から受信側へ
の一方向通信のみで、複数の受信回路で夫々独立に共通
の音声ソースの任意の個所を聞くことができる。

【図面の簡単な説明】

第１図は音声ソースの図、第２図は音声ソースを多チャ
ンネル化した図、第６図はメモリーに書き込まれた音声
ソースの図、第４図はメモリーの読み出し順を示す図、
第５図は本発明を含むシステムの構成を示すブロック図
、第６図は本発明による信号供給側回路の実施例を示す
ブロック図、第７図はメモリーの書き込みと読み出しの
方法を示す図、第８図は音声ソースの一般的な多チャン
ネル化を説明する図、第９図は受信回路の実施例を示す
ブロック図、第１０図は第９図の動作を示すタイミング
チャートである。 なお図面に用いた符号において、 （１）・・・・・・・・・・・・音声ソース（２）・・
・・・・・・・・・・メモリー（４）・・・・・・・・
・・・・Ａ／Ｄ変換器（５）・・・・・・・・・・・・
制御回路（８）・・・・・・・・・・・・８ビツトカウ
ンタ（９）・・・・・・・・・・・・１２ビツトカウン
タ０υ・・・・・・・・・・・・パルス発生器Ｃ１り・
・・・・・・・・・・・オールゼロ検出回路である。 代理人　上屋　勝 ｌ　　常包芳男 Ｉ　　杉浦俊貴 ａη ６ ｎ間昭５９−２２４８９７（９）

Claims (1)

【特許請求の範囲】
1. Ａ／Ｄ変換した一つの音声ソースをメモリーに記憶し、
   このメモリーから上記音声ソースを一定時間ずつずらせ
   且つずれた音声ソースの各々を時分割多重化した信号と
   して読み出し、この時分割多重化信号と、上記一定時間
   を示Ｔパルスと、読み出しパルスと同期したクロックパ
   ルスとを受信回路に供給するようにしたことを特徴とす
   る音声信号供給装置。