JPS5922295A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１１発明の技術分野 本発明は半導体記憶装ｊＩ′Ｈの制御回路、特にＰ　Ｉ
Ｌ　ＯＭ　（ｐｒｏｇｒａｍｍａｂｌｅ　　ＲＯＭ　）
に応用して好適な制御１１回路に関する。

（２１技術の背ＪＴ 半導体記憶装置（ｋ（以下単ＶＣメモリとも称す）には
種々の形〒（のものが実用に供されているが本発明はこ
のうら王として［）　ＲＯＭについて１及する。

Ｐ　Ｒ（’）　Ｍは通常電源電圧Ｖｃｃを供給してビ・
、Ｉト選択、ワード選択、胱出し等の動作を行うが、そ
の当込み時にはγ江源屯王Ｖｃｃを遥かに超えるプログ
ラム１１ｊ１畑１１　ｆｉｔ圧Ｖｐ（例えば２０Ｖ）を
必要とする０どころでこのようなＰＲＯＭＩ−ｊ：首Ｊ
出ワンチツフ゛で、Ｌ、、ケージに組まれるためその入
出力ピン数ｅま所定の本数にｌ１ｉｌｌ限される。この
だめ、ある１つのビンが２つ又はそれ以にの入１１ｊ力
信号の端子とし−ご共用されることがしげしげある。こ
の」局舎、同一のレベルを有する入出力信号の共用はそ
ｔ１１間題はないが、１つのビンが前述のプログラム制
御ｉ１ｒ、　［Ｅ　Ｖ　ｐと連常の人力ｆｌｉｌｌ　ｔ
ｔｌｌ　（Ｆ１号Ｓｃの入力端子としてＡｔｅｆｌｌさ
れン）用台にｅ、】、当該ビンの後段に−）ながるブロ
グラノ・回路を駆動する′ｉ、ｉｊ　）ＩＵ　？Ｉｆ、
回路に直動作ケ生１−させないように、いわゆる切替回
路を設はイ、必砦がある。ず乃わら、プログラム制尚１
１托Ｌ１：Ｖ’ｐが印ツノ１１されるときのみ択一的に
ｄ亥後段の回路に所望のプログラム側錠ＩＬｌ）Ｅ　Ｖ
＋）を与えるｊ：うに（−７、それＩＩＪ、夕１のど＠
　Ｐｊｌ、入力１間ｆ＋ｌＩｌ　ＩＲ￥Ｓｃを核陵段の
回路（でｔうえないようにする。不発明は具体的にｔ土
この」ユリな１ｉＩＪ４午回路江コいてρ１ミベるもの
でを）る１、 「３）　　従来ｊ−ジ術と問題点 ｊ：１／士、（７）と１．・り不発明は切替回路につい
て＋２１りべるものであるが、該切替回路のＩ）　’ｌ
ｌＯＭ　４□こおけるｆ〜を置イ・ｊけ企ｆめ明らかに
する○ 第１図は−・般的なＩ＞、合短絡ルリｌ）　ＲＯ、Ｍの
回路構成を示す回路図である。本図に知いて、１１はピ
ッｌ−線、１２けワード線、１３けこれらピント線とワ
ード線の各叉点毎に設けられるメモリセルであり、円込
み（、に消去不可１１ヒなメモリセルで必る。

所望のメモリセル１３を選択するには、対応する１つの
ピッ］・線をビットデコーダ１．ｉ−２に１つて選択す
ると共シて対応する１つのワード線をワードデコーダ１
５によって選択する。これらデコーダにｔｌそれぞれビ
・ノトアｌ°レスＡＤｈ　　とワードアドレスＡＩ）ｗ
　が与ヌ５られる。ビットデコーダ１４−２はデータの
読出しモードＶこ用いられ、各ピッ１泉に係るデータを
、ＯＲゲー口６を西して、出力バッファ１′７を介し入
出力端子１Ｂより読み１−１四−８ 上記構成ＩＫ　Ｈｆｔ出しモードに関連するものであり
、各動作は電源／ｌ（ｉＥ　Ｖｃｃ全駆動源としてなさ
れる〇一方、川込み七−ドは次のとおりである。ビ・ノ
ドアト【／スＡ　Ｉ）　ｈ　を入力としてピノトチコー
ク゛１４〜１全介し、計込みすべき１つのプログラノ、
ＩＩｊｌ路２１全２１Ｈ尺する。儀」尺された１つのフ
゛ロク′ラム１ｉＮｌ路２１　＆ＣＪ、ｊ：、出−ｊＪ
ｊｉｉｆ（−１８ヨリ、例えば１２０ｍＡというプログ
ラム’ｌ（１７ＡＩＬが流入し１．当該ビ、ノド線１１
にｒｏｌｌする。このとき−ｆ、７６１．ｌｔ　Ｌ系に
Ｍと々髄）力くない１：うにショットキー・ノくリヤ・
ダイＡ−ド２２が挿入子＼ノし２）。

前、ｉｌｌニブ：Ｉグラノ、回路２」についでみると−
とれはダーリントン１１９ｉノ５＋１＃　；’〆ｊＪ：
なつ−Ｃレリ、萌ｉ（］１の１２０ｍＡとい′）ノ°ロ
グラ”　’ａ　ｒ’１ｔｆｆｉが／ｌＩＬノしる。この
とき該ダーリントン回路のｗ段トランジスタにＩｌ、Ｉ
ベース°４１１’、　ｆＡｆをイ１い′【１しな０れば
、・上らないので、いわゆる定′１１Σ？Ａ１４回路２
；３が設けられる。これは−ｉυ込みモードＩＩ！ｆＶ
このみ〜ずなわち制御端子２５ＶＣプログラム制（ｉｌ
ｉｌ″Ｉ′ｌｈ、ｌＥ　Ｖｐ　（約２０　Ｖ　）　カ印
１７１＋され−ｃ’ｉｖめて能動状態Ｏ（な枳、この用
台、占地→・モーｌ゛時にのみ定１ぽ４１１１ｔ回路２
；３等が、制御端子２５より見えるよＰ）　（ｔｒ−，
１１つこ／Ｌ以外のモード時（・こ（、Ｌこれらが、り
たかも存白責〜ない１：うに見せかけるため＋ＶＩＶ回
路２４が置かれるｒ）　Ｉ：’ｌ：、’：／にの如く、
制］卸２；Ａ１子２５ｔＩＭ込みモード時におけるプロ
グラム制６１ｉ　’＋ＩＩ　１１：　Ｖ　ｐと１洸出１
．モー　ド時に４．−ける、入力１間ｉ＋ｌｌｌ・１バ
号Ｓｃとを択、−的に受１１）できるように共用しこな
・−）ているＯ々お−この人力１１ｉ’ｌ　＠１（ｌ　
１ｉＮ号Ｓ　ｃは例えばチップイネーブル回路ＣＩｌ邑
−、＋ｌｌ　Ｌ、１１１カバーｙ　７７１．７をｆｉ＠
　！ｌｉｌ＋状態ｅこするためのｆｉｒ　”’ｉである
。ただし、これに限らない。

かくのμ１１く、１同？＋１１１　ｙ１ｉ！子２５には
プログラム匍１　ｒｊｌｌ？ｔ（［Ｉ：Ｖ　ｐ　”−１
−目、入カ制肖１イＭＱｓｃが択一的に印Ｕｌｌさ）す
るが、ｉ（’（入力ｔｌｉｌＪ　ａｌｔｌイΔ号Ｓｃの
印）ｎ時にけ、Ｉ亥入力１１ｊｌＪ、６１１１イｇ　’
ｊ’　Ｓ　ｃにとって）ｉｋ　（′Ｉｔ　ｒＡｔ　ｉＤ
回路２１　Ｊｐ　ｔ、−Ｌ’ｊｌえず、プログラム′「
イＥｌ：　Ｖｐの印加時にのみこれらが見えるようにす
る。そのための回路が−１−述の切替回路２４、である
。該回路２４はダイ側−ド３１とショノトギー・バリヤ
・ダイオード３２とがらなり、入力ｆｌｉｌＪ　１ｌｌ
ｌ信号Ｓｃ（’）印ｖｎ’ｌｆ＆　Ｋ　Ｉｒ、Ｅ、ｗ　
４Ｊ＝　ｆｇ　＋７４３３がダ・ｒオード３２を介しテ
１１１　ｊｊＱ　Ｉ（ＣＩ−Ｅ　Ｖｃｃ　−ＨＩ　Ｔｌ
ｆ＋”、　［ｉｆ、されており、ダイオード３１）ま」
１！１常Ｖｃｃより低いレベルのイイ号Ｓｃに対しては
元金にカットオフしている。向っ１該１ｄ号Ｓ　Ｃから
児えるのｉ７Ｌり゛イ副−ド３１のジャンクシ９ン容１
”ｉｌ　３４のみである。

い、１：　ｌ、−ｉ　、１：　ｉｚｔ来技両技術論に入
るＪ：　−−Ｊ　【／ｌｓのとｊ・・す、１洸出しモー
ドで←１、ライン３５にＩ：　約電Ｉｆ：し・ベルＶｃ
ｃに光眠されている。ところが−この７Ｋ　１．１ニレ
ベルＶＣＣの存在により、」ゾロ出しモードにおいでオ
ンし−（ｉ、Ｉ’、　（ｒ：　１．’）ない一定ｆｌｆ
　７＋に回路２：３内の１ンンジスタｌ　ｆｔ台」ン！
’（’−Ｌ　−（Ｌまうことがあり、これが問題である
１、この、続出（７モードで？よ例えばツェナー１（牡
、（３Ｖのソゴナーダ・ｆオード：３７により、核トノ
ンジスタ：（Ｉｉ　ｌＪ本来オンのコ’Ｆ　−：Ｅ　−
ｚ：　；ｐ＞す、グＩコグラノ、回ｈ′ｌ′８２１をば
トっで１１Ｊ４！１山す←１：う／ｒことｖ」〃い筈で
あ２．（、 然し４Ｊ　＋１４　（ｒｌ　ｉ・４１、イーのトラン・
ジスク；３０が謬７：）ｌ＋［。

モート’　ｌＶｊに；４ンしでしまうことが・わイ）。

これ（１８亥トランジメタ：１６（ラデラルＬ）Ｎ　Ｌ
’　ｆｉ・￥、ｉＷ　’Ｓ：イＣイ）のベースｉ’ｉｔ
ｉ威１、方Ｕ（あ２）絶縁膜中にもともと７ｊ吐ｉ　１
．　テ’ｖｒ　６　不、Ｉ′ＪＩｌ物着しく　ｖＪＪｐ
、　！ｉｔｓから侵入する不Ｘｌ１ｌ物絶Ｕｌ：　Ｉｌ
ｑ　（１）　ｌ−１１１’ｌ　ｌ’こ’　イ；４　ｙ、
’ｆ−のド側に一イオ７　示１’ｊ電し、この〜イ」ン
に引き′訂すらノ１て１）形のチ鬼・ネル量形１戊ノ°
イ）ものと考え１−）Ｉし〔（ハる。なお、トランジス
タ：３　（ｊがラデラル１）ＮＰ４１′も“ｉｉｌ　ｋ
な−Ｊ−〇ｄ１定＋！？、　ｉＭ、ｆ！’ｊｌ　Ｉｔｓ
；　金４７＆ｔｒｌａする−にでｆｔ１ｉ明であるから
ζ′ある。

こび）λ青果、＋＋１ｊｉ−＋己Ｐ形のブー千゛洋ルの
Ｊ［力戊に、１−って兄かしＪ」−トランジスタ３６）
Ｊｙオンとなってしまう。

この見かけ」−のチャネル（」図中の点Ｘ、’ｉ）　：
１　（’＋’で表わさｌじこおり、］１１１常、この現
象をチャネル１牛のリークと称している。このチャネル
性のリーーりを排除する／こめに、？メを米は、２テ２
ルＰ　ＩＮ　Ｐ　ＩＡ￥逍のトランジスタ、１６　Ｋ　
％Ｊし、そのベース領域−にの前記の絶に、ぜこ膜をＪ
、Ｉ−ミンタ゛ｒ１極で覆うということが行われている
。このエミッタ電極は＜ＫＬ　を図に示すとおり、胱出
しモード時は’、ｉｉ源１ｔ　［ｌＥ　Ｖｃｃに保時さ
れているから、υり記の一イオンは絶′縁龜の上側に引
きγｒせられ逆にそのト’　＋１ｌｌＩ　Ｐこ→・ｆオ
ンが帯電すゐことり（二なり、このトイオン（てよって
Ｔｌ１ｌ己千ヤ′−トルｆｉ　Ｎ　）ｒ；のチャネルと
々す、不凍なチャネル性リークの形ｌ＋Ｑを排除す乙。

然しながら、このような手７にで０、既述のようにベー
ス領域上方の絶線膜をエミッタ電極で十分ＶＣ葆わなけ
ればならないことから、隣“接コレクク′１ｕ極もベー
ス領域から十分、：Ｉ、ｌ去かったところに置かれるこ
とンこなる。エミッタ・ｔｔ　１ｆｆｉと核１μ［接コ
レクタ１（■極の接触を防止するためである。

このことから、トランジスタ３６の占有スペースＣ」か
・′ｉ′、り人と７２：る０い）’　：ｌ　１．　Ｋし
ても、＋７．　Ｒ１，！　Ｉｌｌ　’ｌｉ″（）ｌｉｓ
決のために、Ｉ！３４ｆスペー２、の入さいトランジス
タ３　ｔｉ　ｔｌｔｌいノｊ：ければｌ’ｆ　ｌ）ず、
Ｌ−１，−にノトランジスタ；口ｉはピノ日；’ｉｆ　
ｆ＋Ｊに対１ｒ＞して多、Ｌり配列されるもび）であ、
５／Ｃべ′）、１−’　１屯（’）　ｉｖｌの１冒ｉ　
１ｉ４、．１古化を１ｉｌｉ害し７゛Ｌいゐというのが
、従米肢ｐｌ：ｆに１？けべ）づべ点どなってい・＜）
・） （４）発明の目的 木′）へ明ｒ、ｌ：　ｌ−記欠点を解消することのでき
るｌｌ＋、ｊ、、亨１木５己・１１ジＭＥ　Ｉｔ’ＣＩ
’＞ける切替回ｂ１各’＜１星で６すること全目的とｊ
−ろもので攻）る。

（５）発明’−’　、１’ｉ＋７１＋見上＋ｉｔｉ　１
１的にでｒｔσ）イ【発明は、機能的にげう１３〕図の
切替回ｂ’ｌ　２７１と全く同じで、７）〕りながらｆ
ｆＪｈ出しモード時で＋、ｌライン：１５に゛ＩＩＬ諒
□ｌ匡１にＶ（二Ｃが印Ｊ用されない、Ｌうに、−）よ
りｒｉｉｉ記１ヤネル１′１−のリークが４勺つだとじ
Ｃイ、ｌ・ノンジスメ：３　ｉｉ金ｇ＜ロト（′こンＪ
−ンさせることの、りｆい１刀紀く回１７、Ｓとしたこ
と’１−１１’：１１１交とするものである。

（６）発明の実施例 第２図は不発明に係る切替回路の原Ｉコ（４１イ成を示
す図である。本図においで、４４が本発明に係る切替回
路であり、第１図の切Ｖ回路２４１・こ対応する。その
他２５　、２ｊおよび３５はぞｌしぞ７ｔ１２イ；述の
ｊｕｌ＋御端子、定電流回路およびラインである。切替
回路４４けスイッチ累−子４１を倉んでなり、成源串’
、　ｌｆ　Ｖｃｃはスイッチ素子４１の前段に印／Ｊｌ
ｌさＩｔている。このため、スイソー７−累子４１がオ
フである限り、第１図のトランジスタ３６にｌｉｔ源’
４ＬＶｃｃが印力［１されることはなく、ｎｉｌ記のチ
ャネル曲リークが生ずる状ｊＤＩ　ＶＣｔｉｔｊかれた
としてもｕＳ１図のプログラノ・回路２１にベー゛ス成
ｉｔ＋Ｅが１１１’＆ｆきｉするとい−うＵ（態ｒ、１
発生しｆｎない。このスイッチ素子４１のオン・オフ駆
動を行うのは回路４２であり、回路４２はｉｌＬ［１：
検出素子４３によって１ｌｉｌｌ　ｔｌｌさ７’Ｌる。

制斜嬬子２５へ印加き扛る１ｔ号が通常の人）月ＩＪ１
］餌１イ１イ号Ｓｃで・われげ、回ｉｔ！４４２はスイ
ｙ　ｆ−７Ｅ、子４１をオフする。１．うに働きかける
。逆に、ｉｌｉ！Ｉ　１ｆｌ（Ｉゾ１ｉｉｉ子２５ヘプ
ログラム制御４１屯圧ｖｐが印）Ｊｌｌさｎるときは−
ぞ、のｉ１泥１１．レベル（２ｏＶ［：（寅出し〜スイ
ッチ素子・１１合刈ンするよう（’ｉ’：　ｔｒｉｌｌ
きかＱ］、定′（１ｔかＬ回り！ｉｉ２３　’ａ：　ｉ
’＋Ｉ判１ｒ　’））ｓ　ＩＬツにしてゾログラノ、回
路２１を動作さ４！る。

Ｑ４３　＋ｚ＜ＩＩ；Ｉ：　’Ｘ５２１＊Ｉノ原理絹１
．ＩＥ　奮Ｊ’ＪＩ　ＩＬ　４Ｌ、　Ｌ、Ｊ−一方ｈ１
［１例、１？［び−Ｕの周辺回Ｔｈｊ、！ｉ　：９：示
Ｊ回路し′１であ２川本図にト・いで、ｌ、、ＪＪ　＋
！ｊ−回路４４は図示の４ｆ’７　Ｑｉンをなし、第２
図のスイノー／メζイ４　’Ｉ　ｔｊ：出）月９トラン
ジスク５２にｓ＋＋必し、’ｔｌｊ’、　ＬＬｌ天川Ｌ
ｊ１者を・甘め一１χ１本とし゛で゛リイリーくタイ１
４１戊イｉ、−；５ｒ：　’ｉ−ｏ／こ／ど↓−５Ｃｌ
しら１　ランジスタのボＩＩ台量１１１矛、′ｆム＋：
ｉ’＋勺に一すイリスタイ７’ｉ　ｌ＋７−ｆ　ｉ’、
ｌ　ｌ、　ｉ＋−のであ−）で、Ｑｉ　ｉ／（瞳、１５
２図のスイッチ素子１１．１をシーイリスｄ’　−Ｃｉ
ｉ＜ｊ　ｌ央ｔ、　ｌｅ−）と＋１異なる０、父、ξ、
こしζ′リイリスタを１１：１かなけノＬげ／′ｃらｌ
い必バ（；訃も無い。＋Ｊｉｌｉ己市１１１１曵出累子
４３（第２（刈）げツ、−ナーダイ刃−ド３７／ハｒ、
　ｙ；二る。このツェナーダイオード３７ｔｊ、　＃Ｙ
７　ＶＣ第１図の定電ｉｉｒ、　回Ｌ’ｓ　２　：３中
１１ＣＢ’、１　＆ノＩｍｐ　７’Ｌ　”Ｌ　Ｌ’）だ
もの分、（刀侍旧月１！ｆｉＪ坦−へ花５設し／こもの
び・１りり、例えばｆｉ　Ｖのツェーノ°−’ｍ、−用
をイ■）−１）Ｏｆ’［’、　＠４）て第：３図中の’
ｉｌｌ　ｉｆｉ：　ｌ＋ｊｆ、回路：２；白）Ｊ　ｉ、
Ｃば（１３１図の回回１’１１２３　ｔｉｔに示すツェ
ナーダイオードが設けられていない。

′！１＋Ｊ４図において、トランジスタ５１１？よび５
２が、−４７する／ζめにｔＪ−先ずトランジスタ５１
がオンしなＩｒ）’　：Ｉ’Ｌ、　ｔｆ　ｌｒ　！っ：
ｆ、い。トランジスタ５１が、４ンするＡぬりこけ、ｆ
ｔ１ｉＪ　？＋１１端子２５からトランジスタ５１の−
ｒ−ミッタならびにベース、芒ら（ｒｔ：　ｈＪソ、−
リーダー（オー１−’　３７を経由してｉ！’ｌ：れる
トリガー７１ｔｌｆｌｔが必要である。然しなから、β
′孔川しモード時の人力＋１ｉｉＪ　ｊｌ１１１ｉイ＋
１ＶＳＣけそのツェナーダイオード；１７のツェナー′
１ＩｃＩ域に至る程の電Ｌ１−レベルしかゼしておら〕
２、トランジスタ５１を２Ｉンに”することかできない
。従っ−Ｃトランジスク５２もオフの′ままで４５る。

このよ″）ｌ状態下で１１、制ωＩＩ　４Ａ子２５から
見えるの＆Ｊｉ　Ｉ・ランジスタ５１のエミッターベー
ス間のイ≠５１３１１’のみであり、しかも−ｔの仙ｐ
＋ｌｉ’＋はンヨノ］・ギー・バリヤ・ダイオード；３
２を−）１して電源１１３：ＦＪ：　Ｖｃｃに′Ｉｊ１
′、Ｙされている。こｔ′−に：ｒ、第１図レコオ・い
て同４３Ａの４；−ド丁で、ジャンクション゛？；　ｈ
Ｊ　３４しか見えずし７かも−も−の１１０ｙ！１４が
ショット・λ−・バリヤ・り“イメード：（２金弁して
ｒ匠１源市圧Ｖｃｃ　ＶＣ保持され−Ｃいるのと全く等
ｎ川である。然し、その’ｌｉｔ源電圧Ｖｃｃは、α目
間においてその丑ま定１＆Ｌ流回路２３にまで印ＪＪＩ
１１されてしまい、ｎ：１ｇ己チャネル１生のリークに
よってトランジスタ３６を誤ってオンにｊ〜でし−まう
ことがあった。ところが、第３図の回路によれば、その
ＩＩＬ源’ｉＬＬ　ＬＥ　Ｖｃｃが、トランジスタ５２
（今一オフになっている）によってしゃ断され一定７１
１６１［：回路２３にまでには及げず、ライン＼ ３５ｔｊ：　ｈ′３地レベルに保ｆｃｔする。従って、
トランジスタ３６全、該チャネル性のリークによって誤
ってオンにすることはあり得ない。ま／こ制呻端子２５
に接続さ）ｔだラテラルＰＮＰ　）ランジスタ５１は１
個のみであるの、で、エミッタル極を大とする等チャネ
ル性リーク対策を１−分に施したものでも、全体ノ４１
！梢ＶＩＷ　Ｉｌｌ’　Ｉｃ　Ｊ、える影−汀ｒ：Ｊ：
　小す＜、問題にはならない。

一方、ｔｌｊ色・ケモード時には、１■蒼いプログラム
電ＬＬ、　Ｖ［）が制ｊｉ１１１端子２５に印／７１１
されるから、トランに ジスタ５１のエミッターベースならびにダイメート３７
を＋Ｉｎ　ｔ、てトリガー電流がｂｌＥれ、該トランジ
スタ５１をオンにする。これと共にトランジスタ５２に
ベース）Ｉｔ　ｆｉｌＥが供給され？、ｉＬヲオンにす
る。

一旦、トランジスタ５１および５２がオンすれば、その
ようなトリガー電流なしに、そのオン状態を維持する。

ただし、プログラム電圧Ｖｐが消滅すれば元のオフ状態
に遷移し“Ｃしまり。

トランジスタ５２がオンすれば、既述の寄生容階３３を
充電すると共Ｋ、定ｌに副回路２３′を能動状態にし、
プログラム回路２１を動作状ρ（１にする・ことによっ
て出力端子１８からプログラム′ＷＬ流をメモリセルに
供給することが可能となりデータの四込みを行うことが
できる。

かくの如く、チャネル性のリークの形成の有無を全く気
にする必要がないから、ラテラルＰＮＰ構造のトランジ
スタ３６に対し既述したような対策（そのチャネル部分
に相当する絶縁膜をその工ξツタ電極で覆うこと）は全
く不要となる。従って該トランジスタ３６の占有スペー
スが大となるという既述の欠点０解消されることになる
。

１７）・発明の効果 以」−説明し／こように本発明によれば、従来に比して
若干の素子を追カｎするのみで、トランジスタ３６の占
・（ｒスペースを縮小でき、例Ａ−ばｐ　ａ　ｏ　Ｍの
１衡集梢化にイエ効となる。

４、図１而の簡ｔ’ｌｉ　７ｉ：、況明第１図は一般的
＆　Ｐ　Ｉｔ　ＯＭの回路構成を示す回路図、第２図ｔ
よ本発明に係る切替ｌ凹路の原Ｊ！ＩＩ横す叱を示す図
、第３図は第２図の原理構成を具体化した一実施例およ
びその周辺回路を示す回路図である。

１１・・・・・ビット線、１２・・団・ワード線、１３
・・・・・・メモリセル、２１・・・・・・プログラム
回路、２３．２：う′・・・・・・定Ｉ「１ｆｌｔ、回
路、２４．４／Ｉ・・曲・１；υ替回路、２５・・・・
・・制御端子、３２・・・・・ショットキー。

バリヤ・ダイオード、３６・・・・・・トランジスタ、
３７・・・・・ツェナーダイオード、４１・・・・・・
スイッチ素子、４２・・・・・・１イ王検出回路−４３
・・・・・・電圧検出Ｘ子、５１・・・・・・入力側ト
ランジスタ、５２・・・・・・出力側トランジスタ。

手続補正書 昭和５８年？月／口 特許庁長官　若　相和　夫　殿 １、事件の表示 昭和５７年　特許願　　第１１１５３６号２゜発明の名
称 半導体記憶装置 ３、補正をする者 事件との関係　　特許出願人 名称（５２２）度士通株式会社 ４、代理人 （外３　名） ５　補正の対象 ［１）　　明細１゛の「特許請求の範囲」の欄（２）明
細書の「発明の詳細な説明」の欄（３）図面（第２図） ６、補正の内容 （１１明細書の「特許請求の範囲」の欄七刃１１紙のと
おり補正し貫す。

（２）明細書の１発明の詳細な説明」の欄を次のとおり
補正します。

（７）第４頁第１行目 ｒ　入力ｆｔｊｌｌｆｌｌ（ｌｏ号Ｓｃ　（Ｄ　ｊ　ｋ
　ｌｒ　入力？）ｔｌｌ＃（ＦＪ号Ｓｃ（電圧Ｖｓｃ　
）の」と補正します。

（イ）第４頁第７行目 ［プログラム制候電圧］を「プログラムＩｌｌ＠Ｖ電圧
Ｊと補正します。

（つ）　第５頁第１７行目 ［出力端子１８　Ｊ’ｕ入出力端子１８」と補正します
。

に）第８頁第１９行目 ［定電流回路を構成する上で簡明である力・らである。

」ヲ「定電流回路２３を構成する上で簡単であるからで
ある。」と補正します。

（７１う　第１Ｏ頁第１７行目 「給体に」全「絶対に」と補正し着す。

（力）　　第　１２頁第８行目 「出力段」全「出力仰（」と袖正します。

（＝＠　　第１２頁第９行目 「電圧検出回路」を「電圧検出素子」と補正し甘す。

り）第１３頁第２行目 「第４図」を「第３図」と補正します。

（勺　第１３頁第９行目 ｒ　ＶＳｃは」をＩｒＳｃはｊと補正します。

（コ）第１４頁第８行目 「定電流回路２３」を「定電流回路２３１」と補正しま
す。

関　第１５頁第１０行目 ［出力端子１８　Ｊ（ｚＦ入出力端子１８Ｊ］と補正し
ます。

（３）　　図面（第２図）を別紙のとおり補正します。

１、　複融のビット線と、複数のワード線と、これらビ
ット線およびワード線の各交点毎に設けられるメモリセ
ルと、これらメモリセルのうちの選択さ　た１つに対す
るデータの書込み金行うために該ビット線毎に設けられ
るプログラム回路と。

これらプログラム回路のうち前記の選択されたメモリセ
ルに対応する該プログラム回路に駆動電流全供給する定
電流回路と、前記の書込みの除該定ｉｔ流回路に印加す
べきプログラム制御電圧Ｖｐ　’に受信し、且つ該書込
みの際以外のときには入力制御イぎ号Ｓｃを受信する制
御端子と、該制御端子と前記定電流回路との間にあって
前記書込みの際にのみ前記プログラム９１；ｊ御電圧Ｖ
ｐが該定′亀流回路に与えられるようにする切替回路と
ｔ含んでなるプログラマブル半導体記憶装置であって、
前記切替回路は前記制御端子および前記定ＶＪｔＫ回路
の間に挿入されるスイッチ素子を含み、該制御端子への
印加電圧レベルが前記入力制御信号Ｓｃの電圧Ｖｓｃ工
り高く前記プログラム制御電圧Ｖｐより低い所定の′心
圧Ｖｙ、　（Ｖｓｃ（Ｖｙ（Ｖｐ　）を超えたときにこ
れ全検出して前記スイッチ素子をオンにし。

下に保持するようにしｌζことを特徴とする半導体記憶
装置。

２　前記スイッチ素子は前記制御端子に接続する入力側
トランジスタと前記定電流１ｒ！１路に接続する出力側
トランジスタとが全体としてサイリスタ構成をなすよう
にしてなり、前記電圧Ｖｙ、は該入力側トランジスタの
ベースに接続され且つ前記入力制御信号Ｓｃの電圧Ｖｓ
ｃより高く、プログラム制御電圧Ｖｐより低いツェナー
電圧金有−するツヱナーダイオードにＬり設定してなり
、且つ該入力側トランジスタのベースには常時電源電圧
Ｖｃｃがダイオード全弁して印加される特許請求の範囲
第１項記載の半導体記憶装置。

＄２図 ４白

Claims (1)

1. 【特許請求の範囲】 】、複数のピント線ど、複数のワード線と、これらピッ
   ト線お二び一ワード線の各叉点毎に設けられるメモリセ
   ルと、こ扛らメモリセルのうちの選択された１つに対す
   るデータの計込みを行うために核ビット線毎に設けられ
   るプログラム回路と、これらプログラム回路のうち前記
   の選択されたメモリセルに対応する該プログラム回路に
   駆動ｔＫｆＡ（。 を供給する定電流回路と、前記の書込みの際該定’ＦＩ
   Ｌ　ｍ回路に印／Ｉ１１スヘきプログ７　ムｆｌｉ！ｊ
   御Ｔａ１ｌ−ｖｐを受信し、又ｄ、該泪込みの際以外の
   ときに幻人力訓１ｉｌ′ｌｌ信りＳｃを受信する制御Ｑ
   ：：Ａ子と、該制商１端子と前記定ｔ１１ｍ、回路°と
   の間にあって酌１記１１ｉ：込みの際にのみ前記プログ
   ラム制？ｌｌｌ１宙川−二Ｖｐが該定゛１ば、ｂ１シ回
   路に与えらｇるようにする切替回路とを含んでなるプロ
   グラマブル半導体記憶装置１ｑであって／　＋ｉｉＪ記
   切替回路は前記制御端子および前記定′１肛流回路の間
   に挿入されるス・ｒソチ累子を昔み、該ｆｌｉ制御：’
   ：Ａｆ子への印加１１イＩＩ−レベルが前記入力側ｈ１
   １１信号ＳＣのｊ（ｉ、　ＬＩＥＶｓｃより１１＋　＜
   　’ｎｉｌ記プログラム制ｒａｉｌ　）ｉｔ　Ｅｌ：　
   Ｖｐより低い所定ノ′ｔｌｉｌｌ：　ＶＺ、　（ＶＳＣ
   ＜ＶＺ　＜Ｖｌ）　）　’ｔ：＋Ｉ’ｆ４エタトｉａに
   こｉＬ全倹１１目、　−Ｃｎｉｌ記スーｆソチ素子をメ
   ンにし、前ｔｌｌ′、プロゲラ−１−１１ｉｌＪ萌１端
   子から前記定１ｄ１γＡＬ回路を駆動するＴｌｆ、川を
   与えるＪ：うにしたことを特徴とする半導体Ｈ（コ１．
   は装置、。 ２、　前記スイッチ素子は前記１ｌｉ１１　ｊｌｌ痛子
   に接続１する入力側トランジスタど前記定［Ｉ尤ｍ回路
   に１妾続する出力側トランジスタとが全体としてサイリ
   スタ構成をなす４１：うｅこしてなり一前記＋ｔＣＪｆ
   ：　Ｖｚは該入力端トランジスタのベースに接続され目
   つ前記入力端で１ｌｌｌイ１１号ｂ　Ｃの′屯田Ｖｓｃ
   より１η１く、プログラム制御１旧−Ｉ：Ｖｐより低い
   ツェナー成用４−［ｆするツＬナーダ・イオードにより
   設定してなり、］コつ該入力端トランジスタのベースに
   はｌｉＫ時ｌｌｔ源ｉｆ（、圧Ｖｃｃがダイメートを介
   して印υ１１される特許ｎ？Ｊ求の範囲第１項６山１１
   （の半導体記（、！ｉｔ装置。