JPS59222884A - Ｃｒｔグラフイツクデイスプレイ装置 - Google Patents
Ｃｒｔグラフイツクデイスプレイ装置Info
- Publication number
- JPS59222884A JPS59222884A JP58099064A JP9906483A JPS59222884A JP S59222884 A JPS59222884 A JP S59222884A JP 58099064 A JP58099064 A JP 58099064A JP 9906483 A JP9906483 A JP 9906483A JP S59222884 A JPS59222884 A JP S59222884A
- Authority
- JP
- Japan
- Prior art keywords
- video memory
- graphic display
- screen
- display
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はラスクスキャン型ＣＲＴを使用したグラフィッ
クディスプレイ装置に関するものである。
クディスプレイ装置に関するものである。
〔背景技術」
従来のグラフィックディスプレイ装置は通常画面表示を
１個のディスプレイプロセッサ又は複数のディスプレイ
コントローラで制御しているため処理時間の制約や処理
機能の不足のため、高速応答の実現に問題があった。第
１図にディスプレイプロセッサで制御する従来例の概念
図を示す。
１個のディスプレイプロセッサ又は複数のディスプレイ
コントローラで制御しているため処理時間の制約や処理
機能の不足のため、高速応答の実現に問題があった。第
１図にディスプレイプロセッサで制御する従来例の概念
図を示す。
（１）は画面表示を制御するティスプレィプロセッサ、
（２）は表示データを格納する映像メモリ。
（２）は表示データを格納する映像メモリ。
（３）はカラーグラフインクのための色虜択回路。
（４）はモニタ信号をＣ凡Ｔへ供給する変換回路。
（５）はラスタスキャノ型（４Ｔ、（６）はディスプレ
イプロセッサの負荷を低減するため座標変換、関数発生
、マトリクス演′ｆｆ−等を実行するサブ・プロセッサ
である。この例では映像メモリへのデータの蓄積、映像
メモリのデータのＣ凡Ｔへの転送を１つのナイスプレイ
プロセッサで制御しているため処理１ｌｉｌＩ間の制約
が問題となる。次に、第２図に複数のディスプレイコン
トローラで制御する従来例の概念図を示す。（７）はデ
ィスプレイコントローラに表示情報を供給する主プロセ
ツサ。
イプロセッサの負荷を低減するため座標変換、関数発生
、マトリクス演′ｆｆ−等を実行するサブ・プロセッサ
である。この例では映像メモリへのデータの蓄積、映像
メモリのデータのＣ凡Ｔへの転送を１つのナイスプレイ
プロセッサで制御しているため処理１ｌｉｌＩ間の制約
が問題となる。次に、第２図に複数のディスプレイコン
トローラで制御する従来例の概念図を示す。（７）はデ
ィスプレイコントローラに表示情報を供給する主プロセ
ツサ。
（８）は主プロセツサよシのテークを映像メモリに格納
したり、映像メモリの蓄積テークをＣＲＴへ転送スルテ
ィスプレィコントローラ、（２）〜（５）は第１図の従
来例と共通である。この例ではティスプレィコントロー
ラの機能のため、複雑な処理が出来ない等の理由から応
答性の追求に限界がある。
したり、映像メモリの蓄積テークをＣＲＴへ転送スルテ
ィスプレィコントローラ、（２）〜（５）は第１図の従
来例と共通である。この例ではティスプレィコントロー
ラの機能のため、複雑な処理が出来ない等の理由から応
答性の追求に限界がある。
なお、これらの従来例において１色選択回路３は、カラ
ーグラフィックディスプレイでなければ必要ない。
ーグラフィックディスプレイでなければ必要ない。
〔１」 的Ｊ
本発明は上述した処理時間の制約、処理機能の不足を解
泪することを目的としてなされたものである。
泪することを目的としてなされたものである。
〔構 成Ｊ
本発明の構成は１画面範囲ごとに独立した複数の映像メ
モリと、各映像メモリごとにその映像メモリの制御を行
なうマイクロプロセッサを設けるとともに、これらのマ
イクロプロセッサを統括する主プロセツサを設けて、各
映像メモリごとに。
モリと、各映像メモリごとにその映像メモリの制御を行
なうマイクロプロセッサを設けるとともに、これらのマ
イクロプロセッサを統括する主プロセツサを設けて、各
映像メモリごとに。
独立して並列処理を行なわしめるものである。
以下、第３図に本発明の具体的な実施例を示して説明す
る。
る。
（９）はマイクロプロセッサ群を統括し１表示情報を分
配する主プロセツサ、（１０）は画面表示を並列に実行
するマイクロプロセッサ群、 （１１）は１画面単位に
独立した映像メモ１ハ （３）〜（５）は従来例と共通
である。主プロセツサは上位コンピュータからの表示情
報、キイボード、タブレット、ジョイスティック、音電
入力などの座標データや動作モードを基にマイクロプロ
セッサ群に指令を伝達する。各マイクロプロセッサは主
プロセツサよシ与えられた指令によシ映像メモリへの描
画および画面表示を９４行する。この特番マイクロプロ
セッサはバイト単位、ワード単位、スギ＼・ン単位、又
はこれらの組み合せ、又はフィールド単位に画面分割さ
れた表示情報が与えられ。
配する主プロセツサ、（１０）は画面表示を並列に実行
するマイクロプロセッサ群、 （１１）は１画面単位に
独立した映像メモ１ハ （３）〜（５）は従来例と共通
である。主プロセツサは上位コンピュータからの表示情
報、キイボード、タブレット、ジョイスティック、音電
入力などの座標データや動作モードを基にマイクロプロ
セッサ群に指令を伝達する。各マイクロプロセッサは主
プロセツサよシ与えられた指令によシ映像メモリへの描
画および画面表示を９４行する。この特番マイクロプロ
セッサはバイト単位、ワード単位、スギ＼・ン単位、又
はこれらの組み合せ、又はフィールド単位に画面分割さ
れた表示情報が与えられ。
描１１１１および表示動作を分担して実行する。第４図
はバイト単位又はワード単位に画面を＋ｉ割し、マイク
ロプロセッサ群で画面処理を分担した例である。同様に
第５図はスギ１７ン単位に画面分割し。
はバイト単位又はワード単位に画面を＋ｉ割し、マイク
ロプロセッサ群で画面処理を分担した例である。同様に
第５図はスギ１７ン単位に画面分割し。
画面処Ｊ」を分担した例、第６図は、これらを組み音わ
せだ例、第７図はフィールド単位に画面処理を分」１１
シた例である。
せだ例、第７図はフィールド単位に画面処理を分」１１
シた例である。
本発明の才、５長は１画面単位に独立した映像メモリと
１画面単位の映像メモリに少なくとも１僧服」二のマイ
クロプロセッサが接続されることである。
１画面単位の映像メモリに少なくとも１僧服」二のマイ
クロプロセッサが接続されることである。
そのため、描１（ｌｊｌおよび表示動作などの処理が分
担して出きることやマイクロプロセッサにより複雑な画
像処Ｊｆｉｌｉができることからディスプレイ回路の単
位時間あたりの処理量が大きくなり表示画面変史のリア
ルタイム処理が実現できる。
担して出きることやマイクロプロセッサにより複雑な画
像処Ｊｆｉｌｉができることからディスプレイ回路の単
位時間あたりの処理量が大きくなり表示画面変史のリア
ルタイム処理が実現できる。
なお、１１１−１１１而単位の映像メモリに複数のマイ
クロプロセッサが接続される場合は、そのマイクロプロ
セッサは、座標父換や関数発生を専門に行なわせること
が可能となる。
クロプロセッサが接続される場合は、そのマイクロプロ
セッサは、座標父換や関数発生を専門に行なわせること
が可能となる。
以上述べたように本発明によれば、グラフィックディス
プレイ回路の高速応答を実現できるので。
プレイ回路の高速応答を実現できるので。
画面の大型化、高分解能化、高速化にあた−て大変有利
である。
である。
第１図、第２図は従来例、第３図は本発明の具体的実施
例、第４〜７図は、映像メモリの分担例を示す図である
。 第 ３ 図 第４図 第 ５ 図 第 ６ 図
例、第４〜７図は、映像メモリの分担例を示す図である
。 第 ３ 図 第４図 第 ５ 図 第 ６ 図
Claims (2)
- （１） ラスタスキＶン型ＣＲＴグラフィックディス
プレイ装置において、複数の映像メモリと、各映像メモ
リごとにその映像メモリの制御を行なうマイクロプロセ
ッサとを設けるとともに、これらのマイクロプロセッサ
を統括制御する主プロセツサを設け、ｔプロセッサの指
令によって各映像メモリが独立して分担する画面範囲ご
とに画像処理を並列実行させることを特徴とするＣＲＴ
グラフィックディスプレイ装置。 - （２） ｊｊｉｌ記映像メモリが分担する画面範囲を
、バイト単位１寸たー、ワード単位１寸たはスキャン単
位。 もしくは、これらのｎ）み合わされた画面単位首たＶま
フィールド単位とすることを特徴とする特許請求の範囲
第１項記載のＣ凡Ｔグラフィックディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58099064A JPS59222884A (ja) | 1983-06-01 | 1983-06-01 | Ｃｒｔグラフイツクデイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58099064A JPS59222884A (ja) | 1983-06-01 | 1983-06-01 | Ｃｒｔグラフイツクデイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59222884A true JPS59222884A (ja) | 1984-12-14 |
Family
ID=14237345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58099064A Pending JPS59222884A (ja) | 1983-06-01 | 1983-06-01 | Ｃｒｔグラフイツクデイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59222884A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210481A (ja) * | 1986-03-11 | 1987-09-16 | Sanyo Electric Co Ltd | 書画像記録装置 |
| WO1997029476A1 (fr) * | 1996-02-06 | 1997-08-14 | Sony Computer Entertainment Inc. | Generateur d'adresse, affichage d'image, et procedes correspondants |
-
1983
- 1983-06-01 JP JP58099064A patent/JPS59222884A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210481A (ja) * | 1986-03-11 | 1987-09-16 | Sanyo Electric Co Ltd | 書画像記録装置 |
| WO1997029476A1 (fr) * | 1996-02-06 | 1997-08-14 | Sony Computer Entertainment Inc. | Generateur d'adresse, affichage d'image, et procedes correspondants |
| US6362827B1 (en) | 1996-02-06 | 2002-03-26 | Sony Computer Entertainment Inc. | Apparatus and method for displaying a plurality of generated video images and externally supplied image data |
| CN1111306C (zh) * | 1996-02-06 | 2003-06-11 | 索尼计算机娱乐公司 | 地址发生设备和方法以及图象显示设备和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4110823A (en) | Soft display word processing system with multiple autonomous processors | |
| EP0095618B1 (en) | Memory system | |
| JPH0347514B2 (ja) | ||
| JPH09245179A (ja) | コンピュータグラフィックス装置 | |
| JPH08129647A (ja) | グラフィック装置 | |
| JPS6330632B2 (ja) | ||
| US5079692A (en) | Controller which allows direct access by processor to peripheral units | |
| JPS59222884A (ja) | Ｃｒｔグラフイツクデイスプレイ装置 | |
| JPH0639370Y2 (ja) | データ処理装置 | |
| JP3430961B2 (ja) | 画像表示装置 | |
| US20060152513A1 (en) | Information processing device, data transmission method, and electronic apparatus | |
| JPH0253797B2 (ja) | ||
| JPS62128328A (ja) | マルチタスクにおける画面切換え制御方式 | |
| GB2221777A (en) | Data processor | |
| JPS62276588A (ja) | デイスプレイ装置の画像制御方式 | |
| JPH0399317A (ja) | 画像処理装置 | |
| JPH0311476B2 (ja) | ||
| JPS6153689A (ja) | グラフイツク表示システム | |
| JPH01276196A (ja) | 画像表示制御装置 | |
| JPH052156B2 (ja) | ||
| JPH03150678A (ja) | グラフィックディスプレイ装置 | |
| JPS59162587A (ja) | 画像表示装置 | |
| JPH0434175B2 (ja) | ||
| JPS6254378A (ja) | グラフイツクデイスプレイ装置 | |
| JPH0246956B2 (ja) |