JPS59220990A - 回路基板製造方法 - Google Patents

回路基板製造方法

Info

Publication number
JPS59220990A
JPS59220990A JP9503383A JP9503383A JPS59220990A JP S59220990 A JPS59220990 A JP S59220990A JP 9503383 A JP9503383 A JP 9503383A JP 9503383 A JP9503383 A JP 9503383A JP S59220990 A JPS59220990 A JP S59220990A
Authority
JP
Japan
Prior art keywords
pattern
resist
metal
conductor
final
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9503383A
Other languages
English (en)
Inventor
英夫 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP9503383A priority Critical patent/JPS59220990A/ja
Publication of JPS59220990A publication Critical patent/JPS59220990A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は回路基板製造方法に関し、詳“1゛すれば極微
細な導体間隔を形成し得る回路基板製造方法に関するも
のである。
従来の回路基板は、該回路基板の導体間隔をま′電気的
な必要性よりもむしろ基板の製造工程の限界により決め
られ、したがって製造上許容されるならば更に狭い導体
間隔の回路基板が望まノ1ている。
このような状況下において従来の回路基板製造方法は第
1図(a)〜(d) K示すごとく、絶縁基&1上に厚
膜メツキレシスト3を塗布し、次いで等体パターン2を
形成して最後に厚膜メツキレシストを剥離除去してなる
。このようなフ′ルアデイテイブ法によると導体間隔は
、厚膜メツキレシストの幅により数10ミクロンまでが
限界である。さらに第2図(a)〜(d)に示す方法で
は基板1上に導体2が形成され、該導体2表面にレジス
トパターンlOが塗布され、次いで不要な導体部分がエ
ツチング除去され(第2図(d) ) 、最後にレジス
トパターンIOが剥離除去される(第2図(e))。こ
のようなエツチドフォイル法ではレジストパターンの限
界の他に。
さらにエツチング時にサイドエツチングが発生するので
膜厚以下の溝加工を高4′#度で行なうのはほとんど不
可能であるという欠点を有している。
本発明は上述の従来方法における欠点を除去すべくなさ
れたもので、その目的とするところ(ま、数ミクロンの
導体間隔で且つ数十ミクロン−数6ミクロンの纏体厚を
有する回路基板を高価でかつ特殊な装置を用いずに確実
に作成することができる回路基板製造方法を提供するこ
とにある。
次に本発明の実施例を第3図(a)〜(i)とともに説
明する。
本発明で用いられる絶縁基板1はその材質については1
FjK限定されるものではなく、例えば紙フェノール基
板、紙エポキシ基板、ガラスエポキシ基板、セラミック
基板、及び鉄芯等金属芯入り基板、あるいはポリエステ
ルフィルム又はポリイミドフィルムのごとき柔軟な材料
でも構わない。この絶縁基板1上には第3図(b)に示
すように、最終作成パターンと同一ピッチA、最終作成
パターン間隔F(第3図(i)参照〕よりはるかに広い
間隔B及び金属パターン幅Cを有す志金属パターン5が
形成される。この金属パターン5は通常の金属ペースト
スクリーン印刷法、蒸着法、無電解メッキ法あルイハエ
ッチング法等により形成することができる。金属パター
ン5の材質については特に限定されるものではなく、銅
、銀、金、アルミニウム、ニッケル、クロムもしくはこ
れらの合金等が用いられる。次に第3図(C)に示すよ
うに金属パターン5を前記最終作成パターン幅Eより狭
く且つ初期形成金属パターン5を完全に覆う幅1〕まで
第一レジスト6により隔本毎に覆い後述する酸化雰囲気
より隔本毎の金属パターン5を保護するそのに、 −レ
ジスト6はスクリーン印桐法あるいは写真法等の通常の
方法で形成される。
写真法により第一レジスト6を形成する場合は、以後の
工程との関係よりネガティブタイプのレジストつまり露
光される部分が不溶解化する夕′イブのレジストを用い
る必要がある。
第一レジ2160表面をそれとは全く化学的に影響のな
い現鍬液、剥離液を用いる第二メツキレシスト7により
第3図(d)に示す如く最終作成パターン幅Eまで覆う
。そのメツキレジスドアによるパターン作成は、最終作
成パターン精度に直接影響を与える為要求される精度を
実現可能な工程を用いる必要かあり、一般的には写真法
が適している。又その第二メツキレシスト7は後で形成
する第一導体パターン8の輪郭を直接規整する為、該導
体パターン8よりもμlく形成する必要がある。
この第二メツキレシスト7を形成する際、前記第一レジ
スト6に化学的影響を与えない材料、工程を用いる必要
がある。第二メツキレシスト7の形成法として写真法を
用いる場合、現像液、剥離液が第一レジスト6に影響を
およばず事が有ってはならない。又第二メツキレシスト
7を硬化する為の露光工程如より給−レジスト6が影響
を受叶てはならない。この為第−レジス)6G’!、前
述したように露光により溶解化するアディティブタイプ
ではなく、露光により不溶解化するネガティブタイプの
レジストを用いる必要がある。尚第二メツキレシスト7
は、アディティブタイプ、ネガティブタイプのどちらも
使用可能である。
ついで、第3図(e)に下すように前記金桓パターン5
の露光している隔本毎にメッキ等により必要な厚さの第
一導体パターン8を作成する。w=−e体ハターン8の
作成は、露出している金属パターン5を電極として電解
メッキにより第二メツキレシスト7に接し、必要な厚さ
となるまで行なう◇このとき導体パターン8が所定の部
分からは4出さないように規整するため、第二メンキレ
ジ7ト7は十分な厚さを必要とず”o k  4体パタ
ーン8の材質は特に限定される必要はなく、又前記金属
パターン5と同一材質であっても異イ申材質であっても
構わず1例えば銅、銀、金、クロム、ニッケル等を必要
に応じて用いることができる。又単−成分である必要は
なく必要に応じて合金を用いることもある。
第一4体パターン8を所定の厚みに形成した後。
第3図(f)に示すように第二メツキレシスト7を剥離
する。この時の剥離液は前記したように第一レジスト6
に影響を与える事かあってはならない。
第二メツキレシスト7だけを除去する事により第一導体
パターン8はそれの土面と両側面かともに露出され、又
隔本毎の金属パターン5は依然として第一レジ7)6に
より横われている。
第二メソギレジスト7の剥離後、全体を酸化葵囲気中に
放b: シs 4出している第−畳体パターン80表面
をr貸化させて第3図(g)に示すように絶縁皮膜4を
形成する。酸化工程として過酸化物溶液中への浸漬又は
陽極r夜化法を用いれば、緻そで密着性の良好な絶縁皮
膜4を作成することができる。
次に金檎パターン5表面の第一レジスト6を剥離し、金
属パターン5を露出させる〔第3図(h)参照〕。その
後FJ、3図(1)に示す如(露出した金属パターン5
を電極としてB1.解メッキにより酸化絶縁皮膜4で棲
われた第−導体パターン8に1冴接するまで第二導体パ
ターン9を形成する。
第−導体パターン9の材INは特に限定される必要はな
く、又金属パターン5、第一411体パターン8と同−
材質であっても異利l拐賀であっても栴わず、銅、銀、
金、クロム、ニッケル等を必要に応じて用いる事ができ
る。又単一成分である必要もなく必要に応じ合金を坩い
てもかまわない。
これによりパターン幅Eを何する最終作成パターンが形
成されその導体間隔Fは無′〜、 p+’eメッキによ
り形成された金属パターン間の間f438 Kよりはる
かに小さいものとなる。
上記実施例では説明の便宜上基板の片面にの吟、回路パ
ターンを備えた回路基板について説明したが、両面基板
およびスルーホール4版の作成においても有効である。
さらに本’A Qljによる方法は同一基板上に非常に
接近したニホ11の回路系を作成することができるので
各種トランスσe製造方法としても適する。
以上のごとく、本発明によハば、叙上の各工程を実施す
ることにより、極微細な酸化皮膜の厚さだけの幅の導体
間隔を有する回路基板を高価でかつ特殊な装置負を使用
することなく、確実に製造できるという効果を伏する回
路基板製造方法を提供することかできる。
【図面の簡単な説明】
第1図f、+j〜(d)および第2図(a)〜(e)は
従来の回路基板製造方法な説明するための断面図、第3
図(a)〜(i)は本発明の実広暁しlに1糸る回路基
板製造方法を説明するための断聞図である。 1・・・・・・絶縁基4収、4・・・・・・威化杷緑皮
11り、5・・・・・・金属パターン、6・・・・・・
吊−レシスト、7・旧・・第二メツキレシスト、8・・
・・・・夷−導体パターン、9・・・・・・第二導体パ
ターン、A・・・・・・最終作成パターンピッチ、B・
・・・・・金1:)i ハターン間隔、C・・曲・金1
7<パターン幅、D・・・・・・第一レシスト幅、E・
・・・・・舘二メツキレシスト幅、F・・・・・・最終
作成パターン間隔。 第1図 第2図 (a) (e) 第3図

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板上に、最終作成パターンの導体間隔よりはるか
    に広くかつその最終作成パターンとほぼ同一ピッチであ
    る金属パターンを形成し、該金属パターンを隔本毎に最
    終作成パターン幅より狭くかつその金属パターンを完全
    に覆う幅まで第一レシストで稼い、その第一レシストの
    表面を第一レシストには全く影響を与えない現像液、剥
    離lKを用いる第二メツキレシストにより最終作成パタ
    ーン幅まで檜って、露出されている隔本毎の前記金属パ
    ターンに最終作成パターン用金属を用いて前記第二メツ
    キレシストと隣接するまで第−導体パターンを形成し、
    次いで前記第二メツキレシストのみを剥離除去して第一
    導体パターンの側面を露出させた後、第一導体パターン
    の表面に酸化絶縁皮膜を形成せしめ、その後前記記−レ
    シストを剥離除去し金属パターンを露出させ、該金相パ
    ターンに前記最終作成パターン用金属を用いて前記酸化
    絶縁皮膜に覆われた第一導体パターンと接するまで第二
    導体パターンを形成し極微細なgI導体間隔有する最終
    作成導体パターンとすることを特徴とする回路基板製造
    方法。
JP9503383A 1983-05-31 1983-05-31 回路基板製造方法 Pending JPS59220990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9503383A JPS59220990A (ja) 1983-05-31 1983-05-31 回路基板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9503383A JPS59220990A (ja) 1983-05-31 1983-05-31 回路基板製造方法

Publications (1)

Publication Number Publication Date
JPS59220990A true JPS59220990A (ja) 1984-12-12

Family

ID=14126770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9503383A Pending JPS59220990A (ja) 1983-05-31 1983-05-31 回路基板製造方法

Country Status (1)

Country Link
JP (1) JPS59220990A (ja)

Similar Documents

Publication Publication Date Title
US4401521A (en) Method for manufacturing a fine-patterned thick film conductor structure
US3745094A (en) Two resist method for printed circuit structure
DE3586422D1 (de) Elektrisch leitende kupferschichten und verfahren zur herstellung derselben.
EP0095256B1 (en) Method of making printed circuits
JPS59220990A (ja) 回路基板製造方法
JPH08107263A (ja) プリント配線板の製造方法
JPH06169145A (ja) プリント配線板の製造方法
JPS601889A (ja) 回路基板製造方法
JPH07123178B2 (ja) フレキシブル配線基板およびその製造方法
JPH05218598A (ja) プリント配線板
JPS59149091A (ja) 両面プリント配線基板およびその製造方法
JPS6285496A (ja) 回路基板の製造方法
JPS60167493A (ja) 回路基板の製造方法
JPS62242389A (ja) フレキシブル配線板の製造方法
JPS62242391A (ja) フレキシブル配線板の製造方法
JPS5877287A (ja) 印刷配線板の製造方法
JPS61296790A (ja) 導体パタ−ンの形成方法
van Langen Printed Wiring
JPS6062188A (ja) 回路基板の形成方法
JPS635916B2 (ja)
JPH0239589A (ja) 回路基板の配線パターン形成法
JPS62225000A (ja) 印刷回路板の製造方法
JPS61171194A (ja) プリント基板の製造方法
JPS6076187A (ja) 印刷配線板の製造方法
JPS5875890A (ja) 印刷配線板の製造方法