JPH0239589A - 回路基板の配線パターン形成法 - Google Patents
回路基板の配線パターン形成法Info
- Publication number
- JPH0239589A JPH0239589A JP63190924A JP19092488A JPH0239589A JP H0239589 A JPH0239589 A JP H0239589A JP 63190924 A JP63190924 A JP 63190924A JP 19092488 A JP19092488 A JP 19092488A JP H0239589 A JPH0239589 A JP H0239589A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- conductive layer
- wiring pattern
- forming
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000007747 plating Methods 0.000 claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052802 copper Inorganic materials 0.000 claims abstract description 7
- 239000010949 copper Substances 0.000 claims abstract description 7
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000009713 electroplating Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子機器に使用される回路基板上に形成される
配線パターンの形成法に関する。
配線パターンの形成法に関する。
従来例を第９図〜第１１図に従って説明する。
まず、第９図に示す如く、セラミック等の絶縁性の基板
ｌを用意する。次に、第１０図に示す如く、基板１上に
銅等の金属材をめっき処理して厚さ寸法りの導電層２を
形成する。次に、第１１図に示す如く、導電層２を化学
エツチングして配線部３からなる配線パターンを形成す
る。
ｌを用意する。次に、第１０図に示す如く、基板１上に
銅等の金属材をめっき処理して厚さ寸法りの導電層２を
形成する。次に、第１１図に示す如く、導電層２を化学
エツチングして配線部３からなる配線パターンを形成す
る。
〔発明が解決しようとする問題点］
上記配線パターン形成法によれば、配線部３の厚さ寸法
りが小となり、このため強度が弱く、取扱い中、機械的
接触等により、断線を起こしたり、又予め厚さ寸法の大
なる導電層をめっき形成すると、化学マツチングの関係
で配線部間が狭（なって電気的な短絡を起こしやすくな
る等の問題点がある。
りが小となり、このため強度が弱く、取扱い中、機械的
接触等により、断線を起こしたり、又予め厚さ寸法の大
なる導電層をめっき形成すると、化学マツチングの関係
で配線部間が狭（なって電気的な短絡を起こしやすくな
る等の問題点がある。
本発明は上記問題を解決した配線パターンの形成法を提
供することを目的とする。
供することを目的とする。
本発明は、基板上に、銅等の金属材からなる第１の導電
層をめっき形成し、該第１の導電層を選択除去して配線
パターンを形成する工程と、該配線パターンの配線部間
にレジストを形成する工程と、該レジスト上にフィルム
状のレジストを形成する工程と、該第１の導電層の配線
パターン上に第２の導電層をめっき形成する工程とから
なる回路基板の配線パターン形成法である。
層をめっき形成し、該第１の導電層を選択除去して配線
パターンを形成する工程と、該配線パターンの配線部間
にレジストを形成する工程と、該レジスト上にフィルム
状のレジストを形成する工程と、該第１の導電層の配線
パターン上に第２の導電層をめっき形成する工程とから
なる回路基板の配線パターン形成法である。
この配線パターン形成法は、配線部の厚さ寸法を大きく
し、その機械的強度を高め、かつ配線部間の電気的な短
絡を防止する。
し、その機械的強度を高め、かつ配線部間の電気的な短
絡を防止する。
［実施例］
次に、本発明に係る回路基板の配線パターン形成法の実
施例について説明する。第１図〜第７図は本発明に係る
回路基板の配線パターン形成法の第１実施例を示す工程
図である。まず、第１図に示す如く、セラミック等の基
板１１を用意する。
施例について説明する。第１図〜第７図は本発明に係る
回路基板の配線パターン形成法の第１実施例を示す工程
図である。まず、第１図に示す如く、セラミック等の基
板１１を用意する。
次に、第２図に示す如く、基板１１上に銅等の金属材を
めっきして厚さ寸法もの導電層１２を形成する。ここで
、めっきは初め無電解めっきされ、その後電解めっきさ
れる。次に、第３図に示す如く、導電層１２を化学エン
チングして厚さ寸法ｔの配線部１３からなる配線パター
ンを形成する。
めっきして厚さ寸法もの導電層１２を形成する。ここで
、めっきは初め無電解めっきされ、その後電解めっきさ
れる。次に、第３図に示す如く、導電層１２を化学エン
チングして厚さ寸法ｔの配線部１３からなる配線パター
ンを形成する。
以上の工程は上述の従来例における工程と同様である。
次に、第４図に示す如く、液状のレジスト（はんだレジ
スト）を塗布し焼成した後、ヤスリ等で表面を削り配線
部１３の表面を露出する。次に、第５図に示す如く、フ
ィルム状のレジストを貼り、マスタ露光後エツチングし
て、レジスト１４上にフィルム状のレジス）１５を形成
する。次に、第６図に示す如く、銅等の金属材をめっき
処理して、厚さ寸法Ｔの導電層１６を形成する。ここで
めっき処理は電解めっきであり、めっき処理時間の短縮
をはかっている。次に、レジスト１５を除去して、導電
層１６が残り、この部分が配線パターンとなる。この導
電層１６の厚さ寸法Ｔは第３図における導電層１６の厚
さ寸法もよりも大きく、約５０μｍプラスされている。
スト）を塗布し焼成した後、ヤスリ等で表面を削り配線
部１３の表面を露出する。次に、第５図に示す如く、フ
ィルム状のレジストを貼り、マスタ露光後エツチングし
て、レジスト１４上にフィルム状のレジス）１５を形成
する。次に、第６図に示す如く、銅等の金属材をめっき
処理して、厚さ寸法Ｔの導電層１６を形成する。ここで
めっき処理は電解めっきであり、めっき処理時間の短縮
をはかっている。次に、レジスト１５を除去して、導電
層１６が残り、この部分が配線パターンとなる。この導
電層１６の厚さ寸法Ｔは第３図における導電層１６の厚
さ寸法もよりも大きく、約５０μｍプラスされている。
なお、第６図の状態から導電層（配線部）１６を形成後
、フィルム状のレジスト１５を除去し、再度レジスト１
４を塗布して上述の工程をくり返し行うことによって更
に厚さ寸法の大なる導電層が得られる。
、フィルム状のレジスト１５を除去し、再度レジスト１
４を塗布して上述の工程をくり返し行うことによって更
に厚さ寸法の大なる導電層が得られる。
第８図は本発明に係る回路基板の配線パターン形成法の
第２実施例を示す図である。ここで、上述の第１実施例
の各図と同一部分には同一符号を付し、その説明を省略
する。第８図は形成工程の要部のみを示している。同図
において、フィルム状のレジスト１５上に同じフィルム
状のレジ、スト１５を重ねて貼り、露光後エツチングし
たものである。同図の状態から上述の第１実施例の第６
図以降の工程をへて導電層（配線部）１６を形成する。
第２実施例を示す図である。ここで、上述の第１実施例
の各図と同一部分には同一符号を付し、その説明を省略
する。第８図は形成工程の要部のみを示している。同図
において、フィルム状のレジスト１５上に同じフィルム
状のレジ、スト１５を重ねて貼り、露光後エツチングし
たものである。同図の状態から上述の第１実施例の第６
図以降の工程をへて導電層（配線部）１６を形成する。
本実施例の場合は、レジスト１５を重ねることによって
、厚さ寸法の大きな導電層１６がめつき処理の回数を増
やすことなく形成される。
、厚さ寸法の大きな導電層１６がめつき処理の回数を増
やすことなく形成される。
上述の如く、本発明になる回路基板の配線パターン形成
法は、基板上に、銅等の金属材からなる第１の導電層を
めっき形成し、該第１の導電層を選択除去して配線パタ
ーンを形成する工程と、該配線パターンの配線部間にレ
ジストを形成する工程と、該レジスト上にフィルム状の
レジストを形成する工程と、該第１の導電層の配線パタ
ーン上に、第２の導電層をめっき形成する工程とからな
るため、厚さ寸法の大なる配線部が得られてその強度を
高めることができ、又配線部間の電気的な短絡が生じる
ことなく厚さ寸法の大なる配線部が形成できる等の効果
を存する。
法は、基板上に、銅等の金属材からなる第１の導電層を
めっき形成し、該第１の導電層を選択除去して配線パタ
ーンを形成する工程と、該配線パターンの配線部間にレ
ジストを形成する工程と、該レジスト上にフィルム状の
レジストを形成する工程と、該第１の導電層の配線パタ
ーン上に、第２の導電層をめっき形成する工程とからな
るため、厚さ寸法の大なる配線部が得られてその強度を
高めることができ、又配線部間の電気的な短絡が生じる
ことなく厚さ寸法の大なる配線部が形成できる等の効果
を存する。
第１図〜第７図は、本発明に係る回路基板の配線パター
ン形成法の第１実施例を示し、第１図は基板の図、第２
図は基板上に第１の導電層を形成した図、第３図は第１
の導電層をエツチング処理した図、第４図はレジストを
形成した図、第５図はフィルム状のレジストを貼付した
図、第６図は第２の導電層を形成した図、第７図はレジ
ストを除去した図、第８図は本発明に係る回路基板の配
線パターン形成法の第２実施例の要部を示す図、第９図
〜第１１図は従来に係る回路基板の配線パターン形成を
示し、第９図は基板の図、第１０図は基板に導電層を形
成した図、第１１図は導電層をエツチングした図である
。 １．１１・・・基板、２．１２．１６・・・導電層、３
．１３．１６・・・配線部、１４・・・レジスト、ｌ ５・・・フィルム状レジスト。 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図
ン形成法の第１実施例を示し、第１図は基板の図、第２
図は基板上に第１の導電層を形成した図、第３図は第１
の導電層をエツチング処理した図、第４図はレジストを
形成した図、第５図はフィルム状のレジストを貼付した
図、第６図は第２の導電層を形成した図、第７図はレジ
ストを除去した図、第８図は本発明に係る回路基板の配
線パターン形成法の第２実施例の要部を示す図、第９図
〜第１１図は従来に係る回路基板の配線パターン形成を
示し、第９図は基板の図、第１０図は基板に導電層を形
成した図、第１１図は導電層をエツチングした図である
。 １．１１・・・基板、２．１２．１６・・・導電層、３
．１３．１６・・・配線部、１４・・・レジスト、ｌ ５・・・フィルム状レジスト。 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図
Claims (1)
- 基板上に、銅等の金属材からなる第１の導電層をめっ
き形成し、該第１の導電層を選択除去して配線パターン
を形成する工程と、該配線パターンの配線部間にレジス
トを形成する工程と、該レジスト上にフィルム状のレジ
ストを形成する工程と、該第１の導電層の配線パターン
上に第２の導電層をめっき形成する工程とからなる回路
基板の配線パターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190924A JPH0239589A (ja) | 1988-07-29 | 1988-07-29 | 回路基板の配線パターン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190924A JPH0239589A (ja) | 1988-07-29 | 1988-07-29 | 回路基板の配線パターン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0239589A true JPH0239589A (ja) | 1990-02-08 |
Family
ID=16265957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190924A Pending JPH0239589A (ja) | 1988-07-29 | 1988-07-29 | 回路基板の配線パターン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0239589A (ja) |
-
1988
- 1988-07-29 JP JP63190924A patent/JPH0239589A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3791858A (en) | Method of forming multi-layer circuit panels | |
| US3742597A (en) | Method for making a coated printed circuit board | |
| US3264402A (en) | Multilayer printed-wiring boards | |
| US3829316A (en) | Method for the preparation of metallic layers on a substrate | |
| USRE29284E (en) | Process for forming interconnections in a multilayer circuit board | |
| EP0042943A1 (en) | Multilayer integrated circuit substrate structure and process for making such structures | |
| JPH0239589A (ja) | 回路基板の配線パターン形成法 | |
| US3880723A (en) | Method of making substrates for microwave microstrip circuits | |
| JP2003298200A (ja) | 電子部品およびその製造方法 | |
| KR100275372B1 (ko) | 회로기판 제조방법 | |
| JPS6031116B2 (ja) | 電気配線回路基板およびその製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPS6155799B2 (ja) | ||
| JPH0137877B2 (ja) | ||
| JPH1117331A (ja) | 可撓性回路基板の製造法 | |
| CN114501801A (zh) | 一种线路板的加工方法及线路板 | |
| JPH05251863A (ja) | スルーホール導体形成方法 | |
| JPH01293694A (ja) | プリント配線基板の製造方法 | |
| JPS5946439B2 (ja) | 多層セラミツク回路基板の製造方法 | |
| JPS601889A (ja) | 回路基板製造方法 | |
| JPS6159889A (ja) | セラミツク基板 | |
| JPH03191542A (ja) | フィルムキャリアテープの製造方法 | |
| JPS59220990A (ja) | 回路基板製造方法 | |
| JPH03171794A (ja) | 多層配線基板の製造方法 | |
| JP2001044595A (ja) | 電子部品の製造方法 |