JPS59220817A - Romのデ−タ・テ−ブル方式 - Google Patents

Romのデ−タ・テ−ブル方式

Info

Publication number
JPS59220817A
JPS59220817A JP58094917A JP9491783A JPS59220817A JP S59220817 A JPS59220817 A JP S59220817A JP 58094917 A JP58094917 A JP 58094917A JP 9491783 A JP9491783 A JP 9491783A JP S59220817 A JPS59220817 A JP S59220817A
Authority
JP
Japan
Prior art keywords
rom
data
address
values
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58094917A
Other languages
English (en)
Inventor
Yoshibumi Uchise
義文 内勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanshin Electric Co Ltd
Original Assignee
Hanshin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hanshin Electric Co Ltd filed Critical Hanshin Electric Co Ltd
Priority to JP58094917A priority Critical patent/JPS59220817A/ja
Publication of JPS59220817A publication Critical patent/JPS59220817A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、少なくとも夫々に数値変動する二種類以上の
デジタル変数の当該所定変動範囲内の各値同志の組合せ
の各々に応じたデジタル・データをROMから読出すR
OMのデータ・テーブル方式に関する。
一般のROM (読出し専用メモリ)のデータ・テーブ
ル方式においては、ROMのアドレス・ラインへの各ア
ドレス信号は、一種類のデジタル変数の当該変動範囲内
の各値に対応させて構成されている。即ち、一種類のデ
ジタル変数のある特定の値に対応するデータをROMか
ら読出したければ、その特定の値にのみ対応させである
アドレス信号をアドレス・ラインに入力することにより
、対応するアドレスから所要のデジタル・データを読出
してくるようになっている。
従って、従来からのこうした方式では、二種類以上のデ
ジタル変数の夫々に独立した各値同志の組合せの各々に
応じた、そして、各組合せに応じて所定の関係にある単
一のデジタル・データが欲しい時には、極めて厄介なこ
とになる。
即ち、各種類のデジタル変数の夫々に対応させて、専用
のROMをデジタル変数の種類数と同じ数だけ設け、各
々別個にその時の各デジタル変数の値に応じた各デジタ
ル・データを各専用のROMから読出してきてマイクロ
・コンピュータ等の演算記憶回路に取込ませ、該回路に
おいてそれらの取込みデータ間に予め定められている関
係の所定の演算を施し、目的とする最終結果データを得
るか、或いは、独立した各デジタル変数のその時々の6
値を直接にマイクロ・コンピュータ等の演算記憶回路に
取込んだ後、変換を施してから所定の演算を行なわなけ
ればならない。結局、回路の複雑化は避けることができ
ず、プログラムも複雑になると共に長い演算時間を要し
、またメモリ空間を大きくロスする欠点がある。
本発明は以上のような実情に鑑みて成されたもので、上
記したような二種類以上n種類のデジタル変数の変動範
囲内における6値の組合せの各々に応じてn次元方程式
解等の特定の関係で定義される各デジタル・データを得
るに際し1回路の簡略化、プログラムの簡略化、メモリ
空間の有効利用が図れるROMのデータ・テーブル方式
を提供せんとするものである。
以下、本発明の原理的な実施例を添イ・1の第1図及び
第2図に即して説明する。
この実施例においては、互いに独立したデジタル変数は
二種類とし、各デジタル変数をX゛。
“yパとじて夫々、バイナリ・コードを表すものとする
ここで、各デジタル変数は次の変動範囲にあるものとす
る。但し、変動範囲は実際の数値的には連続でも不連続
でも良い。
x =XO,Xl、・・−、Xi、−−・XNy = 
YO,Yl、・・・、Yj、・・・YNこのような変動
範囲においては、両デジタル変数の6値に対応する組合
せの数は、NXN個あり、各組合せに対応した所定の関
係にあるデジタル・データというものが考えられる。即
ち、夫々の変数の内から各一つづつの値Xi、Yjを取
出して。
みると、それらの間に特定の関係にあるデジタル・デー
タFij−を対応させることができる。
このような関係とは、例えば簡単には f=xXy なる二次元関係である。具体的に両デジタル変数データ
“x”、’“y ”の6値に応じた」二記関係にある“
F ”の値を表にすると第1図示のようになる。
このような関係の実際は、各種の制御回路において、入
カニ変数のその時々の値に応じた単一の制御データ出力
を得る時等に普通に見ることができる。ただ、従来にお
いては、冒頭に述べたように、こうした特定の関係に基
いて所要の結果を得るのに電子回路を用いようとしても
、大きな不都合乃至不合理を避けられなかったのである
本発明においては、上記のような演算を行なう場合、次
のような構成を採る。
用いるROMt±一つで良い。そして、このROMのア
ドレス・ラインのビット数をP+qとした場合、一方の
変数゛X°“は例えばそのROMのアドレス・ビット列
の上位pビットに、他方の変数II 、 ITはその下
位qビットに、夫々、割付ける。
そして、各変数値の6値の組合せの各々に応じた第1図
示の所定のデータ値を、対応する変数値の割付は組合せ
で構成されたアドレス信号ガ指示するアドレスに予め記
憶させておく。
このようにすると、」二記第1図に示したような関係は
、用いる RO旧こおいてそのアドレスとアドレス内容
との対応として第2図に示すような関係に展開できる。
従って、例えば、x=Xn、 y=Yn、なるデータが
入力すると、アドレス信号(XnYn)に対応するアド
レスから両値Xn、Ynの組合せに対応した答としての
データ値Fnnを即座に読出すことができる。
同様に、  X=Xm、 y=Ym、が入力すれば、対
応するデ、−′夕4ftFmmが即座に読取れる。
このようにして、各変数“’x”、’“y”が各変動範
囲xO〜XN、YO〜YNの範囲で変動しても、その時
々の値Xi 、 Yjに対応する所定関係の演算値Fi
jは単一のROMから速やかに読出すことができる。
尚、上記原理から顕かなように、各変数値の各組合せ同
志の間には異なった所定演算関係があっても本発明は有
効に適用することができる。勿論、独立の人力信号の種
類数は上記実施例に見られる二種類に限ったものではな
く、入力信号の分解能が許す限り、各信号当たりの割付
はアドレス・ビット数を少なくすることにより、三種類
、四種類、乃至はそれ以−Lの信号の各組合せ関係、即
ち三次元、四次元乃至それ以上の次元数に亘る演算関係
に就いても本発明は同様に適用できる。
以」二詳記のように、本発明によれば、複数のデジタル
変数データの6値の組合せに応じた所定の演算関係にあ
る結果データをその度毎の複雑な演算処理をせずに得る
ことができ、処理時間及びメモリ空間を大幅に削減、節
約できることになる。
【図面の簡単な説明】
第1図は二種類のデジタル変数の6値の組合せの各々に
応じて得られる各デジタル・データの説明図、第2図は
本発明の基本的な実施例を説明する読出し専用メモリ(
ROM)内の概略的な構成図、である。

Claims (1)

  1. 【特許請求の範囲】 互いに独立した二種類以上のデジタル変数の各値の組合
    せの各々に応じて定まるデジタル・データをROMから
    読出すROMのデータ・チー、プル方式用いるROMの
    アドレス・ビット列に」−記各種類の変数信号を割付け
    、一方、該創刊けにより構成されるアドレス信号に対応
    したアドレスには、この組合せに応じ〕で定まる−に記
    デジタル・データを予め記憶させておき、 もって、上記各種類のデジタル変数が夫々独立に変動し
    、その時々の組合せが変動しても、その組合せに応じた
    デジタル・データを当該ROMから直接に読出すことが
    できることを特徴とする ROMのデータ・テーブル方
    式。
JP58094917A 1983-05-31 1983-05-31 Romのデ−タ・テ−ブル方式 Pending JPS59220817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58094917A JPS59220817A (ja) 1983-05-31 1983-05-31 Romのデ−タ・テ−ブル方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58094917A JPS59220817A (ja) 1983-05-31 1983-05-31 Romのデ−タ・テ−ブル方式

Publications (1)

Publication Number Publication Date
JPS59220817A true JPS59220817A (ja) 1984-12-12

Family

ID=14123346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58094917A Pending JPS59220817A (ja) 1983-05-31 1983-05-31 Romのデ−タ・テ−ブル方式

Country Status (1)

Country Link
JP (1) JPS59220817A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02227720A (ja) * 1989-02-28 1990-09-10 Nec Corp 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS511041A (ja) * 1974-06-21 1976-01-07 Fujitsu Ltd

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS511041A (ja) * 1974-06-21 1976-01-07 Fujitsu Ltd

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02227720A (ja) * 1989-02-28 1990-09-10 Nec Corp 半導体記憶装置

Similar Documents

Publication Publication Date Title
US5204935A (en) Programmable fuzzy logic circuits
CA1084629A (en) Counting control system
JPS648340B2 (ja)
JPS59220817A (ja) Romのデ−タ・テ−ブル方式
US4635220A (en) Binary coded decimal number division apparatus
JPS6035759B2 (ja) ゼロ検出装置
JPS6349259B2 (ja)
JPS6148174B2 (ja)
JPS6356462U (ja)
JP2624738B2 (ja) 丸め処理方式
JPS62172430A (ja) 割算回路
JPS63213200A (ja) マスクromの変更方式
JPS6225208B2 (ja)
JPS59870B2 (ja) 電子メモ装置
JPS63229538A (ja) 電子計算機の記憶素子アクセス制御方式
JPS61231657A (ja) 並列デ−タ処理装置
JPS63279319A (ja) デ−タ変換方式
JP2692180B2 (ja) マイクロコンピュータ
JPS6331462U (ja)
JPH01171063A (ja) 平均値算出方法
JPH0721792B2 (ja) 数式演算機能を有する小型電子式計算機
JPS59195742A (ja) 読み出し専用固定記憶装置とこの記憶装置を用いた除算装置
JPS60186921A (ja) キ−ボ−ド装置
JPS63311440A (ja) 述語型知識管理方式
JPH04242425A (ja) 10進乗算器