JPS59218067A - 非同期型デ−タ処理装置 - Google Patents
非同期型デ−タ処理装置Info
- Publication number
- JPS59218067A JPS59218067A JP58093655A JP9365583A JPS59218067A JP S59218067 A JPS59218067 A JP S59218067A JP 58093655 A JP58093655 A JP 58093655A JP 9365583 A JP9365583 A JP 9365583A JP S59218067 A JPS59218067 A JP S59218067A
- Authority
- JP
- Japan
- Prior art keywords
- data
- logic
- binary
- signal
- multilevel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、２圃−多値論理変換部及び多値−２値論理変
換部を含む非同期型データ処理装置に関するものである
。
換部を含む非同期型データ処理装置に関するものである
。
〈従来技術〉
例えば、従来のデータ伝送装置では、第１図のようなフ
ォーマットの信号が一般的に使用される。
ォーマットの信号が一般的に使用される。
制御線の信号Ｃの立ち下がり後、データ線のは号ｌ〕が
ｌＬ ＯＷ＋１にはじめてなった時点をデータのスター
トと見なす。立ち下がり彼、” Ｌ Ｏｗ“′になるま
での時間はこの場合不定であり、従ってデータ送信は受
信側のタイミングに無関係に、即ち非同期に行なわれる
。しかし、スタートが検出されれば、以下＼定められた
クロックレートでデータがサンプリングされなければな
らない。ここでいうクロックレートとは、データの区切
りを識別するサンプリング間隔と考えてよく、サンプリ
ンクした結果がデータＤ。−ＤＮと見なされる０、パリ
ティの後の’Ｌｏｗ”はストップと見なされ、次に制御
線の信号Ｃが’ Ｈｉ ｇ Ｉｉ ”に立ちＬがった時
点て送信完了となる。
ｌＬ ＯＷ＋１にはじめてなった時点をデータのスター
トと見なす。立ち下がり彼、” Ｌ Ｏｗ“′になるま
での時間はこの場合不定であり、従ってデータ送信は受
信側のタイミングに無関係に、即ち非同期に行なわれる
。しかし、スタートが検出されれば、以下＼定められた
クロックレートでデータがサンプリングされなければな
らない。ここでいうクロックレートとは、データの区切
りを識別するサンプリング間隔と考えてよく、サンプリ
ンクした結果がデータＤ。−ＤＮと見なされる０、パリ
ティの後の’Ｌｏｗ”はストップと見なされ、次に制御
線の信号Ｃが’ Ｈｉ ｇ Ｉｉ ”に立ちＬがった時
点て送信完了となる。
この方式では、キャラクタ長（データの数）、ストップ
ビット数、パリティ（偶パリティ、奇パリティ）などを
あらかじめ定めておかねはならない。またスタートやス
トップ等の制ｆａｌｌｔｉ号とデータ信号（Ｄｏ−ＤＮ
）が、別途に設けられた制御線によって識別されるため
、受信側でデータを識別するタイミングの取り方などに
問題が生じる。
ビット数、パリティ（偶パリティ、奇パリティ）などを
あらかじめ定めておかねはならない。またスタートやス
トップ等の制ｆａｌｌｔｉ号とデータ信号（Ｄｏ−ＤＮ
）が、別途に設けられた制御線によって識別されるため
、受信側でデータを識別するタイミングの取り方などに
問題が生じる。
すなわち、データ信号線自体でも最初のＴｏｗ”を検出
するまではデータではなく、制御情報を送られていると
見なす必要がある。
するまではデータではなく、制御情報を送られていると
見なす必要がある。
これに対して、２威以上の論理が可能な受信装置ならば
、最初の！＋ Ｎ ｒ ７！ｕ信号をデータのスタート
とみなし、次のＩＩ Ｎ 、、ｊ□′°信号をストップ
とみなすというように、特別な制１ｉｄｌ線を要せず同
じデータ信号線の上で、データと制御信号を識別するこ
とができる。キャラクタ長やパリティは決めておかねば
ならないが、ＩＴ Ｎ Ｉ７ Ｉ＋信号識別後はだた゛
ちにデータの読み出しにががれる。第２図に示すのはそ
のデータフォーマットである。第３図第４図に具体的な
受信回路例とタイミンクチャートを示す７、 第３図において、データ信号１．、Ｉ２として下記表１
に示された３値論理のデータが入力されるものとする。
、最初の！＋ Ｎ ｒ ７！ｕ信号をデータのスタート
とみなし、次のＩＩ Ｎ 、、ｊ□′°信号をストップ
とみなすというように、特別な制１ｉｄｌ線を要せず同
じデータ信号線の上で、データと制御信号を識別するこ
とができる。キャラクタ長やパリティは決めておかねば
ならないが、ＩＴ Ｎ Ｉ７ Ｉ＋信号識別後はだた゛
ちにデータの読み出しにががれる。第２図に示すのはそ
のデータフォーマットである。第３図第４図に具体的な
受信回路例とタイミンクチャートを示す７、 第３図において、データ信号１．、Ｉ２として下記表１
に示された３値論理のデータが入力されるものとする。
またトグル回路１の出力。は初期状態として’Ｌ０ｗ”
であるとする。
であるとする。
表１，３１直論理
データ信号’１．１２が入力されると、排曲的ノアゲー
トからなる判定回路２によりデータが”Ｎ１ｊ２”であ
るか否かが識別される１、もしｔｔ ＮＩノ″でなけれ
ば、判定回路２のＪＩＪ定信号は’Ｈｉｇｈ”のままで
河の変化も生じない。Ｔ！ Ｎ ｉノ゛′が入力される
と、判定信号はＬ ＯＷ ”となりトグル回路１１こ送
られる。
トからなる判定回路２によりデータが”Ｎ１ｊ２”であ
るか否かが識別される１、もしｔｔ ＮＩノ″でなけれ
ば、判定回路２のＪＩＪ定信号は’Ｈｉｇｈ”のままで
河の変化も生じない。Ｔ！ Ｎ ｉノ゛′が入力される
と、判定信号はＬ ＯＷ ”となりトグル回路１１こ送
られる。
トグル回路１は、判定信号の立ち下がりで出力Ｑを反転
する回路である。立ち−りかりではデータを保持したま
ま反転しない。判定回路２より” Ｌ ｏ ｗ ”の判
定信号が入ると、トグル回路１は出力Ｑを反転し゛旧ｇ
ｈ”とする。” Ｈｉ ｇ ｈ ”はアンドゲート３に
送られるが、この時点ではまだ開かない。アンドゲート
３は次に入力に°’Ｎ ｉ 、、１．”以外の信号が入
ったとき、すなわち判定回路２０判定出力か°ｌ Ｈ；
ｇビになったときはじめて開かれ、入力される一方のデ
ータ信号ＩＩをデータ・サンプル回路４に送り出す。こ
の例のデータは、表１に示すようにＬ Ｎ ｉｉ＋”以
外のとき１１と１２が一致しているので、いずれが一方
をサンプリンクすればよい。
する回路である。立ち−りかりではデータを保持したま
ま反転しない。判定回路２より” Ｌ ｏ ｗ ”の判
定信号が入ると、トグル回路１は出力Ｑを反転し゛旧ｇ
ｈ”とする。” Ｈｉ ｇ ｈ ”はアンドゲート３に
送られるが、この時点ではまだ開かない。アンドゲート
３は次に入力に°’Ｎ ｉ 、、１．”以外の信号が入
ったとき、すなわち判定回路２０判定出力か°ｌ Ｈ；
ｇビになったときはじめて開かれ、入力される一方のデ
ータ信号ＩＩをデータ・サンプル回路４に送り出す。こ
の例のデータは、表１に示すようにＬ Ｎ ｉｉ＋”以
外のとき１１と１２が一致しているので、いずれが一方
をサンプリンクすればよい。
データーサンプル回路４は、クロックジェネレータ４ａ
によって一定のクロックを作り出しくクロックレートに
相当）、そのタイミングでデータをサンプリングする回
路である。ＪＤフリップフロップ４ｂにおいてサンプリ
ングされたデータは、そのままデ〜り出力信号０として
送出される。出力側でサンプリンク゛開始のタイミング
を見たい場合は、トグル回路１の出力を見ておけばよい
。トグル回路１の出力Ｑが°’Ｈｆｇｌ＋”になったと
きがサンプリングのスタートとなる。
によって一定のクロックを作り出しくクロックレートに
相当）、そのタイミングでデータをサンプリングする回
路である。ＪＤフリップフロップ４ｂにおいてサンプリ
ングされたデータは、そのままデ〜り出力信号０として
送出される。出力側でサンプリンク゛開始のタイミング
を見たい場合は、トグル回路１の出力を見ておけばよい
。トグル回路１の出力Ｑが°’Ｈｆｇｌ＋”になったと
きがサンプリングのスタートとなる。
このように後者の方式においても、サンプリングするク
ロックレートは一定である。
ロックレートは一定である。
ところで、一般の回路で用いる同期クロックは信号を同
期的に（−斉）処理する場合有効であるが、本来信号処
理は、かならずしも同期的な処理ばかりではなく、非同
期な要素が含まれている。。
期的に（−斉）処理する場合有効であるが、本来信号処
理は、かならずしも同期的な処理ばかりではなく、非同
期な要素が含まれている。。
また、同期クロックとデータとは、もともと無関係に生
成されるもので、タイミングの違いによる読み取りミス
などを生じる可能性もある。
成されるもので、タイミングの違いによる読み取りミス
などを生じる可能性もある。
〈発明の目的〉
本発明は、同期クロックを全く必要とせず、データ誤り
率を低減して非同期に、演算処理またはデータ転送ある
いはデータ伝送などが行なえる非同期型データ処理装置
を提供するものである。
率を低減して非同期に、演算処理またはデータ転送ある
いはデータ伝送などが行なえる非同期型データ処理装置
を提供するものである。
本発明において、゛２値−多値論理変換部は、２値論理
のデータを、同期クロックを要しない回路によって多値
化する。以降の演摩処理、データ転送、データ伝送など
は全て多値論理に従って行なわれる。この場合、処理回
路内では従来の同期クロックという概念はなく、データ
信号にデータの区切りを示す制御信号をはさみ込んだも
のとなる。
のデータを、同期クロックを要しない回路によって多値
化する。以降の演摩処理、データ転送、データ伝送など
は全て多値論理に従って行なわれる。この場合、処理回
路内では従来の同期クロックという概念はなく、データ
信号にデータの区切りを示す制御信号をはさみ込んだも
のとなる。
上記のような多値論理の信号は、データの区切りを同期
クロックではなく、同一の信号線を通る制御信号（実施
例では’Ｎｉ、、１２′′）によって識別しているため
に、非同期のデータ（もちろん、同期的な一定間隔のデ
ータであってもよい）０譲いに適した信号となっている
。
クロックではなく、同一の信号線を通る制御信号（実施
例では’Ｎｉ、、１２′′）によって識別しているため
に、非同期のデータ（もちろん、同期的な一定間隔のデ
ータであってもよい）０譲いに適した信号となっている
。
そして、演算処理、データ転送、あるいはデータ伝送さ
れた信号は、多値−２値論理変換部によって従来の２１
直論理へもどされる。、この変換時には、原波形たけて
なく、その区切りを識別するクロックも同時に生成する
ことが可能である。これは、゛従来の回路とのインター
フェースを取る際に必要な回路となる。
れた信号は、多値−２値論理変換部によって従来の２１
直論理へもどされる。、この変換時には、原波形たけて
なく、その区切りを識別するクロックも同時に生成する
ことが可能である。これは、゛従来の回路とのインター
フェースを取る際に必要な回路となる。
〈実施例〉
以下図面に従って本発明の一実施例を説明する。
第５図は本発明をシリアルデータの転送、またはシリア
ルデータ伝送に実施したときの概略構成図で、２１直−
多値論理変換部１１は送信変換回路、多値−２値論理変
換部１２は受信復調回路としで構成されることとなる。
ルデータ伝送に実施したときの概略構成図で、２１直−
多値論理変換部１１は送信変換回路、多値−２値論理変
換部１２は受信復調回路としで構成されることとなる。
第６図に２値−多値論理変換部１１の詳細フロック図を
、第７図に第６図の各部信号波形のタイムチャートを示
す。
、第７図に第６図の各部信号波形のタイムチャートを示
す。
多値論理としては、前記表１のような３値論理を用いる
ものとする。
ものとする。
３値以上の論理が可能ならば、データとデータの間に’
Ｎｉｊｇ”をはさむことで信号の識別を行なうことがで
きる。”Ｎ１Ｊ２′′のはさみこみは、表１で示される
３値論理に対して、データ信号の１１かＩ２の何れか一
方を逆転することて、部用に実現することかできる。な
ぜなら、データ論理パ０”１．１１１１１の期間中は、
Ｉ、、１２両方が同じ値゛０″゛か′１′″をとり、１
１ Ｎ １ノ″期間中は別々の値をとるという性質が利
用できるからである。
Ｎｉｊｇ”をはさむことで信号の識別を行なうことがで
きる。”Ｎ１Ｊ２′′のはさみこみは、表１で示される
３値論理に対して、データ信号の１１かＩ２の何れか一
方を逆転することて、部用に実現することかできる。な
ぜなら、データ論理パ０”１．１１１１１の期間中は、
Ｉ、、１２両方が同じ値゛０″゛か′１′″をとり、１
１ Ｎ １ノ″期間中は別々の値をとるという性質が利
用できるからである。
第６図、第７図において、初期状態として、ＣＰは原波
形データの設定された後ＴＩ ＨＩｇｌ、 ＋＋になる
ものとする１、また、遅延回路１３．１４の出力Ｄ１．
Ｄ２は各々” Ｌ ｏ ｗ”である。まず、一般の２値
論理に従う信号（原波形）Ｓか、Ｄフリップフロップ１
５．１６に入力される。その出力はそのままＱ＋ 、Ｑ
２から送り出され、同時に排他的ノアゲート１７の出力
Ｃを’ Ｈｉ ｇ ｂ ”にする、。
形データの設定された後ＴＩ ＨＩｇｌ、 ＋＋になる
ものとする１、また、遅延回路１３．１４の出力Ｄ１．
Ｄ２は各々” Ｌ ｏ ｗ”である。まず、一般の２値
論理に従う信号（原波形）Ｓか、Ｄフリップフロップ１
５．１６に入力される。その出力はそのままＱ＋ 、Ｑ
２から送り出され、同時に排他的ノアゲート１７の出力
Ｃを’ Ｈｉ ｇ ｂ ”にする、。
出力Ｃは遅延回路１３．１４の入力に入るが、ここで各
々の信号は別々の遅延がかけられる。ｃｐが’ Ｈｉ
ｇ ＋＋ ”になるまで、つまり長い方の遅延Ｄ２を信
号が抜けるまで、１１＋１２の出力はＣｈ 、 Ｑ２の
まま１呆、たれる。
々の信号は別々の遅延がかけられる。ｃｐが’ Ｈｉ
ｇ ＋＋ ”になるまで、つまり長い方の遅延Ｄ２を信
号が抜けるまで、１１＋１２の出力はＣｈ 、 Ｑ２の
まま１呆、たれる。
アンドケート１８の出力であるＣＰが“’Ｈｉｇｈ’″
、これやインバータ１９により反転したＣＰが”Ｌｏｗ
”となると、まずＤフリップフロップ１５．１６の入力
かラッチされ、次にＤフリップフロップ１６の出力Ｑ２
がアンド・オアゲー）２０を通して１２の出力として送
出される。従って、Ｉ２の出力がＩＩ Ｌｏｗ、、にか
わり、排他的ノアケート１７の出力Ｃも’Ｌｏｗ”に立
ち下がる。次に排他的ノアゲート１７の出力Ｃは各遅延
回路１３．１４の入力に入るが、アンドゲート１８の出
力ＣＰは短い方の遅延Ｄ１ 後に変化し、” Ｌ ’ｏ
ｗ ”になる。
、これやインバータ１９により反転したＣＰが”Ｌｏｗ
”となると、まずＤフリップフロップ１５．１６の入力
かラッチされ、次にＤフリップフロップ１６の出力Ｑ２
がアンド・オアゲー）２０を通して１２の出力として送
出される。従って、Ｉ２の出力がＩＩ Ｌｏｗ、、にか
わり、排他的ノアケート１７の出力Ｃも’Ｌｏｗ”に立
ち下がる。次に排他的ノアゲート１７の出力Ｃは各遅延
回路１３．１４の入力に入るが、アンドゲート１８の出
力ＣＰは短い方の遅延Ｄ１ 後に変化し、” Ｌ ’ｏ
ｗ ”になる。
ｃｐが’Ｌｏｗ”、ＣＰが°’ Ｈｉ ｇ ＋＋ ”な
らば、アンド・オアゲート２０の出力は再び逆転し、Ｉ
２はＩ 旧ｇｈ ＋＋になる。すなわち、Ｉ２の出力は
遅延Ｄｌ（厳密にはゲート遅延子遅延ＤＩ）の期間だけ
１１の出力に対し反転し、” Ｎ ＋ １ ”期間とな
る。
らば、アンド・オアゲート２０の出力は再び逆転し、Ｉ
２はＩ 旧ｇｈ ＋＋になる。すなわち、Ｉ２の出力は
遅延Ｄｌ（厳密にはゲート遅延子遅延ＤＩ）の期間だけ
１１の出力に対し反転し、” Ｎ ＋ １ ”期間とな
る。
以上は、原波形が変化していない場合たったか、次にＤ
フリップフロップ１５．１６の入力ラッチのときデータ
が’Ｌｏｗ”に変化し、ている場合は、Ｄフリップフロ
ップ１６の出力Ｑ２の反転とＣＰの反転とが同時に起こ
るため（厳密にはＣＰの反転の方が先に起こる）、出力
Ｉ２は立ち下がらずそのまま１１ ＩＴ ｉｇｈ ＋＋
に保たれる。Ｉ２は咋延り。
フリップフロップ１５．１６の入力ラッチのときデータ
が’Ｌｏｗ”に変化し、ている場合は、Ｄフリップフロ
ップ１６の出力Ｑ２の反転とＣＰの反転とが同時に起こ
るため（厳密にはＣＰの反転の方が先に起こる）、出力
Ｉ２は立ち下がらずそのまま１１ ＩＴ ｉｇｈ ＋＋
に保たれる。Ｉ２は咋延り。
時間分”Ｈｉｇｈ″′に保たれ、次のＣＰの反転でＩｆ
Ｌ ０ｗ＋１に落ちる。この期間が”Ｎ１Ｊ２′′期
間となる。
Ｌ ０ｗ＋１に落ちる。この期間が”Ｎ１Ｊ２′′期
間となる。
す、下問様にして、データ信号とｌｊ Ｎ ｉノ゛とか
交互に繰り返される。データ信号の期間はＤ２、ＸＩ
Ｎ ｉノ″の期間はＤｌによって規定される。厳密には
、どちらの遅延にもゲート遅延が含まれる。
交互に繰り返される。データ信号の期間はＤ２、ＸＩ
Ｎ ｉノ″の期間はＤｌによって規定される。厳密には
、どちらの遅延にもゲート遅延が含まれる。
従って、（ｌ Ｎｉ ｉ、 １１信号の区間を短かくす
るために、Ｄｌ をなくし、ゲート遅延のみとしてもよ
い。
るために、Ｄｌ をなくし、ゲート遅延のみとしてもよ
い。
なぜなら、ＩＩ Ｎ ｉノ゛′はエツジを検出できるだ
けの幅があればよいからである１、また、データ信号期
間は、Ｄ２を変えることにより任意に定めることができ
る。遅延そのものは容置等の操作により８周整できる２
、 第８図は第５図の多値−２値論理変換部１２の詳細を示
すブロック図、第９図は第８図の各部信号波形例を示す
タイムチャートである。ここにおいて、クロックレート
不定で送られてくる直列データフォーマット（３値論理
）の信号が、一般の２値論理直列データに復調される。
けの幅があればよいからである１、また、データ信号期
間は、Ｄ２を変えることにより任意に定めることができ
る。遅延そのものは容置等の操作により８周整できる２
、 第８図は第５図の多値−２値論理変換部１２の詳細を示
すブロック図、第９図は第８図の各部信号波形例を示す
タイムチャートである。ここにおいて、クロックレート
不定で送られてくる直列データフォーマット（３値論理
）の信号が、一般の２値論理直列データに復調される。
このように、特殊な３直論理の信号でも、部用な回路で
一般信号番こ直すことができる。ｘ１′、＋２１は３直
論叩の受信信号で、ここに゛′Ｎｌノ″で区切られたデ
ータか送られてくる。
一般信号番こ直すことができる。ｘ１′、＋２１は３直
論叩の受信信号で、ここに゛′Ｎｌノ″で区切られたデ
ータか送られてくる。
データ入力として°゛１′”が送られる（１１’。
■２′ともに“Ｌ 旧ｇｈ １１ ）と、第８図のアン
ドケート２１の出力１３が°゛旧ｇ ｈ ””になる１
、同時に排他的ノアゲート２２の出力ＣＰ１も゛旧ｇ
ｈ ”になる。ＣＰ、の立ぢ−りかり信号を検出して、
ラッチ回路２３はＩ３をラッチし、Ｉ４ に出力計る。
ドケート２１の出力１３が°゛旧ｇ ｈ ””になる１
、同時に排他的ノアゲート２２の出力ＣＰ１も゛旧ｇ
ｈ ”になる。ＣＰ、の立ぢ−りかり信号を検出して、
ラッチ回路２３はＩ３をラッチし、Ｉ４ に出力計る。
そしてまたインバータ２４を介した出力ＣＰ２ は立ち
下がるが、このときラッチ回路２５の出力Ｏは変化しな
い。
下がるが、このときラッチ回路２５の出力Ｏは変化しな
い。
次に゛’Ｎｉノ″が送られると（１，ＩＩ ｒ−ＯＷｌ
＋ 。
＋ 。
１２ ” Ｈｉ ｇ ｂ ” ）、上記でラッチされ
たＩ３がＯに出力され、”Ｌｏｗ”となる。このように
して３値論理ＩＴ Ｉ ＩＩ 、 ＋＋Ｎ ｉノ゛＋、
ＩＩＱｌ″ 、”Ｎ１ｊ２”′とつづ”く信号が、クロ
ックＣＰ２とデータ出力（２値論理）０とに分離できる
。。
たＩ３がＯに出力され、”Ｌｏｗ”となる。このように
して３値論理ＩＴ Ｉ ＩＩ 、 ＋＋Ｎ ｉノ゛＋、
ＩＩＱｌ″ 、”Ｎ１ｊ２”′とつづ”く信号が、クロ
ックＣＰ２とデータ出力（２値論理）０とに分離できる
。。
なお、この実施例では、Ｌ！ Ｎ １ｉ ＋＋の立ち上
りをトリガにしてデータを出力しているが、もしデータ
信号の立ち上りでデータを見たい場合は、インバータ２
４とフリップフロップ２５を除いてクロックＣＰ２信号
と、出力Ｉ４を見ておけばよい。
りをトリガにしてデータを出力しているが、もしデータ
信号の立ち上りでデータを見たい場合は、インバータ２
４とフリップフロップ２５を除いてクロックＣＰ２信号
と、出力Ｉ４を見ておけばよい。
以上、シリアルデータ転送、またはシリアルデータ伝送
に実施したものについて説明したが、第１０図のように
多・値論理データ演算処理系２６をはさみ、２値論理入
力（直列データ）を２値−多値論理変換部】を通して供
給し、処理結果を多値−２値論理変換部２によって２１
ｉ＆論便出力（直列データ）に直すようなもの、であっ
てもよい。
に実施したものについて説明したが、第１０図のように
多・値論理データ演算処理系２６をはさみ、２値論理入
力（直列データ）を２値−多値論理変換部】を通して供
給し、処理結果を多値−２値論理変換部２によって２１
ｉ＆論便出力（直列データ）に直すようなもの、であっ
てもよい。
第１１図、第１２図は多連論理データの転送又は伝送系
と演算処理系を組み合わせたものである。
と演算処理系を組み合わせたものである。
第１１図は多値論理データ演算処理系２６の処理結果を
多値論理送信ボート２７を通して転送、または伝送する
。第１２図は２値−多値論理に変換されたデータを多値
論理受信ポート２８に転送、または伝送した後、多値論
理データ６１１Ｗ処期系２６に供給するようにしたもの
である。
多値論理送信ボート２７を通して転送、または伝送する
。第１２図は２値−多値論理に変換されたデータを多値
論理受信ポート２８に転送、または伝送した後、多値論
理データ６１１Ｗ処期系２６に供給するようにしたもの
である。
また第】３図〜第１５図のように多値論理並列処理系２
９を含むものであってもよい。第】３図では多値論理５
−Ｐ（シリ゛アルーパラレル）変換器３０により、前段
で多値論理に変換された直列データを並列化し、処理結
果を複数の多値−２値論理の並列データを多値論理に変
換して入力し、並列処理された結果は多値論理Ｐ−３（
パラレル−シリアル）変換器３１により直列化し７、最
後の多１直−２値論理変換部２により２値論理の直列デ
ータに変換して出力している１、第１５図はそれぞれ複
数の２値−多値論理変換部１．１ ・・・及び多値−２
値論哩変換部２．２．・・・を有し、２値論理の並列デ
ータで入力し、また出力するものである。
９を含むものであってもよい。第】３図では多値論理５
−Ｐ（シリ゛アルーパラレル）変換器３０により、前段
で多値論理に変換された直列データを並列化し、処理結
果を複数の多値−２値論理の並列データを多値論理に変
換して入力し、並列処理された結果は多値論理Ｐ−３（
パラレル−シリアル）変換器３１により直列化し７、最
後の多１直−２値論理変換部２により２値論理の直列デ
ータに変換して出力している１、第１５図はそれぞれ複
数の２値−多値論理変換部１．１ ・・・及び多値−２
値論哩変換部２．２．・・・を有し、２値論理の並列デ
ータで入力し、また出力するものである。
以−Ｌのようないずれのものであっても、２１直論理入
力は多直論理に変換されてデータ信号自体にデータの区
切りを示す制御信号かはさみ込まれるので、ｊｌｉ制御
信号はデータと同一の扱いを受けて、データ信号だけが
著しく遅延を生じるということがなく、高い信頼性をも
ってデータを処理できる。
力は多直論理に変換されてデータ信号自体にデータの区
切りを示す制御信号かはさみ込まれるので、ｊｌｉ制御
信号はデータと同一の扱いを受けて、データ信号だけが
著しく遅延を生じるということがなく、高い信頼性をも
ってデータを処理できる。
〈発明の効果〉
以上のように本発明のデータ処理装置によれば、従来の
同期クロックという概念を不要にするものであって、本
来非同期な要素が含まれる信号、処理を、データ誤り率
を低減して処理できる有用な非同期型データ処理装置が
提供できる。
同期クロックという概念を不要にするものであって、本
来非同期な要素が含まれる信号、処理を、データ誤り率
を低減して処理できる有用な非同期型データ処理装置が
提供できる。
第１図は従来の直列データ・フォーマット例を示す図、
第２図は従来の他の直列データ・フォーマット例を示す
図、第３図は第２図のフォーマットによる受信１σノ路
例を示すブロック図、第４図は第３図の各部信号波形例
を示ｔタイムチャート、第５図は本発明の一実施例を示
す（既略構成図、第６図は第５図の要部詳細哄示すブロ
ック図、第７図は第６図の各部信号波形例を示すタイム
チャート、第８図は第５図の他の要部詳細を示すフロッ
ク図、第９図は第８図の各部信号波形例を示すタイムチ
ャート、第１０図〜第１５図は本発明のそれぞれ異なる
池の実施例を示４−概略構成図である。 １・・２値−多値論理変換部、２・・多値−２値論、１
」変換部、２６・・多値論理データ演算処理系、２７・
・・多随論理送信ポート、２８・・・多１直論理受信ボ
ート、２９・・・多［直論理並列処理系、３０・・・多
値論理Ｓ−Ｐ変換器、３１・・・多値論理Ｐ−５変換器
。 代理人 弁理士 福 士 愛 彦（他２名）塩４八ｆｉ
ｎ ＠
４１了第１図 スタート
ストツア第２ 閃 μ゛ｐ ３１ゴ 第４ 図
第２図は従来の他の直列データ・フォーマット例を示す
図、第３図は第２図のフォーマットによる受信１σノ路
例を示すブロック図、第４図は第３図の各部信号波形例
を示ｔタイムチャート、第５図は本発明の一実施例を示
す（既略構成図、第６図は第５図の要部詳細哄示すブロ
ック図、第７図は第６図の各部信号波形例を示すタイム
チャート、第８図は第５図の他の要部詳細を示すフロッ
ク図、第９図は第８図の各部信号波形例を示すタイムチ
ャート、第１０図〜第１５図は本発明のそれぞれ異なる
池の実施例を示４−概略構成図である。 １・・２値−多値論理変換部、２・・多値−２値論、１
」変換部、２６・・多値論理データ演算処理系、２７・
・・多随論理送信ポート、２８・・・多１直論理受信ボ
ート、２９・・・多［直論理並列処理系、３０・・・多
値論理Ｓ−Ｐ変換器、３１・・・多値論理Ｐ−５変換器
。 代理人 弁理士 福 士 愛 彦（他２名）塩４八ｆｉ
ｎ ＠
４１了第１図 スタート
ストツア第２ 閃 μ゛ｐ ３１ゴ 第４ 図
Claims (1)
- １２１直論理を多値論理に論理変換するとともに、該多
値論理への変換に伴いデータ間にデータの区切りを示す
制御信号をはさみ込む２値−多値論理変換手段と、多値
論理のデータ間にはさまれる前記側ｉ；ｌｌＩ Ｉ、Ｉ
ｔ号に基つき各データイ汀の多値論理を２値論理に論理
変換する多値−２低論理変換手段とを有してなることを
特徴とする非同期型データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58093655A JPS59218067A (ja) | 1983-05-25 | 1983-05-25 | 非同期型デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58093655A JPS59218067A (ja) | 1983-05-25 | 1983-05-25 | 非同期型デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59218067A true JPS59218067A (ja) | 1984-12-08 |
| JPH0378819B2 JPH0378819B2 (ja) | 1991-12-16 |
Family
ID=14088394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58093655A Granted JPS59218067A (ja) | 1983-05-25 | 1983-05-25 | 非同期型デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218067A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100334827C (zh) * | 2002-07-02 | 2007-08-29 | 夏普株式会社 | 信号传送方法、系统、逻辑电路及液晶驱动装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4850183A (ja) * | 1971-10-27 | 1973-07-14 | ||
| JPS574846U (ja) * | 1980-06-09 | 1982-01-11 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51134648A (en) * | 1975-05-16 | 1976-11-22 | Jeol Ltd | Time-voltage converter |
-
1983
- 1983-05-25 JP JP58093655A patent/JPS59218067A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4850183A (ja) * | 1971-10-27 | 1973-07-14 | ||
| JPS574846U (ja) * | 1980-06-09 | 1982-01-11 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100334827C (zh) * | 2002-07-02 | 2007-08-29 | 夏普株式会社 | 信号传送方法、系统、逻辑电路及液晶驱动装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0378819B2 (ja) | 1991-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0477582B1 (en) | Digital frequency multiplication and data serialization circuits | |
| US4674086A (en) | Token ring access control protocol circuit | |
| JP3433426B2 (ja) | マンチェスタ符号化データをデコーディングするための方法および装置 | |
| KR910002119A (ko) | 신호발생기 | |
| US4686676A (en) | Apparatus and method for determining true data in a digital data stream from distorted data | |
| US7134038B2 (en) | Communication clocking conversion techniques | |
| US6977973B1 (en) | System and method for decoding manchester data | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| JPS59218067A (ja) | 非同期型デ−タ処理装置 | |
| US10536165B1 (en) | Programmable bit alignment at serial-to-parallel stage of SerDes | |
| US5510786A (en) | CMI encoder circuit | |
| US7457387B2 (en) | Method for generating transmitter clock | |
| US6150861A (en) | Flip-flop | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JPS5853257A (ja) | デイジタルデ−タ受信回路 | |
| JPS63312754A (ja) | エラ−発生回路 | |
| KR970056528A (ko) | 아날로그 버스/i^2c 버스 프로토콜 변환기 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| KR0149720B1 (ko) | 맨체스터 디코더 | |
| JPH0438017A (ja) | シリアル‐パラレル変換回路 | |
| JPS59181862A (ja) | Ｎｒｚｉ復号器 | |
| JPH0664565B2 (ja) | 非同期型多値論理データ処理方式 | |
| JPS59114946A (ja) | シリアルデ−タ解読装置 | |
| JPH09321744A (ja) | クロック信号の余剰パルス検出回路及びクロック信号受信回路 |