JPS59114946A - シリアルデ−タ解読装置 - Google Patents
シリアルデ−タ解読装置Info
- Publication number
- JPS59114946A JPS59114946A JP57224234A JP22423482A JPS59114946A JP S59114946 A JPS59114946 A JP S59114946A JP 57224234 A JP57224234 A JP 57224234A JP 22423482 A JP22423482 A JP 22423482A JP S59114946 A JPS59114946 A JP S59114946A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- serial
- index
- receiving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シリアルデータの解読装置に関するものであ
る。
る。
従来例の構成とその問題点
近年、様々なシステムにおいて、デジ”タル技術が導入
され、それにともない、データの各回路ブロック間の転
送の技術は、ますます注目されてきている。特に複数の
回路ブロック間のデータ転送方式において、可能なかぎ
シ少ない信号線数で、早く多くの回路ブロックにデータ
を正確に転送するという点は、注目される事項である。
され、それにともない、データの各回路ブロック間の転
送の技術は、ますます注目されてきている。特に複数の
回路ブロック間のデータ転送方式において、可能なかぎ
シ少ない信号線数で、早く多くの回路ブロックにデータ
を正確に転送するという点は、注目される事項である。
まず、データを転送する方式として、パラレルデータ転
送方式と、シリアルデータ転送方式とがある。この2つ
の方式を比較すると、パラレルデータ転送方式は、デー
タ転送時、多数の信号線が必要となり、システムを集積
回路(以下ICと略す)化する場合、入出力ビン数が増
加することとなる。このことは、直接ICのコストに影
響し、パラレルデータ転送方式は、IC化には不利であ
る。
送方式と、シリアルデータ転送方式とがある。この2つ
の方式を比較すると、パラレルデータ転送方式は、デー
タ転送時、多数の信号線が必要となり、システムを集積
回路(以下ICと略す)化する場合、入出力ビン数が増
加することとなる。このことは、直接ICのコストに影
響し、パラレルデータ転送方式は、IC化には不利であ
る。
従来のシリアルデータ転送方式について、第1図及び第
2図にて説明する0送信回路ブロック1よシ、受信回路
ブロック2及び3に、一方的にデータを送ることを考え
る。
2図にて説明する0送信回路ブロック1よシ、受信回路
ブロック2及び3に、一方的にデータを送ることを考え
る。
まず、受信回路ブロック2と受信回路ブロック3に送る
べきデータが同じ場合を考える。第2図Aに示すように
、転送される信号は、5tart信号を持ち、その間に
、2値のデータを持っていて、時間tの間隔でデータが
並んでいる。このようなデータを解読するとき、受信回
路ブロック2及び3は、まず、5tart信号の立ち上
9を検出し、その後t/2秒たってから、一度信号が°
“H71であることを確認し、その後は、を秒ごとにデ
ータを読み取り、所定数のデータを読みおえた後、動作
を終了すればよい。この方法を用いるとき、送られてく
る波形の時間tに同期したクロックで受信側がデータを
読みとらなければならない。ゆえに送信回路ブロック1
.受信回路ブロック2及び3のシステムの内部クロック
に差があると転送は不可能となってしまう。ここでこの
問題を回避するため、第2図B及びCに示す様に、デー
タ信号線B以外に、データをサンプリングするための時
間tの周期を持ったインデックス信号Cをふやし、デー
タ信号と同期して送ればよい0すなわち、インデックス
信号の立ち上り(又は立ち下り)でデータ信号のレベル
を読み込めばよい。しかし、この方法だと、あらゆるシ
ステムに使用することが可能であるが、信号線数がふえ
てしまう欠点がある。
べきデータが同じ場合を考える。第2図Aに示すように
、転送される信号は、5tart信号を持ち、その間に
、2値のデータを持っていて、時間tの間隔でデータが
並んでいる。このようなデータを解読するとき、受信回
路ブロック2及び3は、まず、5tart信号の立ち上
9を検出し、その後t/2秒たってから、一度信号が°
“H71であることを確認し、その後は、を秒ごとにデ
ータを読み取り、所定数のデータを読みおえた後、動作
を終了すればよい。この方法を用いるとき、送られてく
る波形の時間tに同期したクロックで受信側がデータを
読みとらなければならない。ゆえに送信回路ブロック1
.受信回路ブロック2及び3のシステムの内部クロック
に差があると転送は不可能となってしまう。ここでこの
問題を回避するため、第2図B及びCに示す様に、デー
タ信号線B以外に、データをサンプリングするための時
間tの周期を持ったインデックス信号Cをふやし、デー
タ信号と同期して送ればよい0すなわち、インデックス
信号の立ち上り(又は立ち下り)でデータ信号のレベル
を読み込めばよい。しかし、この方法だと、あらゆるシ
ステムに使用することが可能であるが、信号線数がふえ
てしまう欠点がある。
次に、受信回路ブロック2及び3に送るべきデータが異
なる場合を考え′る。
なる場合を考え′る。
この場合、第1図で説明した信号線(データ信号線4.
インデックス信号線5)以外に、これか。
インデックス信号線5)以外に、これか。
ら送信するデータは、受信回路ブロック2のためのデー
タか、受信回路ブロック3のためのデータかを判別する
撰択信号が必要となる。すなわち、選択信号線6が、少
なく゛とも一本増加することとなる。さらに、受信回路
ブロック2に送るための信号と、受信回路ブロック3に
送るための信号を別々に送るため、受信回路ブロック数
が多くなつた場合、データの転送に多くの時間を費やす
欠点がある。又、選択信号をなくそうとすれば、一度に
、受信回路ブロック2及び3の両方に必要な全データを
シリアル転送し、各受信回路ブロックでは、その全シリ
アルデータを解読した上で、必要なデータを取り出す方
法などがあるが、各受信回路ブロックは不用のデータま
でも解読しなくてはならなく、受信回路が大きくなる欠
点があった0発明の目的 本発明は、上記従来の問題点を解消するものでシリアル
2値データを3値信号を用いてシリアルにデータ転送す
る方式を用い、かつ送信されたデータΩ所望のビットの
みを解読することのできるシリアルデータ解読装置を提
供することを目的とする。
タか、受信回路ブロック3のためのデータかを判別する
撰択信号が必要となる。すなわち、選択信号線6が、少
なく゛とも一本増加することとなる。さらに、受信回路
ブロック2に送るための信号と、受信回路ブロック3に
送るための信号を別々に送るため、受信回路ブロック数
が多くなつた場合、データの転送に多くの時間を費やす
欠点がある。又、選択信号をなくそうとすれば、一度に
、受信回路ブロック2及び3の両方に必要な全データを
シリアル転送し、各受信回路ブロックでは、その全シリ
アルデータを解読した上で、必要なデータを取り出す方
法などがあるが、各受信回路ブロックは不用のデータま
でも解読しなくてはならなく、受信回路が大きくなる欠
点があった0発明の目的 本発明は、上記従来の問題点を解消するものでシリアル
2値データを3値信号を用いてシリアルにデータ転送す
る方式を用い、かつ送信されたデータΩ所望のビットの
みを解読することのできるシリアルデータ解読装置を提
供することを目的とする。
発明の構成
本発明は、3値シリアル信号を入力とし、3値シリアル
信号に含まれたシリアルデータ信号とインデックス信号
を取シ出すことのできる3値弁別手段と、前記インデッ
クス信号を計数する計数手段と、前記計数手段の出力を
デコードするデコード手段と、前記デコード手段の出力
により前記インデックス信号をゲートするゲート手段と
、前記シリアルデータ信号をデータ入力とすると共に、
前記ゲート手段の出力をクロック入力として前記シリア
ルデータ信号の所望のデータを抽出する直並列変換手段
を備えたシリアルデータ解読装置及びそのシステムであ
る。本発明に、3値シリアル信号を、各受信回路ブロッ
ク間のデータ転送信号として使用することによシ、1本
の信号線にシリアルデータ信・号とインデックス信号を
乗せることができる。又、ゲート手段により、インデッ
クス信号をゲートシ、その出力でシリアルデータ信号よ
シ所望のデータのみを抽出することにより、複数個の受
信回路ブロックにデータを転送する場合でも、送信側と
受信側の間に、転送するデータはどの回路ブロックのた
めのものであるかを意味する選択信号線を増やす必要が
なくシステムのコストダウンを図ることができるもので
ある。
信号に含まれたシリアルデータ信号とインデックス信号
を取シ出すことのできる3値弁別手段と、前記インデッ
クス信号を計数する計数手段と、前記計数手段の出力を
デコードするデコード手段と、前記デコード手段の出力
により前記インデックス信号をゲートするゲート手段と
、前記シリアルデータ信号をデータ入力とすると共に、
前記ゲート手段の出力をクロック入力として前記シリア
ルデータ信号の所望のデータを抽出する直並列変換手段
を備えたシリアルデータ解読装置及びそのシステムであ
る。本発明に、3値シリアル信号を、各受信回路ブロッ
ク間のデータ転送信号として使用することによシ、1本
の信号線にシリアルデータ信・号とインデックス信号を
乗せることができる。又、ゲート手段により、インデッ
クス信号をゲートシ、その出力でシリアルデータ信号よ
シ所望のデータのみを抽出することにより、複数個の受
信回路ブロックにデータを転送する場合でも、送信側と
受信側の間に、転送するデータはどの回路ブロックのた
めのものであるかを意味する選択信号線を増やす必要が
なくシステムのコストダウンを図ることができるもので
ある。
実施例の説明
第3図は、本発明のシリアルデータ解読装置の実施例を
示し、第4図にその各部の波形を示す。
示し、第4図にその各部の波形を示す。
・3つのレベルを持つ3値シリアル信号を送信する3値
シリアル信号送信回路ブロック7と、受信回路ブロック
A及びBとの間は、一本の3値デ一タ信号線8によって
結線されている。受信回路ブロックA及びBの内部は、
まず3値デ一タ信号線8よシ、3値データを入力し、シ
リアルデータ信号9a及び9bとインデックス信号10
a及び10bを取シ出すことのできる3値弁別手段1
1a及び11bがまず各受信回路ブロックにある。3値
シリアル信号8を第4図Aに、3値弁別手段11a及び
11bの出力であるシリアルデータ信号9a及び9bを
第4図Bに、又インデックス信号10 a及び10bを
第4図Cに示す。第4図において、3値シリアル信号A
は、H,M、Lの3つのレベルを持ち、まず”L”レベ
ルよfi ” H”レベルへ立ち上るインデックス信号
よシ始まる。
シリアル信号送信回路ブロック7と、受信回路ブロック
A及びBとの間は、一本の3値デ一タ信号線8によって
結線されている。受信回路ブロックA及びBの内部は、
まず3値デ一タ信号線8よシ、3値データを入力し、シ
リアルデータ信号9a及び9bとインデックス信号10
a及び10bを取シ出すことのできる3値弁別手段1
1a及び11bがまず各受信回路ブロックにある。3値
シリアル信号8を第4図Aに、3値弁別手段11a及び
11bの出力であるシリアルデータ信号9a及び9bを
第4図Bに、又インデックス信号10 a及び10bを
第4図Cに示す。第4図において、3値シリアル信号A
は、H,M、Lの3つのレベルを持ち、まず”L”レベ
ルよfi ” H”レベルへ立ち上るインデックス信号
よシ始まる。
インデックス信号のあと、′M”レベルとL t+レベ
ルによシ、そのビットのデータが1”であるか“′O″
であるかを表わすデータ信号がある。
ルによシ、そのビットのデータが1”であるか“′O″
であるかを表わすデータ信号がある。
このインデックス信号は、受信側のデータを読みとると
きの基準となるもので、3値信号でデータを乗せるとき
、この実施例の様にインデックス信号の後にデータをつ
ける以外に、インデックス信号の前部または前後部にも
つけることは可能でろる。第4図Aは、6ビツト分のデ
ータを持ち、”01101″′のデータが転送されてい
ることを示す。
きの基準となるもので、3値信号でデータを乗せるとき
、この実施例の様にインデックス信号の後にデータをつ
ける以外に、インデックス信号の前部または前後部にも
つけることは可能でろる。第4図Aは、6ビツト分のデ
ータを持ち、”01101″′のデータが転送されてい
ることを示す。
そして6ビツト分のデータを受信した後、動作を終了す
る。
る。
次に、この送信された3値シリアル信号Aを、3値弁別
手段11a及び11bにてシリアルデータ信号9a及び
9bと、インデックス信号IQa及び10bに弁別する
。それぞれシリアルデータ信号9a 、9bを第4図B
に、インデックス信号10a、10bを第4図Cに示す
。コれはII H1ルベルと″′M″レベル6中間にス
イッチング電圧オ、っ。あ1、” M ” V < /
l/よII L 11い7.。や 1間にスイッ
チング電圧をもつ回路によって波形を分離したもので、
″′M″レベルと゛′L″レベルの間にスイッチング電
圧をもつ回路によシリアルデータ信号Bを、又、”H”
レベルと°°M”レベルの間にスイッチング電圧をもつ
回路によシインデックス信号Cを分離すればよい。次に
、この実施例の場合、インデックス信号の後にデータが
あるため、一時、遅延手段12a及び12bにより、3
値シリアル信号Aよシ分離されたインデックス信号10
a及び1obを遅延し、遅延インデックス信号13a及
び13bを作成する。遅延インデックス信号13a、1
3bを第4図りに示す。この場合、遅延手段12a、1
2bによる遅延時間は、遅延インデックス信号の立ち上
り(または立下シ)の位置が、データ信号のデータを表
わす位置K〈るようにすればよい。
手段11a及び11bにてシリアルデータ信号9a及び
9bと、インデックス信号IQa及び10bに弁別する
。それぞれシリアルデータ信号9a 、9bを第4図B
に、インデックス信号10a、10bを第4図Cに示す
。コれはII H1ルベルと″′M″レベル6中間にス
イッチング電圧オ、っ。あ1、” M ” V < /
l/よII L 11い7.。や 1間にスイッ
チング電圧をもつ回路によって波形を分離したもので、
″′M″レベルと゛′L″レベルの間にスイッチング電
圧をもつ回路によシリアルデータ信号Bを、又、”H”
レベルと°°M”レベルの間にスイッチング電圧をもつ
回路によシインデックス信号Cを分離すればよい。次に
、この実施例の場合、インデックス信号の後にデータが
あるため、一時、遅延手段12a及び12bにより、3
値シリアル信号Aよシ分離されたインデックス信号10
a及び1obを遅延し、遅延インデックス信号13a及
び13bを作成する。遅延インデックス信号13a、1
3bを第4図りに示す。この場合、遅延手段12a、1
2bによる遅延時間は、遅延インデックス信号の立ち上
り(または立下シ)の位置が、データ信号のデータを表
わす位置K〈るようにすればよい。
そして、その遅延インデックス信号13a及び13b(
またはインデックス信号10a、10b)を計数手段1
4a及び14bによシ計数する。
またはインデックス信号10a、10b)を計数手段1
4a及び14bによシ計数する。
次に、その計数手段14a及び14bの出力を入力とす
るデコード手段15a及び16bによシ、その受信回路
ブロックA及びBが所望するデータのみを得るため、不
必要なインデックス信号を削除するためのゲート信号1
6b及び16aを作成する。受信回路ブロックAのゲー
ト信号16aを第5図Eに、受信回路ブロックBのゲー
ト信号16bを第6図Gに示す。受信回路ブロックAで
は、送信されてくる全5ビツトのうち、1,2゜4.5
番目に送られてくるデータのみを必要とする場合を示し
、3番目のインデックス信号を削除するための信号が作
成される。同様に受信回路ブロックBでは、4番目のデ
ータを削除する場合を示す。それぞれ、受信回路ブロッ
クAの場合を第4図Eに、受信回路ブロックBの場合を
第4図Gに示す。
るデコード手段15a及び16bによシ、その受信回路
ブロックA及びBが所望するデータのみを得るため、不
必要なインデックス信号を削除するためのゲート信号1
6b及び16aを作成する。受信回路ブロックAのゲー
ト信号16aを第5図Eに、受信回路ブロックBのゲー
ト信号16bを第6図Gに示す。受信回路ブロックAで
は、送信されてくる全5ビツトのうち、1,2゜4.5
番目に送られてくるデータのみを必要とする場合を示し
、3番目のインデックス信号を削除するための信号が作
成される。同様に受信回路ブロックBでは、4番目のデ
ータを削除する場合を示す。それぞれ、受信回路ブロッ
クAの場合を第4図Eに、受信回路ブロックBの場合を
第4図Gに示す。
次に、遅延インデックス信号13a及び13bと、前記
デコード手段1sa 、 1tsbの出力であるゲート
信号16a及び16bを入力とするゲート手段17a及
び17bにより、所望するデータのみをラッテするため
のインデックス信号、即ち所望データランチ信号18&
及び18bとなる。
デコード手段1sa 、 1tsbの出力であるゲート
信号16a及び16bを入力とするゲート手段17a及
び17bにより、所望するデータのみをラッテするため
のインデックス信号、即ち所望データランチ信号18&
及び18bとなる。
受信回路ブロックAの所望データラッテ信号18aを第
4図Fに、受信回路ブロックBの所望データラッチ信号
18bを第4図Hに示す。
4図Fに、受信回路ブロックBの所望データラッチ信号
18bを第4図Hに示す。
このように処理された所望データラッチ信号18a及び
18bと、前記シリアルデータ信号9a及び9bを入力
とする直並列変換手段19a及び19bは、所望データ
ラッチ信号18a及び18bの立ち上り(または立下シ
)によりシリアルデータの各ピットのデータをラッチし
、パラレルデータ20a及び20bを出力する。受信回
路ブロックAでは0101”のデータを、受信回路ブロ
ックBでは、”0111”のデータを解読したこととな
る。
18bと、前記シリアルデータ信号9a及び9bを入力
とする直並列変換手段19a及び19bは、所望データ
ラッチ信号18a及び18bの立ち上り(または立下シ
)によりシリアルデータの各ピットのデータをラッチし
、パラレルデータ20a及び20bを出力する。受信回
路ブロックAでは0101”のデータを、受信回路ブロ
ックBでは、”0111”のデータを解読したこととな
る。
以上のように、本実施例では、3値シリアル信号を使用
することによシ、送信側と、受信側との間を1本の信号
線で結ぐことによシデータを送ることができ、かつ、所
望のデータを取り込むために、インデックス信号を各受
信回路でゲートすることによシ、どの回路ブロックのデ
ータであるかを表わす選択信号を不要とすることができ
る。
することによシ、送信側と、受信側との間を1本の信号
線で結ぐことによシデータを送ることができ、かつ、所
望のデータを取り込むために、インデックス信号を各受
信回路でゲートすることによシ、どの回路ブロックのデ
ータであるかを表わす選択信号を不要とすることができ
る。
なお、直並列変換手段19a 、 1cabにはレベル
ラッチ回路を適用し得ることはもちろんである。
ラッチ回路を適用し得ることはもちろんである。
発明の効果
本発明のシリアルデータ解読装置は、送信側と各受信回
路ブロック側との間を3値シリアル信号を扱うことによ
り、インデックス信号及びシリアルデータ信号を1本の
信号線で送ることができる。
路ブロック側との間を3値シリアル信号を扱うことによ
り、インデックス信号及びシリアルデータ信号を1本の
信号線で送ることができる。
又、数多くのシリアルデータの中よシ所望するデータの
みを取シ出す手段を設けることによシ、複数の受信回路
ブロックに対して、すべてのデータを一度に送ることが
でき、各受信回路ブロックごとに、データを送る方式に
比較し、どのグロックのデータかを判別するための信号
線を必要とせずかつ転送のための時間が少なくてすむと
いう効果を持つ。
みを取シ出す手段を設けることによシ、複数の受信回路
ブロックに対して、すべてのデータを一度に送ることが
でき、各受信回路ブロックごとに、データを送る方式に
比較し、どのグロックのデータかを判別するための信号
線を必要とせずかつ転送のための時間が少なくてすむと
いう効果を持つ。
第1図は、従来のシリアルデータ転送方式のブロック図
、第2図は第1図の各信号線の波形図、第3図は本発明
のシリアルデータ解読装置の一実−施例のブロック図、
第4図は第3図の各信号波形図である。 7・・・・・・3値シリ“アル信号送信回路ブロック、
A・・・・・・受信回路Aブロック、B・・・・・・受
信回路Bブロック、8・・・・・・3値デ一タ信号線、
11a及び11b・・・・・3値弁別手段、12a及び
12b・・・・・・遅延手段、14a及び14b・・・
・・・計数手段、15a及び15b・・・・・・デコー
ド手段、17a及び17b・・・・・・ゲート手段、1
9a及び19b・・・・・・直並列変換手段0 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
、第2図は第1図の各信号線の波形図、第3図は本発明
のシリアルデータ解読装置の一実−施例のブロック図、
第4図は第3図の各信号波形図である。 7・・・・・・3値シリ“アル信号送信回路ブロック、
A・・・・・・受信回路Aブロック、B・・・・・・受
信回路Bブロック、8・・・・・・3値デ一タ信号線、
11a及び11b・・・・・3値弁別手段、12a及び
12b・・・・・・遅延手段、14a及び14b・・・
・・・計数手段、15a及び15b・・・・・・デコー
ド手段、17a及び17b・・・・・・ゲート手段、1
9a及び19b・・・・・・直並列変換手段0 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図
Claims (2)
- (1) インデックス信号とそのインデックス信号に
対応した2値データを有する3値シリアル信号をインデ
ックス信号とシリアル2値データ信号に分離する3値弁
別手段と、前記インデックス信号を計数する計数手段と
、その計数手段の出力をデコードするデコード手段と、
そのデコード手段の出力により前記インデックス信号を
ゲートするゲート手段と、前記シリデー2値データ信号
の所望のデータを、前記ゲート手段の出力によシ抽出す
る直並変換手段を具備することを特徴とするシリアルデ
ータ解読装置。 - (2) シリアルデータ解読装置を複数有し、それぞ
シリアルデータ解読装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57224234A JPS59114946A (ja) | 1982-12-20 | 1982-12-20 | シリアルデ−タ解読装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57224234A JPS59114946A (ja) | 1982-12-20 | 1982-12-20 | シリアルデ−タ解読装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59114946A true JPS59114946A (ja) | 1984-07-03 |
JPH0149067B2 JPH0149067B2 (ja) | 1989-10-23 |
Family
ID=16810596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57224234A Granted JPS59114946A (ja) | 1982-12-20 | 1982-12-20 | シリアルデ−タ解読装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59114946A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0587166U (ja) * | 1991-07-31 | 1993-11-22 | 三宝産業株式会社 | 墓前用器具 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5049586A (ja) * | 1973-09-03 | 1975-05-02 | ||
JPS5145150A (ja) * | 1974-10-15 | 1976-04-17 | Sakai Chemical Industry Co | Jushisoseibutsu |
-
1982
- 1982-12-20 JP JP57224234A patent/JPS59114946A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5049586A (ja) * | 1973-09-03 | 1975-05-02 | ||
JPS5145150A (ja) * | 1974-10-15 | 1976-04-17 | Sakai Chemical Industry Co | Jushisoseibutsu |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0587166U (ja) * | 1991-07-31 | 1993-11-22 | 三宝産業株式会社 | 墓前用器具 |
Also Published As
Publication number | Publication date |
---|---|
JPH0149067B2 (ja) | 1989-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0320882A2 (en) | Demultiplexer system | |
EP0430051B1 (en) | Byte wide elasticity buffer | |
EP0094178A2 (en) | Interface for serial data communications link | |
US4625321A (en) | Dual edge clock address mark detector | |
TW391116B (en) | High-speed serial data communication system | |
JPS6024664A (ja) | バスインタ−フエ−ス装置 | |
JPS59114946A (ja) | シリアルデ−タ解読装置 | |
US4974225A (en) | Data receiver interface circuit | |
JPH09181714A (ja) | フレーム同期信号検出装置 | |
JPH07254917A (ja) | データ通信方法および装置 | |
US4612508A (en) | Modified Miller data demodulator | |
EP0417918B1 (en) | Data receiver interface circuit | |
JPH0378819B2 (ja) | ||
SU1471216A1 (ru) | Устройство дл воспроизведени многодорожечной цифровой магнитной записи | |
KR100228475B1 (ko) | 프레임 데이터 수신장치 | |
SU1532943A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
JP2632901B2 (ja) | 通信インタフェース方式 | |
JPH04302529A (ja) | ディジタル伝送用復号器 | |
RU2092904C1 (ru) | Устройство для приема и обработки информации | |
SU873437A1 (ru) | Устройство дл приема информации по двум параллельным каналам св зи | |
JPS58182352A (ja) | デジタルデ−タ受信回路 | |
JPS6354252B2 (ja) | ||
JPS62153841A (ja) | 交換レンズの情報出力装置 | |
JPH02292923A (ja) | 連続パターン検出回路 | |
JPS61116443A (ja) | デイジタルデ−タ伝送用スタツフビツト插入方式 |