JPS59217323A - 単結晶シリコンの製造方法 - Google Patents
単結晶シリコンの製造方法Info
- Publication number
- JPS59217323A JPS59217323A JP58090687A JP9068783A JPS59217323A JP S59217323 A JPS59217323 A JP S59217323A JP 58090687 A JP58090687 A JP 58090687A JP 9068783 A JP9068783 A JP 9068783A JP S59217323 A JPS59217323 A JP S59217323A
- Authority
- JP
- Japan
- Prior art keywords
- film
- si3n4
- substrate
- insulating film
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は単結晶シリコンの製造方法に係り、特シリコン
の製造方法に関する。
の製造方法に関する。
シリコン(St)単結晶基板を結晶成長のシード(種)
とし、絶縁膜上に堆積した多結晶又は非晶質S1を結晶
化する方法には、たとえば、ブリッジングエピタキシャ
ル法が知られている。(特開昭56−736977M、
Tamura et al。
とし、絶縁膜上に堆積した多結晶又は非晶質S1を結晶
化する方法には、たとえば、ブリッジングエピタキシャ
ル法が知られている。(特開昭56−736977M、
Tamura et al。
Jpn、J、Appl、Phys、19.L23.19
80)。
80)。
この技術に於いては、第1図に示した構造の試料(1;
単結晶Sk基板、2;絶縁膜、5;堆積された多結晶又
は非晶質Si)にレーザ光又は電子ビーム6を矢印7に
示した方向に走査し、照射する事によシ堆積層の一部全
溶融層4、とし、その冷却過程に於いて液相エピタキシ
ャル成長を横方向に生ぜしめ絶縁膜上に単結晶8ia6
形成するものである。この場合、領域8、が結晶成長の
シードとなっている。しかしながら、第1図に示した構
造の試料を用いた場合、シード領域8に於いて発生した
結晶成長が絶縁膜上に迄継続するにあがらなければなら
ない。この要請が結晶成長に対する一つの障害となり、
第1図に示した構造の試料に於いて、結晶成長領域は絶
縁膜上、高々10μm程度に制限される。
単結晶Sk基板、2;絶縁膜、5;堆積された多結晶又
は非晶質Si)にレーザ光又は電子ビーム6を矢印7に
示した方向に走査し、照射する事によシ堆積層の一部全
溶融層4、とし、その冷却過程に於いて液相エピタキシ
ャル成長を横方向に生ぜしめ絶縁膜上に単結晶8ia6
形成するものである。この場合、領域8、が結晶成長の
シードとなっている。しかしながら、第1図に示した構
造の試料を用いた場合、シード領域8に於いて発生した
結晶成長が絶縁膜上に迄継続するにあがらなければなら
ない。この要請が結晶成長に対する一つの障害となり、
第1図に示した構造の試料に於いて、結晶成長領域は絶
縁膜上、高々10μm程度に制限される。
上記の欠点を解決する為に考案された一つの解決法が第
2図の構造の試料を用いた結晶成長法である。即ち、こ
の場合、絶縁膜2は基板単結晶1の内にうめ込まれた構
造となっている。その為、結晶成長時にビーム照射によ
#)溶融したSi層が、一度絶縁膜の壁をはい登る必要
がない。その結果、水沫に於いてはビーム・アニール後
に数100μm程度の単結晶領域が絶縁膜上に実現され
ている。
2図の構造の試料を用いた結晶成長法である。即ち、こ
の場合、絶縁膜2は基板単結晶1の内にうめ込まれた構
造となっている。その為、結晶成長時にビーム照射によ
#)溶融したSi層が、一度絶縁膜の壁をはい登る必要
がない。その結果、水沫に於いてはビーム・アニール後
に数100μm程度の単結晶領域が絶縁膜上に実現され
ている。
し力゛しながら・結晶成長した単結晶薄膜をw子顕微鏡
等の手段を用いて詳細に検討した所、単結晶基板と絶縁
膜との境界領域(即ち、シード領域の端)の上に於いて
数多くの結晶欠陥が観察された。
等の手段を用いて詳細に検討した所、単結晶基板と絶縁
膜との境界領域(即ち、シード領域の端)の上に於いて
数多くの結晶欠陥が観察された。
本現象を結晶成長論的に調べだ所、欠陥発生の主たる原
因がシード領域端に於けるストレスに起因するものであ
る事が明らかとなった。即ち、この領域に於いては、基
板から絶縁膜への材料の移ジ変シが急に行なわれている
。一般に半導体基板の熱伝導係数は絶縁膜のそれよりも
2桁低い。その為に、この領域に於いてはビーム照射時
に大きな温度勾配が生じる事になる。従ってこの現象が
ストレスを引き起こし、その結果数多くの結晶欠陥が形
成された訳である。
因がシード領域端に於けるストレスに起因するものであ
る事が明らかとなった。即ち、この領域に於いては、基
板から絶縁膜への材料の移ジ変シが急に行なわれている
。一般に半導体基板の熱伝導係数は絶縁膜のそれよりも
2桁低い。その為に、この領域に於いてはビーム照射時
に大きな温度勾配が生じる事になる。従ってこの現象が
ストレスを引き起こし、その結果数多くの結晶欠陥が形
成された訳である。
本発明の目的は、上記従来の欠点を排除し、結晶欠陥の
無い単結晶薄膜を絶縁膜上に形成する点にある。
無い単結晶薄膜を絶縁膜上に形成する点にある。
本発明の基本的な考え方を第3図を用いて説明する。先
ず第1のポイントは絶縁膜2を基板単結晶1の中にうめ
込む点にある。この場合、絶縁膜の表面をシードとなる
基板単結晶の領域よりも低くする事により、第1図の構
造の際に問題となった、結晶成長時のはい上υを排除す
る事ができる。
ず第1のポイントは絶縁膜2を基板単結晶1の中にうめ
込む点にある。この場合、絶縁膜の表面をシードとなる
基板単結晶の領域よりも低くする事により、第1図の構
造の際に問題となった、結晶成長時のはい上υを排除す
る事ができる。
第2のポイントは、基板から絶縁膜への物質の移シ変シ
をゆるやかにしく図3の場合、絶縁膜の厚さが次第に厚
くなっている。)、シード周辺領域に於けるストレスの
発生を低減する事にある。
をゆるやかにしく図3の場合、絶縁膜の厚さが次第に厚
くなっている。)、シード周辺領域に於けるストレスの
発生を低減する事にある。
以下、本発明を実施例に基づき詳細に説明する。
第4図の工程(1)〜(5)迄は、第3図の如き構造の
試料を形成するプロセスの一例である。
試料を形成するプロセスの一例である。
先ず第1の行程に於いて(1)は単結晶成長のシードと
なる領域に510z膜(500人)10゜SisN4M
(1200人)11及びレジスト膜12を形成する。
なる領域に510z膜(500人)10゜SisN4M
(1200人)11及びレジスト膜12を形成する。
第2の行程(2)はヒドラジン等の異方性エツチング液
を用い基板Si9、をエツチングした後、レジスト膜1
2を除去する工程である。異方性エツチングを用いてい
る為、Si基板は傾斜状にエッチされる。Si基板9を
0.5μm程度エツチングするには60Cで30分間程
度のエツチングが適当でるる。第3の行程(3)は全面
を酸化し、8jOz膜(500人)12及び8isN4
膜(1200A)13を形成する工程である。続いて反
応性スパッタ等のSi3N4の異方性エツチングを第4
行程(4)に於いて行なう。この場合、5jsN4膜1
3は傾斜部を除いて完全に除去される事になる。従って
S i s N4 膜としてはシード上に5iBN4膜
11が又Siの傾斜領域にSi3N4膜13が残る事に
なる。この状態で酸化を行なうのが第5の行程(5)で
ある。8jsN4が酸化マスクとなる為、傾斜領域に於
いてSiO2膜の厚さが変り、その結果端部の膜厚が異
なる5jOz膜14が形成される。
を用い基板Si9、をエツチングした後、レジスト膜1
2を除去する工程である。異方性エツチングを用いてい
る為、Si基板は傾斜状にエッチされる。Si基板9を
0.5μm程度エツチングするには60Cで30分間程
度のエツチングが適当でるる。第3の行程(3)は全面
を酸化し、8jOz膜(500人)12及び8isN4
膜(1200A)13を形成する工程である。続いて反
応性スパッタ等のSi3N4の異方性エツチングを第4
行程(4)に於いて行なう。この場合、5jsN4膜1
3は傾斜部を除いて完全に除去される事になる。従って
S i s N4 膜としてはシード上に5iBN4膜
11が又Siの傾斜領域にSi3N4膜13が残る事に
なる。この状態で酸化を行なうのが第5の行程(5)で
ある。8jsN4が酸化マスクとなる為、傾斜領域に於
いてSiO2膜の厚さが変り、その結果端部の膜厚が異
なる5jOz膜14が形成される。
その後、SiO2膜10,12及びSi3N4膜11.
13を除去する。尚、本実施例に於いてはSiO□膜1
4膜厚4は3000Aとした。第6の工程(6)は多結
晶Si膜15を堆積し、その後レーザ光16を矢印17
の方向に照射して走査する行程である。
13を除去する。尚、本実施例に於いてはSiO□膜1
4膜厚4は3000Aとした。第6の工程(6)は多結
晶Si膜15を堆積し、その後レーザ光16を矢印17
の方向に照射して走査する行程である。
レーザ光1Gを走査・照射した後の結晶性を電子顕微鏡
を用いて観察した所、全く無欠陥の単結晶8i膜がシー
ドから500μmの領域にわたって存在している事が確
認され、本発明の有用性が明らかとなった。
を用いて観察した所、全く無欠陥の単結晶8i膜がシー
ドから500μmの領域にわたって存在している事が確
認され、本発明の有用性が明らかとなった。
分子線エピタキシャル成長技術を適用する事によシ、本
発明の応、用範囲を更に拡大化する事ができる。その実
施例を第5図に示す。この場合、酸化膜(膜厚1500
A)2は単結晶基板1の上に形成されている。超高真空
下(≦10−”Torr)で基板を7000に加熱しつ
つ分子線蒸着を行なうと酸化膜の開孔部、即ちシード領
域には単結晶5i19が成長した。この場合、酸化膜2
の水平部の上には多結晶5i18が形成されていた。従
って、本実施例に於いては、結晶成長の棟となる基板単
結晶表面が酸化膜表面より下部に位置していたものの、
Siを堆積した後では、単結晶siが酸化膜表面より上
部に位置した訳である。レーザ光を走査・照射した後の
結晶性を電子顕微鏡を用い評価した所、第4図の実施例
とほぼ同じ結果が得られた。
発明の応、用範囲を更に拡大化する事ができる。その実
施例を第5図に示す。この場合、酸化膜(膜厚1500
A)2は単結晶基板1の上に形成されている。超高真空
下(≦10−”Torr)で基板を7000に加熱しつ
つ分子線蒸着を行なうと酸化膜の開孔部、即ちシード領
域には単結晶5i19が成長した。この場合、酸化膜2
の水平部の上には多結晶5i18が形成されていた。従
って、本実施例に於いては、結晶成長の棟となる基板単
結晶表面が酸化膜表面より下部に位置していたものの、
Siを堆積した後では、単結晶siが酸化膜表面より上
部に位置した訳である。レーザ光を走査・照射した後の
結晶性を電子顕微鏡を用い評価した所、第4図の実施例
とほぼ同じ結果が得られた。
尚、上記の実施例に於いては、アニール手段としてレー
ザ光を用いたが、電子ビーム、線状ヒー1
ター、フラッシュ・ランプ等の手段を用いても、はぼ同
じ結果が得られている。又堆積するSi層15としては
多結晶siのみならず非晶質siを用いても良い事は自
明である。
ザ光を用いたが、電子ビーム、線状ヒー1
ター、フラッシュ・ランプ等の手段を用いても、はぼ同
じ結果が得られている。又堆積するSi層15としては
多結晶siのみならず非晶質siを用いても良い事は自
明である。
上記説明から明らかなように、本発明によれば、絶縁膜
端部上にも、良好な単結晶シリコンを形成することが可
能であり、得られる利益は太きい。
端部上にも、良好な単結晶シリコンを形成することが可
能であり、得られる利益は太きい。
第1図及び第2図は従来法を示す模式図、第3図は本発
明を示す模式図、第4図は本発明を示す工程図、第5図
は本発明を示す模式図である。 1・・・シリコン基板、2・・・絶縁膜、3・・・多結
晶シリコン、4・・・溶解層、5・・・多結晶シ込コン
、6・・・し第 1 図 第 Z 図 ¥i 3 図 ′¥3 4 図 (+ )
(Z)(3ン
(4)第5図
明を示す模式図、第4図は本発明を示す工程図、第5図
は本発明を示す模式図である。 1・・・シリコン基板、2・・・絶縁膜、3・・・多結
晶シリコン、4・・・溶解層、5・・・多結晶シ込コン
、6・・・し第 1 図 第 Z 図 ¥i 3 図 ′¥3 4 図 (+ )
(Z)(3ン
(4)第5図
Claims (1)
- 【特許請求の範囲】 1、単結晶シリコン基板表面近傍に部分的に形成された
絶縁膜、絶縁膜上及びンリコン表面上に堆積された多結
晶シリコン又は非晶質シリコンからなる系に於いて、結
晶成長のシードとなる単結晶シリコン基板の領域が、絶
縁膜基板表面よりも高い位置にあや、かつ、単結晶シリ
コン側から絶縁膜側に絶縁膜の厚さが次第に厚くなる特
徴を有しており、かつその系にレーザー光。 電子ビーム、ストリップ・ヒーター、フラッシュ・ラン
プの如き加熱源全走査しながら加熱し、当該多結晶又は
非晶質シリコンの全部又はその一部を単結晶化する事を
特徴とした単結晶シリコンの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58090687A JPS59217323A (ja) | 1983-05-25 | 1983-05-25 | 単結晶シリコンの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58090687A JPS59217323A (ja) | 1983-05-25 | 1983-05-25 | 単結晶シリコンの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59217323A true JPS59217323A (ja) | 1984-12-07 |
Family
ID=14005441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58090687A Pending JPS59217323A (ja) | 1983-05-25 | 1983-05-25 | 単結晶シリコンの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59217323A (ja) |
-
1983
- 1983-05-25 JP JP58090687A patent/JPS59217323A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4576851A (en) | Semiconductor substrate | |
JPH05102445A (ja) | 半導体基材の作製方法 | |
JPS59217323A (ja) | 単結晶シリコンの製造方法 | |
JPH02246267A (ja) | 半導体装置の製造方法 | |
JPS6159820A (ja) | 半導体装置の製造方法 | |
JPS58175844A (ja) | 半導体装置の製造方法 | |
JPS5983993A (ja) | 単結晶半導体層の成長方法 | |
JP2863851B2 (ja) | 半導体装置の作製方法 | |
JPS5934626A (ja) | 半導体膜形成方法 | |
JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
JP3295378B2 (ja) | 半導体装置の作製方法 | |
JPH0529214A (ja) | 半導体基板の製造方法 | |
JPH0237713A (ja) | 絶縁体上に半導体材料の薄い無欠陥単結晶細条を形成する方法 | |
JPS5893215A (ja) | 半導体単結晶薄膜の製造方法 | |
JPS58114440A (ja) | 半導体装置用基板の製造方法 | |
JP3144707B2 (ja) | 結晶基材の製造方法 | |
JPS6116530A (ja) | 半導体装置の製造方法 | |
JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
JPH0722120B2 (ja) | 半導体装置の製造方法 | |
JPH0396225A (ja) | 半導体基板の製造方法 | |
JPS60140812A (ja) | 半導体装置の製造方法 | |
JPH0235450B2 (ja) | ||
JPS60144931A (ja) | 半導体装置の製造方法 | |
JPS60257125A (ja) | 半導体装置の製造方法 |