JPS5921189B2 - 電荷転送装置 - Google Patents

電荷転送装置

Info

Publication number
JPS5921189B2
JPS5921189B2 JP53134374A JP13437478A JPS5921189B2 JP S5921189 B2 JPS5921189 B2 JP S5921189B2 JP 53134374 A JP53134374 A JP 53134374A JP 13437478 A JP13437478 A JP 13437478A JP S5921189 B2 JPS5921189 B2 JP S5921189B2
Authority
JP
Japan
Prior art keywords
charge transfer
gate
transfer
charge
transfer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53134374A
Other languages
English (en)
Other versions
JPS5561068A (en
Inventor
祥雄 大久保
正 青木
博司 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP53134374A priority Critical patent/JPS5921189B2/ja
Publication of JPS5561068A publication Critical patent/JPS5561068A/ja
Priority to US06/304,952 priority patent/US4403237A/en
Publication of JPS5921189B2 publication Critical patent/JPS5921189B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866Surface Channel CCD
    • H01L29/76875Two-Phase CCD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1062Channel region of field-effect devices of charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 本発明は、転送チャンネルに例えば900の折れ曲り部
もしくは1800の折り返し部を有する電荷転送装置に
関する。
電荷転送装置は周知のように半導体基板の表面層におい
て信号電荷を所定の方向に転送する機能を有するもので
あり、その基本構成は信号の入力部を形成する信号入力
部、電荷転送部ならびに信号を出力する出力部とを具備
する構成であり、電荷転送部における信号電荷の転送は
転送用クロック信号を電荷転送部のゲート電極に供給す
ることによつて行われる。
第1図は電荷転送装置の代表的な構成例を示す平面図で
あり、図中1は入力部を形成する拡散領域、2は電荷転
送用のクロックパルスと同期したパルスφSによつて入
力信号を標本化するためのゲート、3は注入電荷量を決
める基準直流電圧VRが印加され、常時開の状態を保つ
ゲート、4は転送部第1段のゲートであり、これらによ
つて電荷転送線の入力部が構成されている。
電荷転送線は、その1段か転送用ゲート電極4.5.6
で構成され、これらが多段に接続された構成となつてい
る。また、電荷転送線の終段は拡散領域9、10および
ゲート電極11で形成される出力部に繋り、この出力部
にとりだされた信号電荷がソースフォロワを構成するM
OS型電界効果トランジスタTRを介して出力端子12
に出力される構成となつている。なお、13は入力端子
、14はパルスφSの印加端子、15は直流電圧VRの
印加される端子、16は第1相のクロスパルスφ、の印
加される端子、ITはクロックパルスφ、とは逆相関係
にある第2相のクo ’yクパルスφ2の印加される端
子、そして18は電源電圧VDDの印加される端子であ
る。第2図は、第1図で示した電荷転送装置における電
荷転送線の第1段の構造と、この部分におけるポテンシ
ャル状態を示す図であり、第2図aで示すように半導体
基板19の表面上には一様な厚みでゲート酸化膜20が
形成され、さらに、この上に転送用ゲート電極5〜8が
形成されているが、これらの端部は例えば図示するよう
に酸化膜21を介して重り合う周知の重ね合せゲート構
造となつている。ところで、転送用ゲート電極物質とし
てはこの表面に他の電極との電気的な絶縁を行う酸化膜
を容易に形成することができ、しかも金属性の物質、た
とえば多結晶シリコン、アルミニウム等か用いられる。
また、半導体基板の導電型は被転送電荷か電子であると
きP型とされ、さらにクロツクパルスφ1とφ2の供給
線につなかるゲート電極5,7(以下移送ゲートと称す
)の下部に位置する半導体基板の表面層には、半導体基
板と同一導電型でこれより高い不純物濃度の拡散領域2
2が形成されているか、一方、クロツクパルスφ,とφ
2の供給線に繋るゲート電極6と8(以下蓄積ゲートと
称す)の下部には拡散領域22は存在しない。なお、上
記の転送ゲート電極物質が多結晶シリコンであるときに
は、ゲート酸化膜20ならびにゲート電極間の酸化膜2
1の厚みは、通常1000〜1500人程度とされる。
電荷転送線の1段の構造を上記のような構造とすること
により、転送か行われる時刻において被転送電荷に対す
るポテンシヤルを転送方向に関して非対称形とすること
ができる。
第2図bは第2図aで示した電荷転送線部分におけるポ
テンシヤル状態を示す図であり、点線で示すポテンシヤ
ル状態はクロツクパルスφ1が高レベル″H″、一方、
クロツクパルスφ2が低レベノピL″のときの状態であ
り、また、実線で示すポテンシヤル状態はクロツクパル
スφ1が低レベル6L″、一方、クロツクパルスφ2が
高レベル6H″のときの状態である。
このポテンシヤル状態図から明らかなように、半導体基
板内に形成されるポテンシヤルは非対称形となるが、こ
の非対称形は拡散領域22の作り込みによつて実質的に
得られている。ところで、以上例示してきた電荷転送装
置のように電荷転送線を一直線に配置する構成した場合
、人出力回路をも含む電荷転送線部分の面積に比して配
線等のために必要とされる周辺部分の面積は数倍の大き
さとなり集積度の著るしい低下を招く。
また、電荷転送線の段数が増大すると、この増大につれ
て半導体基板の形状が長大となり、その取り扱いが不便
となることに加えて機械的な強度が低下する不都合が生
じる。このため、電荷転送線の段数が比較的大きな電荷
転送装置の製作に際しては、第3図で示すように電荷転
送線に、たとえば1803の折り返し部を設けることに
よつてこれを屈曲させ、上記の不都合を排除する配慮が
払われている。
第3図は蓄積ゲートのみを実線で示した構式図であり、
図示する例では電荷転送線か折り返し部23〜26によ
り4回にわたる180折の折り返しを受けている。なお
、図中27は入力部、28は出力部そして29はソース
フオロワ増幅器である。上記の折り返し構造を得るため
に不可決な折り返し部23〜26の構造として、従来は
第4図で示すような構造が採用されている。第4図は折
り返し部の具体的な構成とこの前後の電荷転送段の構成
について蓄積ゲートのみ図示した図であり、30,30
″は折り返し部の前段に位置する電荷転送段を構成する
蓄積ゲート、31,31″,32,32′,33,33
″および34は折り返し部を構成する蓄積ゲート、35
,35′は折り返し部の後段に位置する電荷転送段を構
成する蓄積ゲート、そして36,37はチヤンネル遮断
領域である。すなわち、矢印×の方向へ向つて転送され
て来た信号電荷か蓄積ゲート31から34へ転送される
過程で180積折り返され、蓄積ゲート35,35′で
構成される電荷転送段以後の転送方向は矢印×の方向と
なる。なお、図において蓄積ゲート30,31,32,
33および34はクロツクパルスφ1の供給線に接続さ
れ、一方、蓄積ゲート30″,31′,32″,33′
および35′はクロツクパルスφ2の供給線に接続され
る。ところで、電荷転送線を折り返すための折り返し部
を設けた場合、この部分のゲート構造か直線部のゲート
構造とは必然的に異るものとなる。
図一 1示する
例では折り返し部は3一段の電荷転送段で構成されてお
り、直線部から折り返し部に入つた被転送電荷は3一段
の電荷転送線で折り返し転送を受けることになる。しか
しながら図示するところからも明らかなように、かかる
転送ゲート構造とした場合には電荷転送線を形成する転
送ゲートの1段あたりのゲート面積か直線部と折り返し
部において大きく異るところとなり、この差を10%以
下に抑えることは容易でない。このゲート面積の違いは
暗電荷の涌出状態に変化をもたらし、特に電荷転送装置
を一時記憶装置として用いた場合には、信号出力への暗
出力の不均等な重畳によるSN比の低下が生じる。また
、折り返し部のゲート長は直線部のそれに比して著るし
く長くなり、したがつてチヤンネル長そのものも長くな
る。この違いによつて電荷転送速度に変化がもたらされ
、転送効率が低下する不都合も生じる。さらに、電荷転
送線の直線部間の対向間隔Aがゲート配線に 之必要と
される以上に広くなり、半導体基板の面積が増大する不
都合も生じる。本発明は、電荷転送線が屈曲する構造を
具備する電荷転送装置において、電荷転送線を屈曲させ
る部分たとえば折り返し部の存在によつてもたら 1さ
れる不都合を排除するべくなされたものであり、電荷転
送ゲート電極列により構成される一連の電荷転送線路の
少くとも1箇所にその転送方向を45送の整数倍の角度
で屈曲させる屈曲部が存在する電荷転送装置の前記屈曲
部を少くとも2個の 1ゲート電極で構成するとともに
、同ゲート電極に電荷転送線路の直線部に対して転送チ
ヤンネル上において45のの折れ曲りを付与したところ
に本発明の特徴がある。
以下に第5図を参照して本発明の電荷転送装置 二につ
いて詳しく説明する。
第5図は本発明の電荷転送装置における電荷転送線の屈
曲部とその前後の転送段のゲート電極構造を蓄積ゲート
のみを図示してあられした図であり、屈曲部は転送方向
を180あ折り返す構造となつている。
図中38,38′は折り返し部の前段に位置する電荷転
送段を形成する蓄積ゲート、39,39′,40,40
′,41,4V,42,42′,43,43!,44,
44′,45は折り返し部を形成する蓄積ゲート、46
,46″は折り返し部の後段に位置する電荷転送段を形
成する蓄積ゲート、そして36および37はチヤンネル
遮断領域である。
なお、上記の蓄積ゲートのうち、38,39,40,4
1,42,43,44,45および46はクロツクパル
スφ1の供給線に接続され、一方、38″,39″,4
0/,4V,42″,43″,44″、および46′は
クロツクパルスφ2の供給線に接続さ札直線部を矢印×
の方向へ向つて転送されてきた信号電荷は6±段の電荷
転送段で構成される折り返し部で、45段の転送刀向の
折れ曲り転送を4回受け、実質的に180刀折り返され
て蓄積ゲート46,46″で構成される転送段以後の転
送方向は矢印×で示すように反対方向となる。ところで
、第5図で示すように、本発明の電荷転送装置における
電荷転送線の屈曲部は、これの構成要素である蓄積ゲー
トの連続する2個の蓄積ゲート39″,40,41,4
『,42″,43ならびに44,44″がそれぞれ45
,の折れ曲りを有しており、この蓄積ゲート構造とする
ことにより電荷転送線の折り曲げがなされる。
すなわち、蓄積ゲート38′から40′までの転送過程
で先ず1回目の453折り曲げが、蓄積ゲート40″か
ら42までの転送過程で2回目の45ー折り曲げが、蓄
積ゲート42から43′までの転送過程で3回目の45
ー折り曲げが、そして蓄積ゲート43″から46″まで
の転送過程で4回目の454折り曲げがなされ、この4
回にわたる転送線路の折り曲げによつて転送線路がX方
向からX方向と180げ折り返されることになる。なお
、図示する例では45さの折り曲げが、45おの折れ曲
りを有する蓄積ゲートを2個連続させることによつてな
されているが、この数は2個以上であればよい。以上の
ゲート構造とした場合、電荷転送線を形成する各ゲート
の面積を直線部と屈曲部において理論上は全く等しくで
きるが、第5図で示した構造によれば、下表に示すよう
に極めて近いかまたは等しい値となる。この表からも明
らかなように本発明のゲート構造の下では、直線部と屈
曲部に位置する蓄積ゲートの面積ならびに移送ゲートの
面積はほぼ等しいものとなり、従来のようにゲート面積
の違いならびチヤンネル長の違いに基く転送効率の低下
あるいはSN比の低下等の不都合の発生がなく、被転送
電荷の折り返しが滑らかに行われる。
さらに本発明では、連結された蓄積ゲート39,42,
45,39′,41′,40,41,42′,44′お
よび43,44に同一のクロツクパルス供給線を接続す
ることにより、例えば蓄積ゲート39につなかる供給線
が断線しても、蓄積ゲート42につなかる供給線により
蓄積ゲート39にクロツクパルスを供給できるので、断
線事故を十分に保障できる。
因に、従来のものでは、直線部のゲート面積に対する屈
曲部のゲート面積の偏差か+60%程度とすこぶる大き
なものであつたのに対して本発明のものでは+10%以
内の小さな値とすることかできる。
また、第5図で例示した本発明の電荷転送装置では、チ
ヤンネル遮断領域の幅Bが従来のものにくらべて狭くな
り半導体基板面積を小さくする効果も奏される。
なお、以上の説明は2相クロツク電荷転送方式で、かつ
、転送チヤンネルか表面チヤンネルの電荷転送装置を例
になされたが、他の方式、たとえば3相または4相クロ
ツクによる方式あるいは2相クロツクφ,,φ2のいず
れか一方を直流電圧とする方式であつてもよく、また、
転送チヤンネルか埋込みチヤンネルモードを含む場合で
あつてもよい。
さらに、電荷転送路の折り曲げも180もの折り返しで
あるばかりでなく、45も,90もあるいは135るの
折り曲げなどであつてもよい。すなわち、45るの折り
曲げの場合には第5図で示す41以後のゲート電極か不
要となり、90での場合には4Z以後のゲート電極か、
1350の場合には44以後のゲート電極か不要となる
【図面の簡単な説明】
第1図は電荷転送装置の代表的な構成例を示す平面図、
第2図A,bは第1図で示す装置の電荷転送線の1段の
構成とポテンシヤル状態を示す図、第3図は電荷転送線
を180シ折り返した構造とした電荷転送装置の概略図
、第4図は180造の折り返しを行うための従来の折り
返し部のゲート構造を示す図、第5図は本発明の電荷転
送装置において180、の折り返しを行うための折り返
し部のゲート構造を示す図である。 1・・・・・・入力部形成用拡散領域、2・・・・・・
入力信号を標本化するゲート、3・・・・・・常時開と
されるゲート電極、4・・・・・・信号電荷蓄積用ゲー
ト電極、5〜8・・・・・・電荷転送線の1段を形成す
るゲート電極、9,10・・・・・・出力部形成用拡散
領域、11・・・・・・出力部形成用ゲート電極、TR
・・・・・・ソースフオロワトランジスタ、12・・・
・・・出力端子、13・・・・・・入力端子、14・・
・・・・φsの印加端子、15・・・・・・直流電圧R
の印加端子、16,17・・・・・・クロツクパルスφ
1,φ2の印加端子、18・・・・・・電源電圧V。

Claims (1)

    【特許請求の範囲】
  1. 1 電荷転送ゲート電極により構成される一連の電荷転
    送線路の少くとも1箇所に、その転送方向を45°の整
    数倍の角度で屈曲させる屈曲が存在する電荷転送装置に
    おいて、前記転送方向を前記45°の整数倍の角度で屈
    曲させる屈曲部単位要素が、転送チャネル上において、
    電荷転送線路の直線部に対して45°の角度の折れ曲り
    を有する少くとも2個のゲート電極を連続配置して形成
    されていることを特徴とする電荷転送装置。
JP53134374A 1978-10-30 1978-10-30 電荷転送装置 Expired JPS5921189B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP53134374A JPS5921189B2 (ja) 1978-10-30 1978-10-30 電荷転送装置
US06/304,952 US4403237A (en) 1978-10-30 1981-09-23 Charge transfer device having a bent charge transfer channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53134374A JPS5921189B2 (ja) 1978-10-30 1978-10-30 電荷転送装置

Publications (2)

Publication Number Publication Date
JPS5561068A JPS5561068A (en) 1980-05-08
JPS5921189B2 true JPS5921189B2 (ja) 1984-05-18

Family

ID=15126890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53134374A Expired JPS5921189B2 (ja) 1978-10-30 1978-10-30 電荷転送装置

Country Status (2)

Country Link
US (1) US4403237A (ja)
JP (1) JPS5921189B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698866A (en) * 1980-01-09 1981-08-08 Nec Corp Buried channel charge coupled semiconductor device
US4446473A (en) * 1981-04-30 1984-05-01 Fairchild Camera & Instrument Corporation Serpentine charge transfer device
US4479201A (en) * 1981-12-17 1984-10-23 Hughes Aircraft Company Serpentine charge coupled device
JPS58212176A (ja) * 1982-06-02 1983-12-09 Nec Corp 電荷転送装置
JPS6028265A (ja) * 1983-07-27 1985-02-13 Canon Inc 電荷転送デバイス
JPS60111467A (ja) * 1983-11-21 1985-06-17 Sony Corp 電荷結合装置
GB2164493B (en) * 1984-09-14 1989-01-18 Rca Corp Ccd structures using charge funnels
FR2597647B1 (fr) * 1986-04-18 1992-06-12 Thomson Csf Registre a decalage a transfert de charge muni d'un dispositif de lecture en tension sur diode flottante
JP2504845B2 (ja) * 1989-10-06 1996-06-05 シャープ株式会社 固体撮像装置
JP2842724B2 (ja) * 1992-02-06 1999-01-06 シャープ株式会社 電荷転送素子
FR2699726B1 (fr) * 1992-12-22 1995-01-27 Thomson Csf Semiconducteurs Registre à décalage à transfert de charges avec dispositif de lecture amélioré.
US7855742B2 (en) * 2006-03-30 2010-12-21 Fujifilm Corporation Solid state imaging device with horizontal transfer paths and a driving method therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971003A (en) * 1974-11-18 1976-07-20 Rca Corporation Charge coupled device imager
IT1091869B (it) * 1977-04-11 1985-07-06 Rca Corp Struttura ad accoppiamento di carica

Also Published As

Publication number Publication date
US4403237A (en) 1983-09-06
JPS5561068A (en) 1980-05-08

Similar Documents

Publication Publication Date Title
JPS5921189B2 (ja) 電荷転送装置
JPH02246261A (ja) コンデンサ構造とモノリシック電圧掛算器
JPS6233751B2 (ja)
US6111279A (en) CCD type solid state image pick-up device
US4562452A (en) Charge coupled device having meandering channels
US4156858A (en) Charge transfer transversal filter
US5019884A (en) Charge transfer device
JP2864553B2 (ja) Ccd遅延装置
JPS60136258A (ja) 電荷結合装置
JPH02271685A (ja) 超伝導三端子素子およびその製造方法
JPH06224229A (ja) Hccd
JP3208829B2 (ja) 電荷結合装置
JPH0423334A (ja) 電荷転送装置
JPH05243281A (ja) 半導体装置及びその製造方法
JP2674346B2 (ja) ジョセフソン素子及びその製造方法
JP3152920B2 (ja) 電荷転送装置およびその製造方法
JPH03177029A (ja) 半導体装置
JPS6115592B2 (ja)
JPS5885566A (ja) 電荷結合デバイスの製造方法
JPS5847868B2 (ja) デンカテンソウソシ
JPS63308380A (ja) 電荷転送装置
JPH0127593B2 (ja)
JPH0669048B2 (ja) 電荷転送装置
JPH03161940A (ja) 電荷転送装置
JPS6338253A (ja) 半導体装置