JPS5921126A - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JPS5921126A JPS5921126A JP57130819A JP13081982A JPS5921126A JP S5921126 A JPS5921126 A JP S5921126A JP 57130819 A JP57130819 A JP 57130819A JP 13081982 A JP13081982 A JP 13081982A JP S5921126 A JPS5921126 A JP S5921126A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- control signal
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は入出力兼用外部端子を南して、内部のデータ線
との間で入力と出力とを相互に選択することができる入
出力回路に関するものである。この種の入出力回路はコ
ンピュータなどのデータ処理装置に広く用いられ、今日
では、″ｌ′、導体集積回路内に一体化し２て構成され
でいる。、従来例の構成とその問題点 従来の代表的な入出力回路は、第１図に概要を示すよう
に、半導体集積回路（ＩＣ）１に入出力兼用の外部端子
２を設け、これに出力用トライステー １− ／＜ノノ
ア３と入力用トライステートバッファ４とを互いに逆向
きに接続し、これらを入力／出力・制御信号発生回路（
以下、Ｉ１０制御回路と略す）６によって選択し、デー
タ線６との間で信号に股を行なわせるものである。この
回路装置で出力用トライステートバノノア３および入力
用トライステートバッファ 線６の信号を外部端子２に引き出す出力選択回路および
データ線６へ外部から信号を与える入力選択回路として
の役割を担うものである。／＞− この回路装置の出
力電圧レベルで別の外部装置を制御したい場合、内部デ
ータ線６の信号を外部端子２に導出してオＵ井」するこ
とはできるが、この場合には、内部データ線６の信号レ
ベルがその制御期間中所定のレベルに採泥れなければな
らないから、この内部データ線６を同時に使用して、こ
のデータ線６に結合されている内部機能回路相互間でめ
□データ転送を行なう□ことができない。特に、外部・
装置を長期に一定の状態に保持する制御状態が選定され
る場合には、その期間中、外部端子２の出力レベルを固
定し々けれワなら力いので、内部データ線の利用効率は
一段と悪化することになる。
との間で入力と出力とを相互に選択することができる入
出力回路に関するものである。この種の入出力回路はコ
ンピュータなどのデータ処理装置に広く用いられ、今日
では、″ｌ′、導体集積回路内に一体化し２て構成され
でいる。、従来例の構成とその問題点 従来の代表的な入出力回路は、第１図に概要を示すよう
に、半導体集積回路（ＩＣ）１に入出力兼用の外部端子
２を設け、これに出力用トライステー １− ／＜ノノ
ア３と入力用トライステートバッファ４とを互いに逆向
きに接続し、これらを入力／出力・制御信号発生回路（
以下、Ｉ１０制御回路と略す）６によって選択し、デー
タ線６との間で信号に股を行なわせるものである。この
回路装置で出力用トライステートバノノア３および入力
用トライステートバッファ 線６の信号を外部端子２に引き出す出力選択回路および
データ線６へ外部から信号を与える入力選択回路として
の役割を担うものである。／＞− この回路装置の出
力電圧レベルで別の外部装置を制御したい場合、内部デ
ータ線６の信号を外部端子２に導出してオＵ井」するこ
とはできるが、この場合には、内部データ線６の信号レ
ベルがその制御期間中所定のレベルに採泥れなければな
らないから、この内部データ線６を同時に使用して、こ
のデータ線６に結合されている内部機能回路相互間でめ
□データ転送を行なう□ことができない。特に、外部・
装置を長期に一定の状態に保持する制御状態が選定され
る場合には、その期間中、外部端子２の出力レベルを固
定し々けれワなら力いので、内部データ線の利用効率は
一段と悪化することになる。
第２図は、内部データ線の利用効率の改善をはかるため
に用いら□れる従来構成例を示すものである。この回路
構晟では、内部□デー□り線６と出力用トライステート
バッファ３との藺に切換え回路７を設け、この回路７を
切換え制御信号（線）８によって制御するようになされ
ている。すなわち、第２図示の回路は、切換え制御信号
８を切換え回路γおよびＩ１０制御回路６に加えて、こ
れら両回路６および７から得られる制御信号でもって出
力用トランステートバッファ３’Ｑ出力を特定状態、た
とえばロウレベル（以下“Ｌ”と表わす）に固定するこ
とができるように構成されたものである。
に用いら□れる従来構成例を示すものである。この回路
構晟では、内部□デー□り線６と出力用トライステート
バッファ３との藺に切換え回路７を設け、この回路７を
切換え制御信号（線）８によって制御するようになされ
ている。すなわち、第２図示の回路は、切換え制御信号
８を切換え回路γおよびＩ１０制御回路６に加えて、こ
れら両回路６および７から得られる制御信号でもって出
力用トランステートバッファ３’Ｑ出力を特定状態、た
とえばロウレベル（以下“Ｌ”と表わす）に固定するこ
とができるように構成されたものである。
この回路によれば、切換え制御信号（＃ｉり８の入力に
よって、外部端子２の出力レベルを特定状態に設定する
ことができるから、内部データ線６が、これに結合され
た他の機能回路間で任意にデータの受授線として利用で
きる利点はあるが、反面、切換え回路７およびＩ１０制
御回路６を出力状態に設定するための選択ゲート手段々
らびにそれらの配線を余分に付加しなけれはならないの
で、回路構成が一段と複雑化する難点もある。
よって、外部端子２の出力レベルを特定状態に設定する
ことができるから、内部データ線６が、これに結合され
た他の機能回路間で任意にデータの受授線として利用で
きる利点はあるが、反面、切換え回路７およびＩ１０制
御回路６を出力状態に設定するための選択ゲート手段々
らびにそれらの配線を余分に付加しなけれはならないの
で、回路構成が一段と複雑化する難点もある。
発明のｌ１ □本発明は
、上述の従来装置にみられた問題点を解消するものであ
り、簡単な選択手段によって、外部端子の出力レベルを
固定し得る入出力回路を提供するものである。
、上述の従来装置にみられた問題点を解消するものであ
り、簡単な選択手段によって、外部端子の出力レベルを
固定し得る入出力回路を提供するものである。
発明の構成
本発明は外部端子と内部データ線との間に存在する出力
選択回路に対して、内部データ線信号を選択する出力選
択制御信号とその出力選択制御信号を禁止できる第２制
御信号とを結合するゲート回路手段を設けたものである
。すなわち、本発明り線□との間に、Ｉ１０制御回路の
信号により選択的に応動する出力選択回路部および入力
選択回路□部をそなえるとともに、前記出力選択回路部
に対して、前記Ｉ１０制御回路からの出力選択制御信号
とその出力選択制御信号を禁止できる第２制御２制御信
号に対応させて前記入出力兼用外部端子を所定の出力・
べ・訂に固定する回路手段をそなえた入出力回路を提案
するのであり、これによって、前述の目的を達成し得る
のである。
選択回路に対して、内部データ線信号を選択する出力選
択制御信号とその出力選択制御信号を禁止できる第２制
御信号とを結合するゲート回路手段を設けたものである
。すなわち、本発明り線□との間に、Ｉ１０制御回路の
信号により選択的に応動する出力選択回路部および入力
選択回路□部をそなえるとともに、前記出力選択回路部
に対して、前記Ｉ１０制御回路からの出力選択制御信号
とその出力選択制御信号を禁止できる第２制御２制御信
号に対応させて前記入出力兼用外部端子を所定の出力・
べ・訂に固定する回路手段をそなえた入出力回路を提案
するのであり、これによって、前述の目的を達成し得る
のである。
実施例の説明
第３図は本発明の実施例回路構成をブロック図で示した
ものであり、第１図示の従来例と対比すると、それに、
第２制御信号としての切換え制御□信号（線）８０入力
部をもったゲート回路部９がのである。さらに、第４図 は、第３図中のゲート回路部９および出力用トライステ
ートバッファ３の内部構成を最も単純な論理素子で表現
した実施例回路図である。出力用トライステートバッフ
ァ３は、通常、出力トランジ１２および同１３との組合
せで構成されている。
ものであり、第１図示の従来例と対比すると、それに、
第２制御信号としての切換え制御□信号（線）８０入力
部をもったゲート回路部９がのである。さらに、第４図 は、第３図中のゲート回路部９および出力用トライステ
ートバッファ３の内部構成を最も単純な論理素子で表現
した実施例回路図である。出力用トライステートバッフ
ァ３は、通常、出力トランジ１２および同１３との組合
せで構成されている。
そこで、第４図の実施例では、それらに対して２人力Ｎ
ＯＲゲート１４を付加し、これに切換え側力選択制御信
号をそれぞれ入力するようになしたものである。第４図
示の回路によると、切換え制御信号（線）８をハイレベ
ル（以下、ｗ Ｈ’ｎと表わす）にすると、外部端子２
の電位レベルは一義的にＬ ｎに固定することができる
。ずなわ″ち、この回路で、切換え制御信号（線）８を
′″Ｈ″′にすると、ＮＯＲゲート１４６びＮＣ）’Ｒ
ゲートするは、いずれも、他の入力レベルには無関係に
、出力”Ｌ”とｆｉす、ＮＯＲゲート１３１ｄ 出力”
Ｈ”、５゜。。結果、出カリ、ジオタ、。；よび同１
１がそれぞれＮチャネルエン／・ンスメント形ＭＯ３Ｆ
ＥＴで形成されていると□、出力トランジスタ１０がオ
フ状態、出力トランジスタ１１かオン状態となり、外部
端子２は出力ｌ・ランジスタ１１のトレイン′１程位、
すなわち接地電位のＬ″に固定される。−まだ、切換え
制御信号８をＬ Ｉ＋にすると、各ＮＯＲゲ＝ト１２，
１３．１４は、ぞれぞｉｔ、、Ｉ１０制御回路５からの
出力選択制御信号ＩＫＡへ存する動作状態になり、外部
端イ２は通常の入出力兼用端子とし、でのいずれかのレ
ベルに選択設定さｆ−ｒ−る。
ＯＲゲート１４を付加し、これに切換え側力選択制御信
号をそれぞれ入力するようになしたものである。第４図
示の回路によると、切換え制御信号（線）８をハイレベ
ル（以下、ｗ Ｈ’ｎと表わす）にすると、外部端子２
の電位レベルは一義的にＬ ｎに固定することができる
。ずなわ″ち、この回路で、切換え制御信号（線）８を
′″Ｈ″′にすると、ＮＯＲゲート１４６びＮＣ）’Ｒ
ゲートするは、いずれも、他の入力レベルには無関係に
、出力”Ｌ”とｆｉす、ＮＯＲゲート１３１ｄ 出力”
Ｈ”、５゜。。結果、出カリ、ジオタ、。；よび同１
１がそれぞれＮチャネルエン／・ンスメント形ＭＯ３Ｆ
ＥＴで形成されていると□、出力トランジスタ１０がオ
フ状態、出力トランジスタ１１かオン状態となり、外部
端子２は出力ｌ・ランジスタ１１のトレイン′１程位、
すなわち接地電位のＬ″に固定される。−まだ、切換え
制御信号８をＬ Ｉ＋にすると、各ＮＯＲゲ＝ト１２，
１３．１４は、ぞれぞｉｔ、、Ｉ１０制御回路５からの
出力選択制御信号ＩＫＡへ存する動作状態になり、外部
端イ２は通常の入出力兼用端子とし、でのいずれかのレ
ベルに選択設定さｆ−ｒ−る。
発明の効果
本発明によれば、外部端子と内部データ線との間に存在
する出力選択回路（て対し、て、内部データ線信弓存選
択する出力選択制御信号とその出力選択制御信号を禁止
できる第２制御信号とを結合するゲート回路手段を設け
たことによって、入出力兼用外部端子の電位を所定レベ
ルに確実に保持し？！、Ｊるとともに、内部データ線は
その内部機能回路用１１４間でのデータ処理を自在にす
るＣとができるので、同データ線の高効率利用がなされ
る。まだ、本発明の回路構成は全体として簡素であり、
２Ｆ導体集積回路に組み込む場合Ｖ〈二有効である。
する出力選択回路（て対し、て、内部データ線信弓存選
択する出力選択制御信号とその出力選択制御信号を禁止
できる第２制御信号とを結合するゲート回路手段を設け
たことによって、入出力兼用外部端子の電位を所定レベ
ルに確実に保持し？！、Ｊるとともに、内部データ線は
その内部機能回路用１１４間でのデータ処理を自在にす
るＣとができるので、同データ線の高効率利用がなされ
る。まだ、本発明の回路構成は全体として簡素であり、
２Ｆ導体集積回路に組み込む場合Ｖ〈二有効である。
成ブロック回路図である。第３図は本発明実施例の入出
力回路の構成ブロック回路図であり、第４図は同実施例
の入出力回路の１要部回路構成図である。 １−・・・・・半導体集積回路、２・ ・・外部端子、
３・・・・・出力用トライステートバッファ、４・・・
・・入力Ｊｔ’ｌトライスデートバッファ ６ ・・内部データ線、了・・・・出力切換え回路、８
・・・切換え制御信号線、９・・・・・ゲート回路ｇｌ
（、１０。 １１ ・・・・出力トランジスタ、１２，１３．１４・
・・・ＮＯＲゲート（回路要素）。 代理人の氏名 弁理」 中 尾 敏 男 ほか１名第１
図 １ ［− ”−−一 第２図 ＋−−−−−−− 第３図 第４図 ’ −、−−４−一一一、−
力回路の構成ブロック回路図であり、第４図は同実施例
の入出力回路の１要部回路構成図である。 １−・・・・・半導体集積回路、２・ ・・外部端子、
３・・・・・出力用トライステートバッファ、４・・・
・・入力Ｊｔ’ｌトライスデートバッファ ６ ・・内部データ線、了・・・・出力切換え回路、８
・・・切換え制御信号線、９・・・・・ゲート回路ｇｌ
（、１０。 １１ ・・・・出力トランジスタ、１２，１３．１４・
・・・ＮＯＲゲート（回路要素）。 代理人の氏名 弁理」 中 尾 敏 男 ほか１名第１
図 １ ［− ”−−一 第２図 ＋−−−−−−− 第３図 第４図 ’ −、−−４−一一一、−
Claims (1)
- 入出力兼用外部端子と内部データ線との間に、入力／出
力・制御信号発生回路のイ＝号により選択的に応動する
出力選択回路部および入力選択回路部をそなえるととも
に、前記出力選択回路部に対しで、前記入力／出力・制
御信号発生回路からの出力選択制御信号とその出力選択
制御信号を禁止できる第２制御イ計弓とに応動するゲー
トｌ：Ｇｊｌ路部を結合し２、前記第２制御信号に対応
させて前記入出力兼用外部端子を所定の出力レベルに固
定する回路手段をそなえた入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130819A JPS5921126A (ja) | 1982-07-27 | 1982-07-27 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130819A JPS5921126A (ja) | 1982-07-27 | 1982-07-27 | 入出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5921126A true JPS5921126A (ja) | 1984-02-03 |
Family
ID=15043450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57130819A Pending JPS5921126A (ja) | 1982-07-27 | 1982-07-27 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921126A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55155425A (en) * | 1979-05-24 | 1980-12-03 | Matsushita Electric Works Ltd | Circuitless switching seesaw switch |
| JPH01233613A (ja) * | 1988-03-07 | 1989-09-19 | Internatl Business Mach Corp <Ibm> | 並列通信兼直列通信用の単一のコネクタを有する印刷装置 |
-
1982
- 1982-07-27 JP JP57130819A patent/JPS5921126A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55155425A (en) * | 1979-05-24 | 1980-12-03 | Matsushita Electric Works Ltd | Circuitless switching seesaw switch |
| JPH01233613A (ja) * | 1988-03-07 | 1989-09-19 | Internatl Business Mach Corp <Ibm> | 並列通信兼直列通信用の単一のコネクタを有する印刷装置 |
| JPH05732B2 (ja) * | 1988-03-07 | 1993-01-06 | Lexmark Int Inc |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3258866B2 (ja) | 集積回路 | |
| US5532630A (en) | Receiver circuit with a bus-keeper feature | |
| US4680487A (en) | Input/output port including auxiliary low-power transistors | |
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| CA1285324C (en) | Temperature compensated output buffer | |
| US5305443A (en) | Microprocessor with low power bus | |
| JP3256554B2 (ja) | 半導体集積回路装置 | |
| US6342996B1 (en) | Single gate oxide high to low level converter circuit with overvoltage protection | |
| JPS5921126A (ja) | 入出力回路 | |
| US5880606A (en) | Programmable driver circuit for multi-source buses | |
| US6292026B1 (en) | Semiconductor device and electronic apparatus using the same | |
| JPS6054519A (ja) | 入出力回路 | |
| JP3093410B2 (ja) | オープンドレイン型出力回路 | |
| JPH02266609A (ja) | セット・リセット式フリップフロップ回路 | |
| JPH0316427A (ja) | 入出力兼用装置 | |
| JPH0537343A (ja) | 双方向バツフア | |
| JP2548813B2 (ja) | ガリウム砒素半導体集積回路 | |
| JPS6281118A (ja) | 入出力回路 | |
| KR200258232Y1 (ko) | 데이터 입력 패드 | |
| JPH05166361A (ja) | 半導体集積回路装置 | |
| JPH0237067Y2 (ja) | ||
| JP2500775B2 (ja) | 半導体集積回路 | |
| JPH05166931A (ja) | 半導体集積回路 | |
| JPS62163414A (ja) | 低電力入力バツフア回路 | |
| JPS618681A (ja) | 半導体集積回路 |