JPS59210512A - デイジタル信号再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明のオ１１用分野〕 本発明は、ディジタル信号再生回路に係り、特に、波形
等化回路としてディジタルフィルタを用いたディジタル
信号再生回路に係るものである。

〔発明の背景〕

まず、従来のディジタル信号再生回路について説明する
。伝送系を介して受信されたディジタル信号、壕たけ、
記録媒体から再生されたディジタル信号から、データを
正しく抽出しようとする場合、伝送系において、１たけ
記録媒体からの記録・再生時において、特性の劣化を受
ける。

さらに、受信または再生ディジタル信号からデータを読
み込む為のクロックを再生する必要がある。この関係を
第１図により説明する。

第１図Ａのディジタル信号を伝送系または記録媒体を経
て受信，再生して得られる信号（以下、再生信号と称す
る）は、例えば、同図Ｂのように、歪んだ波形となる。

この波形Ｂを一定のレベルして比較（スライス）シ、そ
の正負により１１“または０“を判定した出力が、第１
図の波形Ｃである。

明らかなように、Ｃの波形では、記録波形Ａにおけるパ
ルス長およびパルス間隔（以下、パルス長と称−ｒる）
Ｔ、１．５Ｔ、２Ｔ及びＴが夫々１．２Ｔ　、　１．２
Ｔ　、　７．５Ｔ及びり、７Ｔとなり、誤りを生ずる。

この為、所定の等化回路を設け、再生信号ＢをＤのよう
な波形にする。この信号りを比較電圧りと比較し、スラ
イスした場合、比較後の出力は波形Ｅとなる。この場合
、得られる出力波形Ｅは、原の記録波形Ａと等し２くな
り、信号を正しく取り込む事が出来る。

以上の如く、再生信号に伝送系の特性を補正するような
等化回路を設ける事により、信号の取り込みを誤りなく
実行できるようになる。

このような手段の従来例について、第２図を用いて説明
する。

受信または再生された入力信号ｙは、再生増幅器２′で
増幅され、この増幅された信号ヱ′は、等化回路ずで所
定の波形等化を施こされる。このようにして得られた等
化信号ｊ′は、コンパレータヱ′により、所定のレベル
で１Ｈ“　％％Ｌ／／（または％　１　／／　、　％　
０／／　）に判定される。

このコンパレータ出力ａ／を用い、クロック再生回路籾
′でデータを取り込む為のクロックｊ′を生成する。コ
ンパレータ出力４′はラッチ回路１１′で、クロック５
′により取り込まれる。

ここで、クロック５′の周期は、データの周期に等しく
、かつそのエツジは、コンパレータ出力４′における信
号エツジから所定の時間、例えばデータの周期の１／２
だけ遅れた位置に設定されるのが普□通である。

このように設定する事により、立上りまだは立下りエツ
ジの変動および、エツジ位置におけるコンパレータ出力
のチャタリング等の影響を受ける事なく、信号の１１″
および′０“を正しく判定してデータを取り込む事がで
きる。

なお、上記等化回路８としては、通常の涙波回路才たけ
トランスバーサルフィルタ等が用いられることが多い。

他方、特性の設定のしやすさや自動等化等を問題とする
場合には、ディジタルフィルタが有効とされている。こ
の場合には、再生信号をディジタル信号に変換してディ
ジタルフィルタ回路に入れ、同出力を再びアナログ信号
に変換する必要があった。

さらに、このよう（して得られた信号Ｅ（第１１図）よ
り、データを取り込む為のクロックを再生し、同タロツ
クによりデータの１１１　／／　、　％Ｓ　Ｏ／／（又
は％　Ｈ／／　、　１％　Ｌ　／／　）を判定して取り
込むことが必要である。

ここで、クロックの再生には信号Ｅを用い、また、その
だめの具体的袋筒としては、タンク回路、ＰＬＴ、回路
や調歩式同期回路等が使用される。

以上のように、従来の回路構成では、データ取り込みの
為に、等化回路、クロック生成回路等が夫々必要とされ
ていたので、一般に、構成が′ａ雛化し、信頼性の向上
やコスト低減が難がしいという欠点があった○ 〔発明の目的〕 本発明の目的＋ｄ、前述の欠点を除去し、構成を簡略イ
ヒ１〜で信顆性向上やコスト低減を実現することのでき
るディジタル信号再生回路を提供することにある。

〔発明の枡要〕

前記の１的ｆ４成するために、本発明において１件、波
形等化（四路と］７てディジタルフィルタを用い、その
ディジタル出力の符号反転点、すなわち、ディジタル信
号の零鎖交点およびエツジ間隔を求め、前記エツジ間隔
を予定の信号周期に標準化して、そのデータを一旦メモ
リに記憶させ、さらに前記メモリから予定の周期で前記
データを読出すようにした点に特徴がある。

〔発明の実施例〕

本発明の一実施例を第３図により説明する。

入力信号２１′は、アナログ・ディジタル変換回路（以
下Ａ　Ｉ）　Ｃと称する）２７′によりディジタル信号
に変換される。この場合、標本化周期Ｔｓ及び量子化ビ
ット数ＮＱが、夫々、信号エツジの再生条件１満たす値
に設定されることは、当然である。

変換されたディジタル信号２２′は、ディジタルフィル
タ（以下ｆ）　ｉ　Ｆと称する）２８′により所定の波
形等化を受ける。ここで、波形等化としては、例えば入
力信号の主鎖交点が、ディジタル信号のエツジに等しく
なるようにするため等化回路をも含めた信号系の伝送特
性が、例えば２乗余弦波形のスペクトル分有するように
設定する。

この等化された信号、即ち］）　Ｉ　Ｆ’　２Ｂ’の出
力２３′を、従来（ｄ再びアナログ信号に変換していた
が、本発明では、このディジタル信号２３′からエツジ
検出回路２９′により主鎖交点のタイミングを算出する
。エツジ検出回路２ソ′の動作については、後で詳細に
説明する０ 次に、主知交点のタイミング出力２４′　より、エツジ
間隔算出回路３０′により主鎖交点間隔（−例を、第６
図Ｂ　（Ｃ示す）を算出する。この演算は、タイマーと
減算器などを用いて実行することができる１、 この主鎖交点間隔出力に基づいて信号周期を判定も（２
くは標準化し、第６図のＣに示す）くターンで、メモリ
３１／に順次書き込んで行く。

なお、前述したよってこの主知交点間隔は、信号の各校
ジッター等により必ずしも一定（ｉｌ″Ｉとはならない
。したがって、例えば、周期′１゛ｌと周期Ｔ２とを有
し、かつ、ｔ１゛ｚ＝　、＋、ｓＴＩの関係が成立する
ような信号に於いて、主鎖交点１”ｏｉ隔がＴＩと′ｉ
゛２との〒＋＝＋値、即ち’ｉ’ｌ　カラ１．５　’、
ｌ’＋　’ｒ、　ｆ　ｔＤ　１４１４）値を示した場合
にσ、Ｔ１とＩ？の区別がつけられない。

このような場合、例えば１．２５Ｔ　１未満の」、４合
はＴ１とし、１．２５１’＋以上の場合を１−２とし−
Ｃ判別する方法が取すする。前述のよりな判別′？ξグ
こｆ、ｙ、ｊ：標準化は、比較器や変１ｆ８テーブルな
どによ・りて各易に実施することができる。以上の他、
主知交点の異常または直流分の重畳等により？ｆｆのエ
ツジ間隔もしくは後のエツジ間隔がＴ１もしくはＴ２よ
り大きな値であった場合、該エツジ間隔（ｄ　Ｔ　１も
しくはＴ２より小さくなる要素が犬である可能性が大き
い事や、全体的に周期が長くもしくは短かくなっている
事などの前後のエツジ間隔をも考慮する事により更に誤
りを低減する事が出来る。

以下第４図の波形図により、本発明のエツジ検出動作を
更に詳細に説明する。

第４図Ａ）　　ｉ’ｌ：、各標本化点の値と信号波形と
の関係を示したものである。ここで、標本化点の間隔は
例えば１定値τとする。また、ｔ、１、ｏおよびｔｎｏ
ｌｄそれぞれ主鎖交点の時刻を表わす。

本発明は、周期τで標本化したデータに基づいて、この
主鎖交点の時刻を検出しようとするものである。

本発明では、この為に、先ず、標本点の信号の極性が変
化する位置を探す。例えば、同図Ａ）の例では、ｔｍ　
−ｔｍ　＋　１　　間及びｔｎ−ｔｎ＋１　間で信号の
極性の反転がある。従って、この間の時刻に主鎖交点ｔ
ｍｏ及びｔｎｏがある事がわかる。

これら各２点における対のデータｔｒｎとｔｒｎ＋１及
びｔｎとｔｎ＋１を用い、同図Ｂ）に示す如く直線近似
することによって主鎖交点が検出できる。

例えば、各標本点のデータＤｔｍ　、　Ｄｔｍ＋１　＋
　Ｄｔｎ及びＤｔｎ＋１から次式により主鎖交点Ｔｍｏ
及びＴｎｏを算出する事が出来る。

Ｔｍｏ　＝ｊｍ４−．　　　Ｄｔｍ　　　（ｔ＋ｎ＋　
ｉ−ｔｍ）Ｄｔｍ　−Ｄｔｍ　＋　１ Ｔｎｏ　＝ｔｎ＋　　　　Ｄｔ”　　　（ｔｎ＋１−ｔ
ｎ　）１）ｔｎ　−Ｄｔｎ＋１ しかし、このような手法で得られた主鎖交点の時刻Ｔｍ
ｏ及びＴｎｏは、例えば同図Ｃ）におけるＴｍｏの如く
、実際の主鎖交点の時刻ｔｍｏとは必ずしも一致しない
。

この対策としては、ある等化処理を行なった信号または
、ある伝達関数を有する系を経た信号の立下り曲線およ
び立上り曲線は、所定の関数で近似できるという事実を
利用して、この近似１ガ数形を予め求めておき、標本点
の値から同関数に基づいて主鎖交点を算出するようにす
るのがよい。

第４図Ｄ）は、このような手法より主鎖交点ｔｍｆを算
出する例を示すものである。この図から、上記直線近似
によって求めた同値Ｔｍｏに比較して、信号の実際の主
知交点により近い値が得られることが明らかである。

なお、以上に於いて、標本点の間隔てが信号の立上りま
たは立下り特性より充分細かい場合にけ、１３）の手法
でも充分であり、Ｄ）の手法は標本点の間隔があらくな
った場合に有効である。

以上の如く、本実施例によれば、主鎖交点の両側の標本
値から、直線または所定の関数近似により主鎖交点を算
出するようにしたもので、標本化周期よりも細かい精度
で主鎖交点のタイミングが求められる。このことは、演
算等に時間を要するＩ）　Ｔ　Ｆ演算処理を比較的粗い
間隔で実行する事が出来ることを意味している。

また、信号再生にディジタルフィルタを用いて主知交点
を求める場合に、前記主鎖交点すなわち、データの変化
する点付近のデータについては、すべてのサンプル点で
信号処理演算を行ない、データの変化しないところでは
、数サンプルのデータをとばして演算を行なうようにす
れば、演算回数を削減して、より効率的なディジタル信
号処理を行なうことができる。

以下に、この場合の具体例について説明するが、理解を
容易にするために、第７図に、周波数特性補正回路とし
てＦ”ＩＲディジタルフィルタを用いた、従来のディジ
タル信号処理回路を、　　示し、まずこれについて概略
を説明する。

第７図において、１はシフトレジスタ、２は信号入力端
子、３はシフトクロック入力端子。

４はマルチプレクサ、５はデータ切換え信号入力端子、
６は乗算器、７はリードオンリーメモリー、８はアドレ
ス入力端子、９はデータラッチ、１０はデータクリア信
号入力端子、１１はデータラッチ信号入力端子、１２は
加算器、１６はデータランチ、１４はディジタルデータ
出力端子９１５はデータクリア信号入力端子、１６はデ
ータラッチクロック信号入力端子である。また、第８図
は第７図の回路のデータ入力信号と出力信号波形である
。

第７図のイ！ｊ号１から１２の部分により構成される回
路？ｄ、ＦＩＲディジタルフィルタと呼ばれるものであ
る。ここでは、−例として、５つのサンプル点より演算
する回路を示している。これば群遅延がなく、任意の周
波数特性が得られることを特徴としている。

次に、この回路の動作を説明する。。

まず、歪んだディジタルデータをさらにＡ　Ｄ変換した
データ（第６図に符号２２で示すようなもの）を信号入
力端子２より入力する。つぎ（Ｃシフトレジスタ１の各
ステージＥ、Ｄ、Ｃ，ＢＡに入力されたデータと、リー
ドオンリーメモＩＪ　−７Ｋ入っている第９図のインパ
ルス応答のデータに２．に４１　、　ｋｌ、　ｋ２をそ
れぞれマルチプレクサ４で切換えて乗算器６で乗算を行
なう。

そして、それぞれの演算を行なったデータを加算器１２
で加算することにまり、シフトレジスタ１のＣに入って
いるデータに対応した、時刻での周波数特性を補正した
データが得られる。

この場合、良く知られているように、リードオンリーメ
モリ７のデータを変えることにより、任意の周波数特性
の補正が行なえる〇 補正されたデータはディジタル信号であるから、そのサ
インビットを見れば、データが、正から負、または負か
ら正に変わる変更点がわかる。

例えば、第８図（ａ）のようなデータの場合、Ｆ　Ｉ　
Ｒディジタルフィルタの出力をそれぞれＸ０ｘｌ　ｌ　
Ｘ２〜ｘｎとすると、Ｘ４がらＸ５のところで正から負
にかわりその旨の信号が加算器１２の後のデータ　ラッ
チ９からデータラッチ１５に送られ、データラッチ信号
入力端子１６より入力された信号によりラッテされてデ
ータ出力端子１４より必要なディジタルデータが出力さ
れる。

第７図の構成の場合、第８図（ａ）に示すデータの本当
の主鎖交点”Ｊ　フｂは変更点はｙであるのにサンプリ
ングのタイミングにより変更点または零錯父点がＸ５の
七ごろになってしまい、もとのデータの変に点とは異な
ったところでデータが反転していると判定されることに
なる。

それを防止するためには、サンプリングの間隔てを短か
くすれば、データの変更点をより正゛確にとらえること
カニできる。しかし、その反面演算を行なうサンプル点
の増加によってディジタルフィルタの演算速度が間にあ
わなくなるという問題を生ずるー 第１０図は前述の問題を解決した具体例であり第７図の
回路に付加されたものは、ランダムアクセスメモリー１
７．ＡＮＤゲート１８．データラップづ９．排他的論理
和ゲート（以下）ｉ′！ＸＯＲ、ゲートト称する）２０
．シフトレジスタ２１．比較器２２．２！ｌ、インバー
タ２４．がＯＲゲート２５．　ＡＮＤゲート２６．がマ
ルチプレクサ２７．２Ｂ、データ切換え信号入力端子２
９．ＥＸＯＲゲート６０．逆シフト信号入力端子ろ１．
データラッチクリア信号入力端子３２およびデータラッ
チクロック入力端子５６である。

この回路において、符号１から１２マでの部分で構成さ
れるＦ　Ｉ　Ｒディジタルフィルタの働きは、第７図の
場合と同じであるが、シフトレジスタの段数が１つ増え
ている。

ここで、第８　＋ｆｉ　（ａ）に示した歪んだディジタ
ルデータをＡ　Ｉ）変換１〜たデータＸＩからＸ　ｎ　
ｌｌまランダムアクセスメモリー１７に一旦蓄えられる
　次にそのデータ（ｄシフトレジスタ１に送られる。

このとき、シフトレジスタ１の各段Ｅ、Ｉ’３゜Ｃ，Ｂ
、Ａに、捻れそれ第８図（ａ）のｘｏ　ｌ　ＸＩ　＋　
Ｘ２ｘａ　ｌ　７４のサンプル点でのデータが入ってい
るとすると、ＦＴＲ，ディジタルフィルタにおいて、周
波数行性の補正を行われた、第８図（ａ）のサンプル点
ｘ２のデータは、シフトレジスタ２１０Ｍ段に入れられ
る。

第７図の例では、引続きシフトレジスタ１を１段シフト
して、次のサンプル点Ｘ５のデータを入れてサンプル点
Ｘ３における演算をしていたが第１０図の例では、２段
シフトして、シフトレジスタ１の各段Ｆ、Ｅ、Ｄ、Ｃ，
Ｂ、Ａには、第８図（ａ）のｘｉ　ｌ　７２　＋　Ｘ３
　＋　Ｘ４　＋　ｘｓ　ｌ　Ｘ６のサンプル点のデータ
が入る。

したがって、このときけ、サンプル点Ｘ４のデータを求
める演算がなされ、周波数特性の補正を行なった→ノン
プル点Ｘ４のデータがシフトレジスタ２１のＭ段に入り
、シフトレジスタ２１０Ｍに入っていたサンダル点Ｘ２
におけるデータはＮにシフトさハる。

次に、このシフトレジスタ２１０Ｍ、Ｈに入っているデ
ータの値が、それぞれ正の値どうし、゛または弁の値ど
うｌ−、であれば、マルチプレクサ２７．２８を辿して
、それぞれゝ１“または％　ｏ／／のデータがデータラ
ッチ１３に入ることになる。

この例の、隅台、シフトレジスタ２１の１シ丁、Ｎの値
は共に正であるので、正のデータがマルチプレクサ２７
．２８を辿ってデータラッチ１３にラッチされ、第８１
ｙ）　＜、）におけるＸ２＋Ｘ３のサンプル点でのタイ
ミングで２１“のデータがデータ出力端子１４より出力
される。

また、同様の１υ１作【より、シフトレジスタ２１のＭ
、Ｈに第８図（ａ）　（７）ｘ６　＋　７４のサンプル
点におけるデータ（それぞれ、前述の信号処理によって
周波数特性を補正したもの）が入っ７ヒとすると、この
場合は、それぞれのデータは負、正の値となるので、そ
の２つのサンプル間にデータの変更点−すなわち、零細
交点があることになるＯ このとき、シフトレジスタ２１のＮ段に１ｒｉ、サンプ
ル点ｘ４１ｃおけるデータが入っている。そして、ＥＸ
ＯＲ２ｏからは、変更点があることを示す信号が出され
る。この信号をデータラッチ１９に一時記憶し、それに
よってシフトレジスタ１を逆に１段シフトすること虻よ
り、サンプル点ｘ５ＩＣおける周波数特性補正データを
演算する。

そして、比較器２２で、サンプル点Ｘ４とｙ５における
データの絶対値の小さい方を求め、小さい方のタイミン
グをマルチプレクサ２７から出方する６、さらに、前の
データを反転するために、ＥＸＯＲゲート３０’ｉ通り
、さらにマルチプレクサ２８を通ってデータラッチ１３
でラッチされ、データが出力される。

この例の場合、サンプル点Ｘ５のほうがＸ４よりも絶対
値が小さいので、サンプル点Ｘ５のタイミングで１０“
になるデータがデータ出フコ端子１４力）ら出力される
。そし２て最後にシフトレジスタ１を１段正規の方向に
シフトして、もとｅこもとして」、へ。以下同様の動作
がくり返さ才りる。

第１０図の例では明らかなように、データカ；変化しな
い間は、サンプル点の補正演算Ｑ　１　（＋ｆｆｉおき
に行なうので、ＦＩＲディジタルフィルタの演算回数は
半分ですみ、変更点のあるところ、すなわち、データの
符号が反転したときだけ、もとのサンプル点をとばすこ
となしに演算を行ない、変更点に近い方のタイミンク゛
でデータを反転さぜることになる○ このとき、実際の受信データの変更点により近い点でデ
ータを反転させるために、′ナンブ１ノング間隔τを短
かくしても、鄭７Ｎの従来ｆｊに比べて演算回数が減っ
ているので、その分だけ演算時間Ｉ／ｃ余裕ができる。

それ故しこ、さらにサンフリング間隔τを短かくするこ
ともでき、実際の変更点により近いところでデータを反
転させることができる。

なお、この例においては、ディジタル周波数補正回路と
してＦ’　Ｉ　Ｒディジタルフィルタりを用いているが
、他のディジタルフィルタを用いても、同様の作用効果
が得られることは＋ｙ４ら力Ｓである。

さらに、第１１１９１の構成によって、変更、へσ〕−
側のサンプル点Ｘ４．Ｘ５のデータを読み取った後第４
図に関し７で前述した演算を行な−って変更点を算出す
ることもできる。

つぎに、メモリー回路６１′の更に６ト、！ζＵな［Ｌ
″！１路構成全構成１ｇ１に示し、以下回象！１（ても
立って−Ｆｉｌｌすン）。

前述のようにして周期を判定・標準イヒされた信号２５
’　ｉｄ、第６ヅ（Ｃに示し、かつ後週１するようにし
て、）１ユ次メモリー３２Ａ　Ｋ　１ｊｉｌ’、　（＋
２　’４れる１、この記録さＪ″Ｉだ内容け、第６図Ｉ
″Ｉ　Ｑ）　＊出りロックによって１１次読み出され、
同図（）のような・１言号２６′　として出力される。

このメモリー　５２Ａは、それぞれ書込みアドレスカウ
ンター６６及び飲み出しアドレスカウンター４４がマル
チプレクサ３４で交互に切り押えられることにより、所
定のアドレスに記録され、捷たぞこから謂、入出される
。

ここで、碍舞込みは、クロック３７により書キ込み制御
回路ろ８で制御し、メモリー３２の所定のアドレスＩＣ
選択するり左によって行なわれる。

才だ、読み出しは、読み出し°制御回／＠４１によりク
ロック３７に基づいて読み出しアドレスカウンター４４
′（ｉ−制御し２て行なわれる。なお、この場合書き込
み制御出力４・うとマルチゾレクサ制御４１出力・１５
とケこよりメモリー３２Ａの書き込み・読み出しモート
及ヒアドレスマルチブレクサー６４を制御する。

η）上の＃Ｉ竹により、前述のように周期を判定された
データけ１１論次メモリーに記憶される。そして、記憶
されたデータは、一定の周期で読み出きれ、世１訝げ第
６図Ｅ　ｉｃ示すような、一定データレートの信号２６
となる。

ここで、メモリーの構成とし、では、１語１ビツト構成
の場合と、１語Ｎビット構成の場合とが考えられる。

前者の場合には、記録信号と同一パターンで読み出され
る。一方、後者の場合には、例えば上述のＴ、１．５Ｔ
及び２Ｔの６種のパターンで示されるＭＦＭ変調された
符号を取扱うものとすれば、Ｔを［ｏｏｌ　、　１．５
’ｌ’を［ｏｌＪ、そして２Ｔを「１０」というように
、各パターンを２ビツトの信号または０５Ｔを１ビツト
とし、Ｔを２ピツ）、１．５Ｔを３ビツトとして２Ｔを
４ビツトの信号で表わす事が出来る。

以上の動作を、第６図の波形図により更に詳細に説明す
る。先ず、同図Ａ）の送信信号が受信後、前述のように
してエツジ間隔を計測され同図Ｂの信号が得られる。こ
の信号パターンからパターン長を判定し、信号パターン
がＴ　、１．５Ｔおよび２Ｔの３種類であることより、
例えば、同図Ｂの１．１ＴはＴに、１．４Ｔは１．５Ｔ
にそして２１５Ｔは２Ｔに判定・標準化される０このよ
うにして判定・標準化された周期Ｔ、１．５Ｔおよび２
Ｔの信号２５′を、メモＩＪ　−３２Ａのｎ番地から書
き込む場合、第６図Ｃに示すように、 （１）先ず、ｎ番地と（ｎ＋１）番地が夫々′″１“と
なってＴが１き込まれ、 （２）次に（ｎ＋２）、（ｎ＋３）及び（ｎ　＋　４）
番地が夫々１０“となって１．５Ｔが書き込まれ、（６
）最後に、（ｎ＋５）、（ｎ＋６）、（ｎ＋７）及び（
ｎ＋８）番地が夫々１１“となって２Ｔが書き込捷れる
。

このようにして■き込まれたメモリー６２ＡをＴ／２の
周期のクロック（第６図のＤ）で読み出した場合、ｎ番
地から（ｎ＋８）番地までの間で、Ｔ、１．５Ｔおよび
２Ｔの時系列信号（第６図のＥ）として読み出される。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、ディ
ジタル信号のままで、主鎖交点を検知し、これに基づい
てエツジ間隔を算出し、標準化を行なうので、クロック
再生回路を必要とせず、また標準化したデータをメモリ
に書込み一定周期で読出すようにしたので、読取りデー
タの一定周期化やタイミング補正が容易かつ確実となる
利点がある。

【図面の簡単な説明】

第１図はディジタル信号再生の動作原理を示す波形図、
第２図は従来のディジタル信号再生回路の一例を示すブ
ロック図、第３図は、本発明の一実施例を示す構成ブロ
ック図、第４図はエツジ検出の動作原理を示す波形図、
第５図は第６図のメモリー回路の詳細な構成ブロック図
第６図は本発明の動作を示す波形図、第７図は従来のデ
ィジタルフィルタの一例を示すブロック図、第８図は第
７図および第１０図のディジタルフィルタの動作を説明
するだめの波形図、第９図はＦＩＲディジタルフィルタ
によって周波数特性を補正するために用いるインパルス
応答のデータの一例を示す図、第１０図は本発明に適用
するのに好適なディジタルフィルタの一例を示すブロッ
ク図である。 符号の説明 １’、　２１’・・・入力信号　８′・・・波形等化回
路９′・・・コンパレータ　１０’・・・クロック再生
回路２７′・・・アナログディジタル変換回路　２８′
・・・ディジタルフィルタ　２９′　・・・エツジ検出
回路３０’　　°４１ｍツジ間隔検出回路　３１′　・
・メモリー回路　３２Ａ・・・メモリー　１・・・シフ
トレジスタ２・・・信号入力端子　６・・・シフトクロ
ック大刀端子　４・・・マルチプレクサ　５・・データ
切換え信号入力端子　６・・乗算器　７・・・リードオ
ンリーメモリー　８・・アドレス入力端子９・・データ
ラッチ　１ｏ・・・データクリア信号入力端子　１１・
・・データラッチ信号入力端子１２　　加算器　１３・
・・データラッチ　１４・・・ディジタルデータ出力端
子　１５・・・データクリア信号入力端子　１６・・・
データラッテクロック信号入力端子　１７・・・ランダ
ムアクセスメモリー１８・・・ＡＮＤゲート１９・・・
データラッチ　２゜Ｅ　Ｘ　ＯＲゲート２１・・・シフ
トレジスタ　２２゜２３・・・比較器　２４・・・イン
バータ　２５・・・ＯＲゲート２６・・・ＡＮＤゲー）
２７．２８・・・マルチプレクサ　２９・・・データ切
換え信号入力端子　３ｏ・・・ＥＸＯＲゲート　６１・
・・逆シフト信号入力端子３２・・・データラッチクリ
ア信号入力端子　３ろ・・データラッチクロック信号入
力端子 ゛　〜、：／１ 哨３図 第４図 −〇０１′−＋飄 第５（２］ 第６凶 Ｅ　　　　　　　　Ｔ　　　←ｔ、ｓＴ　　　　　　２
７第７図 第５図 第９図 口索ト間

Claims (1)

1. 【特許請求の範囲】 １　伝送また１−打各種記録媒体より再生されたディジ
   タル信号から、データを識別するディジタル信号再生回
   路に於いて、データの識別誤りを改善するための波形等
   化回路としてのディジタルフィルタと、同ディジタルフ
   ィルタのディジタル出力の符号反転点を検出する手段と
   、隣接する２つの符号反転点のタイミングからエツジ間
   隔を検出する手段と、前記エツジ間隔を予定の信号周期
   に標準化する手段と、標準化されたデータを記憶するメ
   モリーと、前記メモリーから前記標準化されたデータを
   予定の周期で読出す手段とを具備したことを特徴とする
   ディジタル信号再生回路。 ２、　符号反転点のタイミング検出は、符号反転点の前
   後にある２点のサンプリングデータおよびタイミングに
   基づいて近似的に推定されることを特徴とする特許 項記載のディジタル信号再生回路。