JPS5921049A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS5921049A
JPS5921049A JP57130807A JP13080782A JPS5921049A JP S5921049 A JPS5921049 A JP S5921049A JP 57130807 A JP57130807 A JP 57130807A JP 13080782 A JP13080782 A JP 13080782A JP S5921049 A JPS5921049 A JP S5921049A
Authority
JP
Japan
Prior art keywords
sealing resin
convex portion
projecting
preventing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57130807A
Other languages
English (en)
Other versions
JPS6262057B2 (ja
Inventor
Tsuguo Inasawa
稲沢　嗣夫
Kiyotaka Takamura
高村　清孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57130807A priority Critical patent/JPS5921049A/ja
Publication of JPS5921049A publication Critical patent/JPS5921049A/ja
Publication of JPS6262057B2 publication Critical patent/JPS6262057B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、各種機器の制御回路等に用いられる回路基板
の主表面に構成［−だ樹脂封止型半導体装置に関するも
のである。
従来例の構成とその問題点 従来の樹脂封止型半導体装置に」、・ける封止樹脂の広
がり防止とＬ７ては、絶縁樹脂の印刷による凸部の形成
又は四部をホトエツチング等により形成したものであり
、前者の場合には、凸部の厚みが印刷技術では形成しに
くく多層印刷か凸形状の環又は角状の枠を固着する方法
がとられている。これらの方法については、工程の煩雑
と増加及び多層によるズレと部品点数の増加等が問題と
なってくる。
そこで従来においては、第１図に示す様に、アルミ、鉄
等よりなるベース基板１、絶縁層２、導体及び導体ラン
ド３よりなる回路基板上の半導体３べ〜、・ 素子９及び半導体素子９とボンディング線７によって接
続される２次側端子金属６の固着部を囲む様に周辺の導
体及び導体ランド表面を凸部形成状態に半田レジスト４
によって同時形成して封止樹脂量がり防止用凸部５を一
体に形成し、封止樹脂８の広がりを防止している。しか
し、この方法の場合には、導体間あるいは導体ランド間
の電気的１文 絶縁部等において凸部６の未形成部５ａがＺず生じ、こ
のため、第２図に示す如く凸部未形成部６ａより封止樹
脂８が流出してしまい、封止樹脂８の被覆高さの保持及
び量のコントロールができず、半導体素子封止の信頼性
に欠ける欠点があった。
発明の目的 本発明は上記従来の欠点に鑑みてなされたもので封止樹
脂の広がりを極力抑え、半導体素子の信頼性を向」ニさ
せることを目的とするものである。
発明の構成 本発明は、封止樹脂の広がりを防止する凸部を、２重構
造とし、内側に位置する封止樹脂量がり防止用凸部の凸
部未形成部より流出する封止樹脂を外側の凸部で１１「
■止し、」Ｎ止樹脂の広がりを防止するものである。
実施例の説明 以下、本発明の実施例を添付図面を参照して説明する。
第３図は本発明の一実施例を示すもので、環状に形成し
た封止樹脂量がり防止用の第１の環状凸部５の凸部未形
成部５ａの外側に、千鳥配列に第２の封止樹脂量がり防
止用凸部１ｏを形成したもので、千鳥配列の第２の凸部
１０については、凸部未形成部５ａに対応して凸部形成
用の導体ランド１１を形成し、この導体ランド１１を用
いて千鳥配列の第２の凸部１０を同時形成したものであ
る。この構成によれば、第４図に示すように第１の環状
凸部５の凸部未形成部６ａより流出した封止樹脂８は第
２の凸部１０より、その流出が阻止されることになる。
また、第６図は本発明の他の実施例を示すもので、第２
の凸部１０も環状に形成したものであり、導体あるいは
導体ランド３の形状を工夫して、内側及び外側の凸部６
，１０の凸部未形成部５ａ。
６　／・−−・ １０　ａの位置を異ならせたものである。
第３図、第５図の構成において、封止樹脂８は、封止樹
脂量及び封止樹脂の充填位置精度と硬化条件等によって
第１の環状凸部５より流出する場合が生じるが、第６図
に示す如く、第１の凸部６の凸部未形成部６ａの外側に
第２の凸部１０を設け、封止樹脂８が第２の凸部１０ま
で達した時の被覆高さΔＸを管理して置く事によって信
頼性を確立する事でΔＸからΔＹの量を管理でき、半導
体装置としての信頼性が著しく向上する。
発明の効果 以上の如く本発明によれば半導体装置の信頼性を著しく
向上するだけでなく、外観的にも封止状況を管理できる
ものであるし、実施における工程の増加、部品の増加も
なく行なえる事に多大の効果を有するものである。
【図面の簡単な説明】
第１図ａ、ｂは従来の樹脂封止型半導体装置を示し、第
１図ａは第１図すのＡ１−Ａ′断面図、第１図すは平面
図、第２図は同封止樹脂の広がりを６ページ 示す説明図、第３図ａ、ｂは本発明の一実施例にかかる
樹脂封止型半導体装置の断面図及び平面図、第４図は同
封止樹脂の広がりを示す説明図、第６図ａ、ｂは本発明
の他の実施例を示す断面図および平面図、第６図は本発
明の作用を示す説明図である。 １・・・・・・ベース基板、３・・・・・・導体及び導
体ランド、４・・・・・・半田レジスト層、６・・・・
・・第１の環状凸部、８・・・・・・封止樹脂、９・・
・・・・半導体素子、１０・・・・・・第２の凸部、５
ａ、１０ａ・・・・・・凸部未形成部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 第５図 第６図

Claims (3)

    【特許請求の範囲】
  1. （１）金属ベース回路基板の表面に固着さ１１だ半導体
    素子を包囲するように封止樹脂床がり防止用の第１の環
    状凸部を、半田又は導電性樹脂で厚膜印刷にて導体ある
    いは導体ランド上に一体に形成し、この第１の環状凸部
    には導体間に位置する部分に凸部未形成部を設け、この
    凸部未形成部の少なくとも外側に第２の封止樹脂床がり
    防止用凸部を設け、前記半導体素子を封止樹脂で封止し
    でなる樹脂封止型半導体装置。
  2. （２）第２の封止樹脂床がり防止用凸部は環状に形成し
    、この第２の凸部に設ける凸部未形成部を第１の凸部の
    凸部未形成部の位置と異ならせてなる特許請求の範囲第
    １項記載の樹脂封止型半導体装置。
  3. （３）第２の封止樹脂床がシ防止用凸部は、第１の凸部
    の凸部未形成部の外側に千鳥配列に設けてな２ベージ る勃許請求の範囲第１項記載の樹脂封止型）１′梼体装
    置。
JP57130807A 1982-07-27 1982-07-27 樹脂封止型半導体装置 Granted JPS5921049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57130807A JPS5921049A (ja) 1982-07-27 1982-07-27 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57130807A JPS5921049A (ja) 1982-07-27 1982-07-27 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS5921049A true JPS5921049A (ja) 1984-02-02
JPS6262057B2 JPS6262057B2 (ja) 1987-12-24

Family

ID=15043162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57130807A Granted JPS5921049A (ja) 1982-07-27 1982-07-27 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS5921049A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2670930A1 (fr) * 1990-12-21 1992-06-26 Bull Cp8 Procede de realisation du module electronique d'un objet portatif tel qu'une carte a microcircuits, module et cartes obtenus par la mise en óoeuvre du procede.
WO2008117382A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法
JP2010034603A (ja) * 2009-11-16 2010-02-12 Panasonic Corp 電子回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2670930A1 (fr) * 1990-12-21 1992-06-26 Bull Cp8 Procede de realisation du module electronique d'un objet portatif tel qu'une carte a microcircuits, module et cartes obtenus par la mise en óoeuvre du procede.
WO2008117382A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法
US7982295B2 (en) 2007-03-23 2011-07-19 Fujitsu Limited Electronic device, electronic apparatus mounted with electronic device, article equipped with electronic device and method of producing electronic device
JP2010034603A (ja) * 2009-11-16 2010-02-12 Panasonic Corp 電子回路装置

Also Published As

Publication number Publication date
JPS6262057B2 (ja) 1987-12-24

Similar Documents

Publication Publication Date Title
US4258382A (en) Expanded pad structure
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
JPH06209054A (ja) 半導体装置
JPH05251455A (ja) 半導体装置
US4427715A (en) Method of forming expanded pad structure
US6750084B2 (en) Method of mounting a leadless package and structure therefor
JPS5921049A (ja) 樹脂封止型半導体装置
JP3327452B2 (ja) 電子部品用パッケージ
JPH08181166A (ja) プリント配線板
JP2956647B2 (ja) 半導体装置用キャリヤ及びそれを用いた半導体装置
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
JP2677213B2 (ja) 半導体集積回路装置
JP3366506B2 (ja) 半導体装置の製造方法
JP2526566Y2 (ja) 半導体装置の実装基板
JP3792227B2 (ja) 半導体装置およびその製造方法
JP2746234B2 (ja) 混成集積回路装置およびその製造方法
JPH08181239A (ja) フリップチップ実装用回路基板
JPH04290252A (ja) 混成集積回路
JPH065697B2 (ja) 半導体チップ搭載用プリント配線板
JPH0521653A (ja) 樹脂封止型半導体装置
JPH05109929A (ja) 半導体の封止方法
JP3412304B2 (ja) 電子部品の樹脂封止構造
JP2717728B2 (ja) リードフレームの製造方法