JPS5920994B2 - 接点の時間特性測定装置 - Google Patents

Description

【発明の詳細な説明】 本発明は例えば電磁継電器の動作時間、チャツタ継続時
間、チャツタ回数等諸時間値特性等の測定装置に関する
ものである。

従来から継電器の緒特性を測定する方法は種々提案され
ているが、単一駆動によって複数の各特性データを同時
に測定できるものは見あたらない。

本発明はこの点にかんがみ、例えば継電器の動作時間又
は復旧時間、チャツタ継続時間、チャツタ回数を同時に
測定できる測定方式を提供するものである。

また、チャツタ回数およびその継続時間の測定について
はチャックの大きさくパルス時間巾）によって選択的に
測定し得るようにした点にも大きな特徴がある。

以下図面に示した実施例によって本発明の詳細な説明す
る。

第１図は本発明による接点の時間特性測定方式により継
電器の特性を測定する場合の系統図で、第２図は測定回
路のブロック図である。

図において、１は測定回路で、測定開始信号入力端子２
、接点信号入力端子３および測定終了信号出力端子４、
測定データ出力端子５が設けられて後位機器例えばプリ
ンタによって印字記録ができるように成されている。

６は測定準備命令入力端子で回路をいわゆる初期状態に
待機させるための信号入力端子であり通常のものと変ら
ないので回路図等では省略する。

７は測定開始操作のためのスイッチ、８は被測定接点で
ある継電器９と測定回路１に起動および駆動信号を与え
るための継電器で、８ａ 、８ｂの接点を有している。

９ａは継電器９の接点で、被測定接点である。

１０Ａ、１０Ｂ、１０Ｃはそれぞれ論理積分回路で、そ
れぞれの入力線１０ａｔ１０ｂｔ１０ｃに与えられる入
力信号パルスをその時間巾によって選択的に出力線１０
ａ′、１０ｂ′、１００′に送出するように構成されて
おり、例えばシフトレジスタとゲート回路等の組合せに
よって構成（詳細は後述する）することができる。

１１はモード選択切替回路で、出力線１０ｂ′または１
０ｃ′に送出されたパルスを一つの出力線１１ｂにパル
スモードを選択して送出し、接点信号入力端子３に所望
のモードの信号が与えられるように成されている。

第１図において、継電器９の動作特性を測定する場合に
ついて説明すると、測定回路１等を初期状態に待機させ
た後スイッチ７を閉じると継電器８が動作し、その接点
８ａ、８ｂが閉じるので、ｍｌＪ定継主継電器９電され
るとともに、接点８ｂによる信号は論理積分回路１０Ａ
を経て測定開始信号入力端子２に加えられる。

この入力信号は第３図に示した動作タイミング図のＤで
示しである。

゛上記被測定継電器９０通電によって接点９ａが
切替るので、その信号が論理積分回路１０Ｂを経てモー
ド選択切替回路１１に加えられ、所定のパルスモードで
接点信号入力端子３に与えられる。

このときの信号は第３図のＦで示しである。

上記それぞれの信号り、Ｆは論理積分回路１０Ａ、ＩＯ
Ｂを経たものであるが、いずれも同一の時定数を保って
可変し得るように成すことによって、信号り、Ｆの時間
的遅れを同一に確保することができ、しかも被測定接点
９ａで生じる被測定範囲値以下のチャツタやノイズ等を
濾過することができるので確度の高い測定ができる。

従って、第３図の信号ＦからもわかるようにＴ１が動作
時間、Ｔ２がチャツタ継続時間、Ｔ２間に現われたパル
スが被測定範囲値以上のチャツタである。

次にこの動作時間Ｔ１とチャツタ継続時間Ｔ２とチャツ
タ数を計測する測定回路１について詳細に説明する。

第１図と対応するところは同一記号で示して説明の重複
をさける。

１２は時間パルス発生回路で測定の待機状態によって自
走するように成されている。

その動作状態は第３図のＣで示しである。１３はパルス
分周回路で後述するように測定値の精度（下桁数）に応
じて分周比を可変できるように構成しである。

１４および１５はアンドゲート回路、ＣＴＲ１は第１の
計数回路、１６はそのオーバーフロー検出回路、２４は
リセット信号入力線、２５は計数データ出力線である。

１７は起動回路で、例えばフリップフロップ回路等で構
成されている。

１８は状態変化検出回路で上記接点信号入力端子３に現
われた上記信号Ｆの立上りに対する微分波形を得るよう
に成されている。

１９は初変化検出回路で上記信号Ｆの最初の変化（立上
り）を検出するように成され、フリップフロップ回路等
によって構成することができる。

２０は第１の計数回路ＣＴＲ１をリセットさせるための
トリガ信号を得るリセット検出回路でその動作状態は第
３図の■で示しである。

ＲＥＧｌおよびＲＥＧ２は第１および第２のデータレジ
スタ、２１．２２はその記録を制御するロード信号入力
線である。

ＣＴＲ２はチャツタ回数を計数するための第２の計数回
路、２３はインバータである。

次に動作について説明する。

先ず、前述したごとく、測定の待機状態によって時間パ
ルス発生回路１２が発振し、その出力がパルス分周回路
１３によって所望の分周比で分周され第３図の信号Ｃが
ゲート回路１４に加えられる。

このときゲート回路１４は起動回路１７からの信号が無
いので閉じた状態であり、上記信号Ｃは第１の計数回路
ＣＴＲ１には与えられない。

次に、スイッチ７による測定開始操作によって、前述し
たごとく測定開始信号入力端子２に信号りが加えられ、
これが起動回路１７を経てゲート回路１４．１５に与え
られる。

（信号Ｅ）これによってゲート回路１４が開くので、第
１の計数回路ＣＴＲ１は上記信号Ｃによって計数を開始
し、その計数情報は出力線２５を介してデータレジスタ
ＲＥＧおよびＲＥＧ２に与えられるように成され、その
記録が準備される。

一方、ゲート回路１５は待機状態によって初変化検出回
路１９から与えられている信号Ｈと上記起動回路１７か
らの信号Ｅによってゲートが開き、その出力信号Ｊがロ
ード信号入力線２１に加えられるので、第１のデータレ
ジスタＲＥＧ１は記録が開始され上記計数情報が逐次記
録にされる。

次に時間Ｔ１の経過によって接点信号入力端子３に信号
Ｆが加えられる（被測定接点９ａからの最初の信号）の
で、これによって初変化検出回路１９が応動し、ゲート
回路１５に対する動作信号を停止するのでロード信号入
力線２１のロード信号Ｊが停止し、計数情報の記録が停
止される。

従って、第１のデータレジスタＲＥＧ１にはＴ１（被測
定継電器９の動作時間）が記録される。

一方、上記初変化検出回路１９の出力信号Ｈの変化によ
ってリセット検出回路２０が応動し、第１の計数回路Ｃ
ＴＲ１のリセット信号入力線２４にトリガパルスＩを送
るので、第１の計数回路ＣＴＲ１のそれまでの計数がリ
セットされる。

しかし、ゲート回路１４は開いたままの状態であるので
、瞬時に計数が開始される。

すなわち、Ｔ２の時間に向けて計数が行なわれる。

また、上記接点信号入力端子３に加えられた信号Ｆは、
状態変化検出回路１８にも同時に加えられるのでその出
力信号はインバータ２３を経て第２のデータレジスタＲ
ＥＧ２にロード信号りとしてロード信号入力線２２に加
えられ、時間Ｔ２において発生するチャツタ（信号Ｆの
断続）の毎にそのパルスの立上り時にそれまでの計数情
報が記録され、結局Ｔ２の時間（チャツタ継続時間）が
記録されることとなる。

また、上記信号Ｆは第２の計数回路ＣＴＲ２にも与えら
れるように成されているので、該第２の計数回路ＣＴＲ
２は信号Ｆの立下りでトリガされるように構成すれば、
時間Ｔ２におけるチャツタの数ｎを同時に計数、記録す
ることができる。

そして、上記被測定継電器９の単（動（一回の動作また
は復旧）に要する時間、すなわち少くとも時間Ｔ１＋Ｔ
２に見合う時間を越えたとき、オーバーフロー検出回路
１６に信号が与えられるように第１の計数回路ＣＴＲ１
とパルス分周回路１３０分周比を選定すれば、被測定継
電器の単一駆動によって、動作時間、チャツタ継続時間
に対する所望の精度に応じた測定値下桁数を得ることが
できる。

上記単一駆動の後、上記オーバーフロー検出回路１６が
応動すれば、その出力信号Ｂによってゲート回路１４は
閉じるので、第１の計数回路ＣＴＲ１は計数Ｇを停止す
る。

また、上記出力信号Ｂは測定終了信号出力端子４に終了
信号を出すこととなるので、これによって第１のデータ
レジスタＲＥＧ１に記録された「動作時間Ｔ１」、第２
のデータレジスタＲＥＧ２に記録された［チャック継続
時間Ｔ２」および第２の計数回路ＣＴＲ２に記録された
「チャツタ回数ｎ」のデータを測定データ出力端子５に
与え、後位機器例えばプリンタ等に印字記録することが
できる。

次に論理積分回路１０Ａ、ＩＯＢ、ＩＯＣについて説明
する。

いずれも全く同一の回路を用いるのが好ましいのでシフ
トレジスタ４段を用いた実施例の一ツヲ説明する。

第４図はそのブロック図で、２６（Ｆ／Ｆｌ〜４）はシ
フトレジスタ、２５はクロックパルス入力端子、２７は
入力信号端子で第１図の入力線１０ａｔ ｔｏｂ ｊ
１０ｃに相当する。

２８はオール「１」検出回路、２９はオール「０」検出
回路でいずれもアンド回路等によって構成されている。

３０はフリップフロップ回路、３１は出力端子で第１図
の出力線１０ ａ’ 、１０ ｂ’ ｔ １０ ｃ’に
相当する。

動作は第５図の動作タイミング図によって理解されるよ
うに、入力信号Ｑのパルス巾「Ｘ」に応じて出力信号Ｗ
の「Ｘ′」を送出するとともにパルス巾「ｙ」について
は吸収（濾過）され、出力としてとり出すための入力信
号Ｑのパルス巾はクロックパルスＰの周期を可変するこ
とによって選定することができる。

例えば被測定値以下の時間巾であるチャツタ等を予じめ
濾過することができるのである。

なお、入力信号Ｑに対する出力信号Ｗの遅れは、シフト
レジスタの段数やクロックパルスＰの周期によって定ま
るので、各論理積分回路１０Ａ。

１０Ｂ、ＩＯＣ間で等しくすることが可能であり測定結
果に誤差を生じることはない。

また、これまでの説明からも理解できるように、各論理
積分回路１０Ａ、ＩＯＢ 、１０Ｃを除いても計測は可
能であり、これを設けることによって測定の確度や被測
定の範囲を選択することができる等さらに本発明の効果
が助長されるのである。

以上述べたように本発明によれば単−駆動時に動作又は
復旧時間、チャツタ継続時間、チャツタ回数を一度に測
定することができ、しかもチャツタの被測定パルス時間
巾を選択できるので確度の高い測定ができる。

【図面の簡単な説明】

第１図は本発明による接点の時間特性測定装置により継
電器の特性を測定する場合の系統図、第２図は同測定回
路のブロック図、第３図はその動作タイミング図、第４
図は本発明による論理積分回路の実施例図、第５図はそ
の動作タイミング図である。 ９・・・・・・被測定継電器、１０Ａ、１０Ｂ、１０Ｃ
・・・・・・論理積分回路、１・・・・・・測定回路、
ＣＴＲ１・・・・・・第１の計数回路、ＣＴＲ２・・・
・・・第２の計数回路、ＲＥＧｌ・・・・・・第１のデ
ータレジスタ、ＲＥＧ２・・・・・・第２のデータレジ
スタ、２６・・・・・・シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 第１の計数回路と、該第１の計数回路の計数入力信
   号を与えるためのパルス発生回路と、上記第１の計数回
   路の計数データを記録する第１および第２のデータレジ
   スタを設け、測定開始操作によって上記計数回路に計数
   入力信号が与えられるとともに被測定接点の駆動部に駆
   動信号が与えられるように成し、第１のデータレジスタ
   には上記第１の計数回路における始動時から被測定接点
   の最初の出力信号が得られるまでの計数データを記録す
   るとともに、上記被測定接点の最初の出力信号で上記第
   １の計数回路をリセットし、第２のデータレジスタには
   該最初の出力信号が得られた後に得られる出力信号の毎
   に上記第１の計数回路のそれまでの計数データを記録す
   るとともにその数を第２の計数回路によって計数するよ
   うにしたことを特徴とする接点の時間特性測定装置。 ２ 第１の計数回路と、該第１の計数回路の計数入力信
   号を与えるためのパルス発生回路と、上記第１の計数回
   路の計数データを記録する第１および第２のデータレジ
   スタを設け、測定開始操作によって上記計数回路に計数
   入力信号が与えられるとともに被測定接点の駆動部に駆
   動信号が与えられるように成し、第１のデータレジスタ
   には上記第１の計数回路における始動時から被測定接点
   の最初の出力信号が得られるまでの計数データを記録す
   るとともに、上記被測定接点の最初の出力信号で上記第
   １の計数回路をリセットし、第２のデータレジスタには
   該最初の出力信号が得られた後に得られる出力信号の毎
   に上記第１の計数回路のそれまでの計数データを記録す
   るとともにその数を第２の計数回路によって計数するよ
   うにしたことを特徴とする接点の時間特性測定方式にお
   いて上記測定開始操作によって第１の計数回路に計数入
   力信号を与えるだめの始動信号と被測定接点の出力信号
   の両信号をそれぞれ論理積分回路を介して得るようにし
   たことを特徴とする接点の時間特性測定装置。 ３ 論理積分回路の時定数を可変し得るようにした特許
   請求の範囲第２項記載の接点の時間特性測定装置。