JPS59201446A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS59201446A
JPS59201446A JP58076411A JP7641183A JPS59201446A JP S59201446 A JPS59201446 A JP S59201446A JP 58076411 A JP58076411 A JP 58076411A JP 7641183 A JP7641183 A JP 7641183A JP S59201446 A JPS59201446 A JP S59201446A
Authority
JP
Japan
Prior art keywords
lid
center
pellet
air
circumference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58076411A
Other languages
English (en)
Inventor
Yuichi Yuki
幸　友一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58076411A priority Critical patent/JPS59201446A/ja
Publication of JPS59201446A publication Critical patent/JPS59201446A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置に係り、特に大型セラミックパッ
ケージの蓋体の改良に関する。
〔発明の技術的背景とその問題点〕
従来、セラミックパッケージを用いた半導体装置の組立
ては、第１図（２）〜（Ｃ）にそれぞれ示すようなペレ
ット取付工程、ゲンデイング工程及び封止工程の各工程
を経て行われている。丁なわち、先ず、第１図（、）に
示すように外囲器本体１の中央部に設けられたペレット
収納部２の底部にマウント用メタライズ３、同ペレット
収納部２０段部４に配線用メタライズ５、及びペレット
収納部２の周縁部に封止用メタライズ６をそれぞれ形成
し、先ず、マウント用メタライズ３上に半導体ペレット
７をマウントする。次に、第１図（ｂ）に示すように、
半導体被レット７の電極と配線用メタライズ６との間を
？ンデインダワイヤ８により接続する。その後、第１図
（Ｃ）に示すように、封止用メタライズ６に第２図に拡
大して示すような蓋体（シェル）９を電気熔接により取
り付け、気密封止を行うものである。
ところで、上記蓋体９は金属板のプレス加工により成形
Σるものであるが、そのプレス時に内部ひずみを生じる
。この内部ひずみは、外形が１５朋口程度であれば蓋体
９円に吸収される。
しかしながら、蓋体９がこれ以上大型化すると、このひ
ずみは内部に吸収されず、この結果ねじれ現象が生じて
、蓋体９が全体として平坦性を失うことになる。従って
、このような蓋体９の周縁部を外囲器本体１の上面に重
ねた場合、蓋体９の全周が密着して重ね合されず、電気
熔接による封止を気密に行うことができなかった。
〔発明の目的〕
この発明は上記実情に鑑みてなされたもので、その目的
は、蓋体の外形が大型化した場合でも、プレス加工時の
ひずみを吸収し、平坦性を保つことができ、気密性の向
上した半導体装置及びその製造方法を提供することにあ
る。
〔発明の概要〕
この発明は、プレス加工により成形した蓋体の中央部に
凹部を形成することにより、プレス時に生じたひずみを
吸収させ、蓋体全体の平坦性を同上させるものである。
〔発明の実施例〕
以下、図面を参照してこの発明の一実施例を説明する。
ここで、ペレット取付工程及びビンディング工程につい
ては、第１図（、）　（ｂ）と同様であるのでその説明
は省略する。第３図（ａ）　（ｂ）は封止工程の前段階
で行う蓋体のひずみ吸収工程を示すものである。同図（
、）は金属板例えばアルミニクムをプレス加工により成
形した蓋体１１の断面図を示すものである。この蓋体１
１はその平面形状が方形で、−辺が１５ｗｎ以上の大き
さであり、この状態ではひずみが吸収されず、ねじれす
なわち蓋体Ｉノの周縁部の上端面と下端面との間の距離
ａにばらつきを生じている。この工程は、同図（ｂ）に
示すように、蓋体１１の中央部にポンチ１２により圧力
を加え凹部１３（深さｂ　＝　０．１〜１．０　Ｍ　）
を形成することにより、周縁部の外囲器本体１との接着
面１１１１のひずみを吸収し、ねじれを除去するもので
ある。
第４図は封止工程を示すもので、上記のように接着面１
１ａのねじれが除去され平坦となった蓋体１１を、電気
熔接により外囲器本体１に取り付は気密封止を行う。従
って、この場合、蓋体１ノの接着面１１ａが平坦である
ため、溶接が容易であり、かつ気密性が向上する。また
、このような工程により製造された半導体装置において
は、凹部１３が形成されているため、蓋体１１の実質面
積が増加しており、その結果、半導体ペレット７の放熱
効果が向上する。従って、外囲器が同一の外形であって
も、半導体ペレット７として寸法の大きなものを使用す
ることができる。
〔発明の効果〕
以上のようにこの発明によれば、プレス加工後の蓋体の
ひずみを吸収でき平坦性が向上するので、気密封止の作
業性及び気密性が向上し、かつ放熱効果が向上する。
【図面の簡単な説明】
第１図は従来の半導体装置の製造工程を示す断・面図、
第２図は上記工程に用いられる蓋体の平面図、第３図は
この発明の一実施例に係る蓋体のひずみ吸収工程を示す
断面図、第４図は同じく封止工程を示す断面図である。 １・・・外囲器本体、２・・・ペレット収納部、７・・
・半導体被レット、１ノ・・・蓋体、ノ２・・・ポンチ
、１３・・・凹部。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図 第３図 第４図 １

Claims (2)

    【特許請求の範囲】
  1. （１）（レット収納部を有する外囲器本体と、この外囲
    器本体の前記ペレット収納部内に取り付けられた半導体
    ペレットと、金属板により形成され、中央部に凹部を有
    し、かつ周縁部において前記外囲器本体に密着して前記
    半導体ペレットを封止する蓋体とを具備したことを特徴
    とする半導体装置。
  2. （２）金属板のプレス加工により成形した蓋体の中央部
    に凹部を形成し、同プレス加工時に生じたひずみを吸収
    させる工程と、ペレット収納部を有する外囲器本体の同
    ペレット収納部内に半導体ペレットを取り付ける工程と
    、前記凹部が形成された蓋体をその周縁部において前記
    外囲器本体に密着させ、前記半導体ペレットを封止する
    工程とを具備したことを特徴とする半導体装置の製造方
    法。
JP58076411A 1983-04-30 1983-04-30 半導体装置及びその製造方法 Pending JPS59201446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58076411A JPS59201446A (ja) 1983-04-30 1983-04-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58076411A JPS59201446A (ja) 1983-04-30 1983-04-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS59201446A true JPS59201446A (ja) 1984-11-15

Family

ID=13604491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58076411A Pending JPS59201446A (ja) 1983-04-30 1983-04-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS59201446A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330176A2 (en) * 1988-02-22 1989-08-30 Kabushiki Kaisha Toshiba Cover plate for semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4815401U (ja) * 1971-06-29 1973-02-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4815401U (ja) * 1971-06-29 1973-02-21

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330176A2 (en) * 1988-02-22 1989-08-30 Kabushiki Kaisha Toshiba Cover plate for semiconductor devices
US5096081A (en) * 1988-02-22 1992-03-17 Kabushiki Kaisha Toshiba Cover plate for semiconductor devices

Similar Documents

Publication Publication Date Title
US4105861A (en) Hermetically sealed container for semiconductor and other electronic devices
US4412093A (en) Microcircuit flat pack with integral shell
CN101150889B (zh) 微机电麦克风封装结构及其方法
JPS59201446A (ja) 半導体装置及びその製造方法
KR900001275B1 (ko) 세라믹형 반도체 패케이지와 그의 제조방법
US3113252A (en) Means for encapsulating transistors
CN209374444U (zh) 一种芯片emi屏蔽弹性体及芯片emi屏蔽与散热装置
JP3230883B2 (ja) 角形密閉電池の製造方法
JPS6115631Y2 (ja)
JP2003004524A (ja) ガス吸着素子および赤外線センサ
CN210052717U (zh) 一种用于器件封装的加工部件
JPS6210942Y2 (ja)
JPH057727Y2 (ja)
JPS5549857A (en) Enclosed alkaline battery
JPH0339919Y2 (ja)
JPS63122250A (ja) 半導体装置
JP3056159B2 (ja) 半導体パッケージの気密封止方法及びそれを適用した抵抗溶接装置
JPS6118884B2 (ja)
JPS6235197A (ja) 粉末真空断熱体およびその製造方法
JPH056306B2 (ja)
JPS6079749A (ja) 半導体装置
JPH01214050A (ja) 半導体装置の金属製シェル
JPH0328739U (ja)
JPH04321255A (ja) 半導体外囲器の気密封止方法
JPH0139417Y2 (ja)