JPS5920003A - 中間値選択回路 - Google Patents
中間値選択回路Info
- Publication number
- JPS5920003A JPS5920003A JP12770282A JP12770282A JPS5920003A JP S5920003 A JPS5920003 A JP S5920003A JP 12770282 A JP12770282 A JP 12770282A JP 12770282 A JP12770282 A JP 12770282A JP S5920003 A JPS5920003 A JP S5920003A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate value
- signal
- base
- voltage
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Safety Devices In Control Systems (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、３つの信号のうち常に自動的に中間レベルの
信号を選択する中間値選択回路に関する。
信号を選択する中間値選択回路に関する。
三重化制御システムは一般に第１図に示すような構成に
なっている。第１図において、センサ１〜３からの信号
のうち選択回路４〜６で最も正しい信号１つを抽出し、
演算装置７〜９に出力する。
なっている。第１図において、センサ１〜３からの信号
のうち選択回路４〜６で最も正しい信号１つを抽出し、
演算装置７〜９に出力する。
各演算処理装置７〜９から出力される信号は選択回路１
０で最も正しい信号１つを抽出し、これを制御信号とし
てアクチュエータ１１に出力する。
０で最も正しい信号１つを抽出し、これを制御信号とし
てアクチュエータ１１に出力する。
このような三重化制御システムにおいて、選択回路４〜
６、および１０は、センサ１〜３あるいは演算処理装置
７〜９のうちどれかが異常になシ、一つの信号が変化し
ても、常に最も正しい信号を出力するようにするために
、３つの信号のうち中間レベルを自動的に選択してこれ
を出力する回路、いわゆる中間値選択回路を採用してい
る。
６、および１０は、センサ１〜３あるいは演算処理装置
７〜９のうちどれかが異常になシ、一つの信号が変化し
ても、常に最も正しい信号を出力するようにするために
、３つの信号のうち中間レベルを自動的に選択してこれ
を出力する回路、いわゆる中間値選択回路を採用してい
る。
例えば、第２図は上述した中間値選択回路の従来例であ
遵、各信号のつき合わせて、最終的に中間値の信号を出
力する回路である。
遵、各信号のつき合わせて、最終的に中間値の信号を出
力する回路である。
第２図において、端子２１〜２３には入力信号が印加さ
れ、端子４３には中間値信号が出力され、回路４２が中
間値選択回路である。
れ、端子４３には中間値信号が出力され、回路４２が中
間値選択回路である。
回路４２は３つの入力信号を全てつき合わせて中間値を
出力するように構成されている。
出力するように構成されている。
例えば、端子２１，２２．２３に入力される信号を各々
、Ｅｌ ｒ Ｅｌ ｒ Ｅ３ とし、各信号の電圧差力
トランジスタのベース・エミッタ間電圧（ＶＢＥ）以上
、すなわち、Ｅｌ （Ｅｚ−ＶＩＩＫ＜Ｅｌ−２ＶＩＩ
Ｋである場合には、トランジスタ３６〜４０ばしゃ断状
態、４１が導通状態となシ、端子２０に人力きれる信号
Ｅ２ （中間値）が端子４３に出力される。なお、抵
抗２４〜３５はトランジスタの保護用である。
、Ｅｌ ｒ Ｅｌ ｒ Ｅ３ とし、各信号の電圧差力
トランジスタのベース・エミッタ間電圧（ＶＢＥ）以上
、すなわち、Ｅｌ （Ｅｚ−ＶＩＩＫ＜Ｅｌ−２ＶＩＩ
Ｋである場合には、トランジスタ３６〜４０ばしゃ断状
態、４１が導通状態となシ、端子２０に人力きれる信号
Ｅ２ （中間値）が端子４３に出力される。なお、抵
抗２４〜３５はトランジスタの保護用である。
しかしながら、各入力信号の電圧差がＶＢΣ以下すなわ
ち、Ｅｌ＜Ｅｚ ＶＯ＜Ｅｌ ２Ｖｏ 、Ｏ（Ｖ
ｏ （Ｖ Ｂ Ｋである場合には、トランジスタ３６〜
４０はしゃ断状態、トランジスタ４１は、入力信号の関
係がＥｚ＜ＥＩ Ｖｍｇ を満足しなくなる為、飽和
状態となり、Ｅｌ−Ｖ！ＩＩ＋なる信号が端子４３に出
力されることになる。
ち、Ｅｌ＜Ｅｚ ＶＯ＜Ｅｌ ２Ｖｏ 、Ｏ（Ｖ
ｏ （Ｖ Ｂ Ｋである場合には、トランジスタ３６〜
４０はしゃ断状態、トランジスタ４１は、入力信号の関
係がＥｚ＜ＥＩ Ｖｍｇ を満足しなくなる為、飽和
状態となり、Ｅｌ−Ｖ！ＩＩ＋なる信号が端子４３に出
力されることになる。
従って、上述のような場合には出力信号に誤差を生じ、
その最大値は入力信号が全て一致するときに中間値よシ
もトランジスタのベース・エミッタ間電圧よυ低い電圧
を出力するという問題がある。
その最大値は入力信号が全て一致するときに中間値よシ
もトランジスタのベース・エミッタ間電圧よυ低い電圧
を出力するという問題がある。
本発明の目的とするところは、入力信号の大小関係に無
濶係に常に中間値の信号を出力できる中間値選択回路を
提供するところにある。
濶係に常に中間値の信号を出力できる中間値選択回路を
提供するところにある。
本発明は、トランジスタのベースに印加妊れた信号がベ
ース・エミッタ間電圧だけ降下してエミッタに出力され
ることを補償するために、ベースにこの降下電圧と同一
の電源を印加するところに特徴がある。
ース・エミッタ間電圧だけ降下してエミッタに出力され
ることを補償するために、ベースにこの降下電圧と同一
の電源を印加するところに特徴がある。
第３図は本発明の一実施例を示したものであり、第２図
〜第４図の番号の等しい部分は相当部を示す。以下、図
面を用いて本発明の中間値選択回路を詳細に説明する。
〜第４図の番号の等しい部分は相当部を示す。以下、図
面を用いて本発明の中間値選択回路を詳細に説明する。
第３図に示す回路４２はトランジスタ３６〜４１のベー
ス・エミッタ間電圧Ｖ＋＋ｇと同一の電源４４〜４９を
ペース直列抵抗２４，２６，２８゜３０．３２．３４と
トランジスタ３６〜４１のベース間に接続して、ベース
に入力される信号の電圧降下を補償するように構成して
いる。
ス・エミッタ間電圧Ｖ＋＋ｇと同一の電源４４〜４９を
ペース直列抵抗２４，２６，２８゜３０．３２．３４と
トランジスタ３６〜４１のベース間に接続して、ベース
に入力される信号の電圧降下を補償するように構成して
いる。
端子２１，２２．２３に入力される信号をＥｌｌＥ２
、 Ｅｓ とし、例えば、Ｅｌ＜Ｅｚ ＶＢＥ＜Ｅ１
２ＶＢＫなる関係がある場合には、トランジスタ３６〜
４０はしゃ断状態、４１は導通状態となる。
、 Ｅｓ とし、例えば、Ｅｌ＜Ｅｚ ＶＢＥ＜Ｅ１
２ＶＢＫなる関係がある場合には、トランジスタ３６〜
４０はしゃ断状態、４１は導通状態となる。
この結果トランジスタ４１のコレクタに印加烙れた信号
Ｅ２が、４１のスイッチ動作により、端子４３に出力さ
れる。
Ｅ２が、４１のスイッチ動作により、端子４３に出力さ
れる。
次に、Ｅｌ（Ｅｚ ＶＯ（Ｅｔ−２Ｖｏ ｒ Ｏ＜Ｖ
ｏ ＜ ＶＢ ｗなる場合には、各トランジスタのベ
ースには電圧値がＶＢＫなる電源４４〜４９が印加され
ているため、トランジスタ３６．３７，３９゜４０はし
ゃ断状態、トランジスタ３８は飽和状態、トランジスタ
４１は導通状態となる。トランジスタ３８はベースに入
力される電圧Ｅ。と電源４６の出力電圧の和から３８の
ＶＢＩを引いた値、すなわちＥｚをエミッタに出力する
。
ｏ ＜ ＶＢ ｗなる場合には、各トランジスタのベ
ースには電圧値がＶＢＫなる電源４４〜４９が印加され
ているため、トランジスタ３６．３７，３９゜４０はし
ゃ断状態、トランジスタ３８は飽和状態、トランジスタ
４１は導通状態となる。トランジスタ３８はベースに入
力される電圧Ｅ。と電源４６の出力電圧の和から３８の
ＶＢＩを引いた値、すなわちＥｚをエミッタに出力する
。
この結果、トランジスタ３８と４１の並列動作によって
端子４３に中間値の信号Ｅ２が出力される。
端子４３に中間値の信号Ｅ２が出力される。
さらに、Ｅｔ＝Ｅ２＝Ｅ３の場合には、全トランジスタ
が上述したトランジスタ３８と同様に動作して、中間値
信号としてＥｒ （あるいはＥ２１Ｅ３ ）を出力す
る。
が上述したトランジスタ３８と同様に動作して、中間値
信号としてＥｒ （あるいはＥ２１Ｅ３ ）を出力す
る。
以上のようにして、本回路ｄ、常に自動的に中間値信号
を１択して出力することができる。
を１択して出力することができる。
第４図は、第３図における電源４４〜４９の電圧変動に
よる出力誤差を小きくするために、電源４４〜４９の一
実施例であυ、回路５０が電源４４〜４９に対応し、端
子５５．５６は各々ベース直列抵抗、ベースに接続きれ
る。
よる出力誤差を小きくするために、電源４４〜４９の一
実施例であυ、回路５０が電源４４〜４９に対応し、端
子５５．５６は各々ベース直列抵抗、ベースに接続きれ
る。
第４図において、電源５１の電圧はＶＢＥよシ高い値で
あシ、トランジスタ５２はトランジスタ３６〜４１と同
一特性を４１し、かつベースとコレクタを接続してダイ
オードとして作用爆せることによシ、この電圧降下はｖ
ＢＥとなる。この電圧ＶＢＫは端子５５側を基準にして
端子５６側が正極性にしておシ、これが電源４４〜４９
に対応している。なお、抵抗５３はトランジスタ５２の
保護用である。
あシ、トランジスタ５２はトランジスタ３６〜４１と同
一特性を４１し、かつベースとコレクタを接続してダイ
オードとして作用爆せることによシ、この電圧降下はｖ
ＢＥとなる。この電圧ＶＢＫは端子５５側を基準にして
端子５６側が正極性にしておシ、これが電源４４〜４９
に対応している。なお、抵抗５３はトランジスタ５２の
保護用である。
以上、本実施例ではＮＰＮＩ−ランジスタを用いた中間
値選択回路を説明したが、ＮＰＮ）ランジスタの代わシ
にＰＮＰ ）ランジスタを用い、電源４４〜４９の極性
を逆にして、負極性信号に対する中間値選択ができるこ
とは容易に理解できよう。
値選択回路を説明したが、ＮＰＮ）ランジスタの代わシ
にＰＮＰ ）ランジスタを用い、電源４４〜４９の極性
を逆にして、負極性信号に対する中間値選択ができるこ
とは容易に理解できよう。
以上述べたように本発明は、トランジスタのベース・エ
ミッタ間で降下する電圧を補償することによシ、高精度
で中間値を自動的に選択できる効果がある。
ミッタ間で降下する電圧を補償することによシ、高精度
で中間値を自動的に選択できる効果がある。
本発明によれば、高精度で中間値を選択できるため、三
重化制御システムの中間値選択回路に適用して効果大で
ある。
重化制御システムの中間値選択回路に適用して効果大で
ある。
第１図は一般的な三重化制御システムの構成図、第２図
は従来の中間値選択回路図、第３図は本発明の一実施例
を示した回路図、第４図は第３図における電源の他の実
施例回路図である。 ３６．３７，３８，３９．４０．４１・・・トランジス
タ、４４，４５，４６，４７，４８．４９・・・電源、
２４，２６，２８，３０，３２．３４・・・ペース直列
抵抗、２５，２７，２９，３１，３３゜丼 １ 図 第 ２ 図
は従来の中間値選択回路図、第３図は本発明の一実施例
を示した回路図、第４図は第３図における電源の他の実
施例回路図である。 ３６．３７，３８，３９．４０．４１・・・トランジス
タ、４４，４５，４６，４７，４８．４９・・・電源、
２４，２６，２８，３０，３２．３４・・・ペース直列
抵抗、２５，２７，２９，３１，３３゜丼 １ 図 第 ２ 図
Claims (1)
- １、電流制限用のベース直列抵抗及び保護用のコレクタ
直列抵抗を有する６個のトランジスタにおいて、２個の
トランジスタのベース直列抵抗と他の２個のトランジス
タのコレクタ直列抵抗とを結んだ３箇所の接続点と各エ
ミッタを結んだ接続点を形成せしめる中間値選択回路に
おいて、ベース直列抵抗とトランジスタのベース間にベ
ース・エミッタ間の電圧降下分を補償すべく直流電源回
路を設けて、エミッタの接続点から中間値を出力するこ
とを特徴とする中間値選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12770282A JPS5920003A (ja) | 1982-07-23 | 1982-07-23 | 中間値選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12770282A JPS5920003A (ja) | 1982-07-23 | 1982-07-23 | 中間値選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5920003A true JPS5920003A (ja) | 1984-02-01 |
Family
ID=14966587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12770282A Pending JPS5920003A (ja) | 1982-07-23 | 1982-07-23 | 中間値選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920003A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211335A (ja) * | 1987-02-24 | 1988-09-02 | ユニチカ株式会社 | 高伸縮性太細加工糸及びその製造方法 |
| US4791026A (en) * | 1986-11-27 | 1988-12-13 | Teijin Limited | Synthetic polymer multifilament yarn useful for bulky yarn and process for producing the same |
-
1982
- 1982-07-23 JP JP12770282A patent/JPS5920003A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791026A (en) * | 1986-11-27 | 1988-12-13 | Teijin Limited | Synthetic polymer multifilament yarn useful for bulky yarn and process for producing the same |
| JPS63211335A (ja) * | 1987-02-24 | 1988-09-02 | ユニチカ株式会社 | 高伸縮性太細加工糸及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6053924B2 (ja) | リミツタ回路 | |
| JP2619739B2 (ja) | Ｍｏｓ型電力用トランジスタの電流検出回路 | |
| WO1985003818A1 (en) | Current limit technique for multiple-emitter vertical power transistor | |
| US4774450A (en) | Stabilized power-supply circuit connectable with auxiliary electric source without an intermediary blocking diode | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JPS5920003A (ja) | 中間値選択回路 | |
| US2986654A (en) | Single transistor series gate with grounded control voltage | |
| US4565959A (en) | Current supply circuit with redundant back-up current source | |
| US4140926A (en) | Inverted transistor circuits for monolithic integrated circuit application | |
| US3790822A (en) | Circuit arrangement for the interruption-free switch-over from an operating current supply apparatus to a standby current supply apparatus | |
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| IL43332A (en) | Voltage adapting arrangement between switching units of switch circuit series and outer circuits | |
| JPS6241341Y2 (ja) | ||
| JPH0413695Y2 (ja) | ||
| JP2797519B2 (ja) | 振幅比較回路 | |
| JPH0720615Y2 (ja) | 電池電圧の低下検出装置 | |
| JP3218626B2 (ja) | 電圧検出回路 | |
| GB1004514A (en) | Circuit enabling series connection of transistors | |
| JPH04297121A (ja) | 比較回路 | |
| JPS5912843Y2 (ja) | ドライバユニツトの短絡保護回路 | |
| JPS5816148B2 (ja) | デンアツカンノウトリガカイロ | |
| SU1198488A2 (ru) | Двухпол рный стабилизированный источник питани (его варианты) | |
| JPS6151201A (ja) | 三重化制御装置 | |
| JPH0311173B2 (ja) | ||
| JPH0545093B2 (ja) |