JPS59198071A - 音声通信を記憶し及び／又は再生する方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集中貯蔵部が多くのユーザーからの音声通信
メツセージを受けて蓄積しそして電話によるそのメツセ
ージの回復又は配送のためにアクセスはれるべく採用さ
れている型式の音声通信蓄積及び回復システムにかかわ
る。更に特定するに、本発明は無線−作動されるベージ
ングの好ましき構成、多くのユーザーへの同時的アクセ
ス及び遅延なしのメツセージの回復にかかわる。

メツセージを受け、直列に記録しそしてそのアクセスを
実施するのに複数の磁気テープ記録装置を採用し、如上
のだめの同時的通信を達成するのに複雑で高価なマルチ
プレクシングを使用することは、例えば、米国特許第４
，２６０，８５４号において提案されている。しかしな
がら、かかるシステムは、テープ上に記録されているメ
ツセージが手当如しだいにアクセスできず、そして実際
には、１つが１つのテープに関連し且つ１つの記録機械
が１つの個々の又は、１つの電話と連動するときにのみ
肩側であると云う事実により応用面においてかなり制約
されている。

更に、その記録媒体は１Å以上のユーザーによシ同時に
アクセスできない。しかし、かかる同時的アクセスは、
−日のうちでの忙しい時間帯において多くのユーザーに
よる使用を可能にする集中システムに対して特に１袂な
貢献であシ、この特長は本発明によって達成される。

他の方式としては、米国特許第４，３７１，７５２号で
の如く１片側からデータを転送しながら他の側に記録す
るために対としての基本的メモリー・バッファのような
複雑な蓄積技術を利用したディスク−システムがあるが
、かかるシステムは。

長さの自由な会話が記録できないこと及び／又は高価な
構造のために応用が制約されている。

そうした制約は、新規なマイクロプロセッサの制御下で
動的に割当てられるメモリー・ブロックの使用に基づく
経揖的構造を達成する本発明によって克服される。

本発明によると、下記のような応用に対してメツセージ
が与えられそして電話によって回復されるのを容易にす
るシステムを適切な価格において作り出すことを可能に
する。

即ち： １）標準としては組織体における従業員のような多くの
ユーザーに対する集中電話返答様有田機器としては、そ
の配送が受動的か又は強制されるメツセージが初めに意
図されたユーザー以・外のシステム・ユーザーへと配送
するのに容易に通合できる。かくして、メツセージはそ
のシステム加入者のいずれか顛よって残されそして必要
な時にそのシステム加入者によって回復される。かかる
動作は、しばしば、”音声メール″と呼ばれている。

２）この方式を用いることで１％話返答サービスが自動
化される。

３）無線−作動されるベージング・システムは、個々の
ページが電話に到嘴できるときにかかるページ（トーン
のみ）によってアクセスされる音声メツセージの自動的
記録を与えることができる。

４）このシステムは、医療試験レポート等を口述するた
めに使用されるような特殊な口述システムにおいて利用
できる。そこでの情報は。

転写を待つことなくそのレポートが口述されるや否やそ
の音声記録を聞くことによってアクセスできる。

従って、本発明の目的は、如上の従来技術における制約
を受けることなく、多くのユーザーへの同時的アクセス
が大きな融通性でしかも低価格において実施できる音声
通信蓄積及び配送のための新しい改良された方法及び装
置を提供するにある０ 本発明の他の目的は、一層広い実用性を持つ新規なメツ
セージ蓄積及び回復技術を提供するにある。

本発明による如上の及び更に別な目的は以下において説
明され且つ添付せる特許請求の範囲において−／Ｖ％定
的に記述されている。

本発明による方法は、音声のアナログ状音圧である電気
的信号をデジタル信号に変換し、そして辿イｇが迅速に
入れられてそして再生されるように手肖り次第にアクセ
スされる磁気ディスク（ウィンチェスタ−又は）＼−ド
円板）上にそのデジタル・データを蓄積する。更に、以
下一層詳細に説明されるように、そのデータがディスク
に転写されそしてそのディスクから回復される速度のた
めに、バッファ・システムが与えられていて、そのディ
スクが全体的にユーザーの随意（即ち、同時的アクセス
）にあると云う印象の下で多くのユーザー（好ましき実
施例では３２まで）が同一のディスクを同時に使用する
のを可能にしている。

その１吸な観点から要約するに、本発明は、メツセージ
の通信内容をディジタル化して蓄積（記録モードにおい
て）シ、そして第１のマイクロプロセッサ制御下にある
中間メモリーＲＡＭ５及び直列／並列ファースト・イン
−ファースト・アラ　ト　（ｆｉｒｓｔ−１ｎ−ｆｉｒ
ｓｔ−ｏｕｔ　；　Ｆ工ＦＯ）メモリーを持つ複数のラ
イン・インタフェース・システムの助勢による多くのユ
ーザーに対する同時的アクセスと、その内容がメモリー
・ディスクを持つ第２のマイクロプロセッサの制御下で
データ転送可能である主メモリーＲＡＭ５へのデータ転
送接続とを伴う複数の入／出力チャネルに沿って配送（
再生モードにおいて）する方法を包含し、かかる方法は
、複数のチャネルの各々のメツセージ記録又は再生状態
を順々に読出し；もしも記録モードにあるならば、　　
Ｆ工ＦＯメモリーの充満状態を決定しそして、第１のマ
イクロプロセッサの制御下において、かかる時点に存在
する同数の満たされたＦＩＦＯメモリーにおけるデータ
をその中間メモリー　ＲＡＭ５の第１の利用し得る空の
データ・ブロックへと転送し、そしてかかるブロックが
満たされる場合には、そのデータを主メモリーＲＡＭ５
へと転送し；もしも再生モードにあるならば、引続くＦ
工ＦＯメモリーの充満状態を決定しそして再生されつつ
あるメツセージ・データをもって空のＦ工ＦＯメモリー
を満たすべくチャネル・データブロックを転送し；第２
のプロセッサの制御下でその複数のライン・インタフェ
ース・システムの各入／出力チャネルの記録又は再生状
態を試験し；どのチャネルが記録のために割当てられて
、どれが再生のために割当てられるかを照合する命令を
受け；もしも記録モードが割当てられて、そして前記状
態についての試験がかかる記録モードを認識したならば
、かかるチャネルからのデータ・ブロックがその主メモ
リーになおも存在しているのかどうかを決定して、それ
をメモリー・ディスクへと転送し；もしもその記録モー
ドがかかる試験中に認識されないならば、かかる状態を
蜘嶺なチャネル・ライン・インタフェース−システムの
第１のマイクロプロセッサへと連通し；もしも再生モー
ドが割当てられてそしてかかる状態についての前記試験
がかかる再生モードを認識したならば、そのチャネルが
一層のデータを要請しているかどうかを決定し。

そしてもしもそうであれば、かかるチャネルのデータ・
ブロックを、再生のために、満ちた主メモリーＲＡ、Ｍ
Ｓから適当なチャネル・ライン・インタフェース・シス
テムの中間メモｌｊ　−ＲＡＭ５及び引続（ＦＩＦＯメ
モリーへと転送し；そして、もしもその再生モードがか
かる試験中に認識されないならば、割込みをその適当な
ライン・インタフェース・システムの第１のマイクロプ
ロセッサへと連通させることから成っている。

本発明の如上の及び他の目的、構成及び動作は好ましき
実施例を示している添付図面を参照しての以下の詳細な
記載から明瞭に理解されよう０ 第１図を参照するに、そこには、話を記録するように動
作する好ましき実施例の全体的構成が例示されている。

データの流れ路は矢印付の実線でもって示され、そして
データの転送路は点線でもって示されている。このシス
テムは、ハード・ディスク１１と、主プロセツサ・ボー
ド１３と、そして１〜４ライン・インタフェース・ボー
ド１２とから成っている。ライン・インタフェース・ボ
ードの各々はオーディオ信号のための８つの独立の入力
回路（又は出力回路）を含み、第１図では１つだけが示
されている。

記録モードにおいて、各人力１には、例えば、電話送信
器のマイクロホンへと印加されるアナログ音声音圧に対
応する電圧信号が供給される。

この信号はアナログ−デジタル（Ａ／Ｄ　’）変換器２
によってデジタル信号に変換される。Ａ　／　Ｄ変換方
式としては、連続的に変動するオーディオ信号がビット
系列に変換される連続可変傾斜デルタ（ＣＶＳＤ）変調
方法が使用される。例えば２０　ＫＨｚの好ましきサン
プル率において、そのＡ　／　Ｄ変換器の出力は、５０
マイクロ秒だけ隔置されている一連の電圧パルスから成
っている。各パルスは、オーディオ信号の傾斜が前の５
０マイクロ秒内で振幅において増加するか又は減少する
かに依存して、ｓＶ（□、１１１１１）又はＯＶ（“°
０“）の高さをもっている。このビット系列は、後で記
述される適当なデジタル−アナログ（Ｄ／Ａ　）変換器
の入力へと印加されて、音声のアナログ電圧表示へと再
構成される。

かくして、その蓄積方式は連続的に可変の傾斜データ変
調Ａ／Ｄ変換器によって作り出されるビット系列を蓄積
する問題に対して解決策を与える。蓄積プロセスにおけ
る初めのステップは、例えば、一連の８ピツ）ＩＫへの
そのビット系列の組立である。ライン・インタフェース
・ボード１２におけるＡ　／　Ｄ変換器の各々は、一連
の即ち４つの３２×８ビット直列／並列、ファースト・
インーファーストφアウ）（ＦＩＦＯ）メモリー３に接
続されている。ビット系列が流れ始めるにつれて、それ
は第１の３２Ｘ８　ＦＩＦＯメモリーの頂部レジスタ１
５を満たす。第１のＦＩＦＯの頂部レジスタが満たされ
ると、その内容はすぐに第４のＦ工ＦＯメモリーの底部
レジスタ１６へとシフト（＠リップル″）される。その
後、第１のＦ工ＦＯメモリーの頂部レジスタはそのデー
タ系列から次の８ビット語を組立てるのに自由にされる
。そのレジスタが再び満たされると、総合された語が第
４のＰ゛工１１′０メモリーにふ゛ける底部から２番目
のレジスタ１７へと転送される。同様にして、第１のＦ
工ＦＯメモリーの頂部レジスタは、Ｆ工ＦＯメモリーを
下方に最後に利用できる満たされていないレジスタへと
通過される８ビット語へのそのビット系列の組立てを続
ける。不規則な間隔においてではあるが、マイクロプロ
セッサ（μｐ１）ｓは、＋７−ド・オンリー・メモリー
ＲＯＭ１１８及びスクラッチ・パッドＳＰＲＡＭ１２７
に蓄積されているプログラムの制御下において、Ｆ工Ｆ
Ｏメモリー３の状態を調査する。こうしたＦ工ＦＯメモ
リーの少なくとも第４番目が満たされると、μｐ１は、
従来のデータ転送手段４を用いて、その内容を４０の６
ＫＸ　８　（６，１４４Ｘ８）ランダム・アクセス・メ
モリー（ＲＡＭ）　６（中間メモリー）へと転送させる
ことになる。

中間メモリー（工Ｍ）のＲＡＭ　　乙のいずれが使用さ
れるべきかについての選択は、後で記述されるプログラ
ムに従ってμｐ１　によって決定される。転送に対する
決定が成される時点において、すべての満たされた１゛
工ＦＯメモリーの内容、即ち、第４のメモリーの自答以
外に、第３のメモリー（もしも、満杯であれば）の内容
そして第２のメモリー（もしも、満杯であれば）の内容
は転送されることになる。ＦＩＦＯメモリーの数Ｉびμ
ｐ１が転送をする間−は、もしもすべてのＦ工ＦＯメモ
リーがデータ転送前に満たされるとすると、データが失
われることになるので、その第１のＦ工ＦＯメモリーが
満杯にならないように決められる。

満たされた１ＰＩＦ、ｏからのデータが一旦転送される
と、空にされるべき最後のＦＩＦＯの上部に残っている
部分的に満たされているＦＩＦＯでのデータは第４のＦ
ＩＦＯの底部へとシフトされ、そしてそのＦ工ＦＯレジ
スタにデータを累積するプロセスは引続き行われる。

ＲＡＭ　６の１つへのデータの転送は、次の如く、即ち
、初めのデータ転送において、第４のＦ工ＦＯメモリー
における底部レジスタ１６の内容がＲＡＭの頂部レジス
タ１９に置かれ、第４のＦＩＦＯメモリーでの底部から
２番目のレジスタ１７の内容がそのＲＡＭの第２のレジ
スタ２０に置かれると云うように行われる。かくして、
一連のＦＩＦＯメモリーの底部にある最も古いデータは
、ＲＡＭでのその頂部に置かれることになる。

特定のオーディオ人力１からのデータを記録するために
使用されるべきＲＡＭ６について一旦割当てがなされる
と、μｐ１は％ＲＡＭが満たされるまで　（Ｎ号源から
のデータを加え続ける。かくして、　　ＲＡＭは６に×
８ピットのデータを累積する。そうしたビットは５０マ
イクロ秒毎に１つずつ出されるので、各ＲＡＭは６１４
４　Ｘ　８　Ｘ　５０　Ｘ　１Ｏ−６＝２．５秒の会話
を含むことになる。引続＜２．５秒の会話はμｐ１５に
て割当てられる別なＲＡＭ　６に蓄えられる。

主プロセツサ・ボード１６は、４（まで）ライン・イン
タフェース・ボード１２からのデータに灼する組立点即
ちアセンブリ点を与える。

ライン・インタフェース上における中間メモリーＲＡＭ
　６が満たされるにつれて、各ボード上におけるμｐ１
５は主プロセツサ・ボード、即ち。

主メモリー上における８０の６７！−Ｘ　５　ＲＡＭ　
８への転送のためにその充満されたＲＡＭを列にする。

不規則にではあるが、主プロセツサ・ボード１３に示さ
れているマイクロプロセッサμｐ２９は、ＲＯＭ２２１
及びスクラッチ・パッドＳＰＲＡＭ２２Ｂに蓄積されて
いるプログラムの制御下において、ライン・インタフェ
ース・ボード１２の各々のμｐ１５によって通報される
待機行列の状態を調査し、そして従来のデータ転送手段
７を用いて、その列の先頭におけるＲＡＭ　６の内容を
ＲＡＭ　８の１つへと転送させる。ＲＡＭ　８のいずれ
が使用されるべきかについての選択は後で記述されるプ
ログラムに従ってμｐ２によって決定される。ＲＡＭ乙
の内容が一旦転送されると、ＲＡＭは使用されていない
ＲＡＭのプールへと戻されそしてμｐ１５によって再び
割当てられることになる。

主プロセツサボード１３におけるＥＡＭ　８がオーディ
オ・インタフェース・ボード１２かう転送されるデータ
で満たされるにつれて、マイクロプロセッサμｐ２はそ
の充満されたＲＡＭ　８をディスク１１へのデータ転送
のための待機行列とするその待機行列の先頭におけるＲ
ＡＭ　８の内容は。

データ転送手段１０を介してμｐ２により不規則な間隔
において単一の６ＫＸ８　　ＲＡＭ　２２へと転送され
る。その後、そのデータは、データ転送手段２５を用い
て、μｐ３２３の制御下において、ＲＡＭ２２からディ
スクへと転送される。とのマイクロプロセッサはディス
ク制御プログラムラ含むＲＯＭ５２４から及びスクラッ
チ・パッドＳｌＲＡＭ５２９からの指令を受信する。一
旦、主メモリー　ＲＡＭ　８の１つの内容がディスク・
システムへと転送されると、ＲＡＭは使用されていない
ＲＡＭのプールへと戻されそしてμｐ２によって再び割
当てられる。／ステム応答は、第１図の底部において例
示されている、μｐ２への外部制御手段２６によって開
始される。

第２図には話を再生するシステムの動作が示され、第１
図のものと同様のコンポーネントはプライム（′）表示
を伴って示されている。

再生モードにおいて、そのシステムは前に記録されたメ
ツセージを再生するべく（外部制御手段２６によって）
指令される。前にも示された如く、メツセージはディス
ク１１′上における２、５秒セグメントに蓄積される。

ディスク制御システムは、μｐ３２３’の制御及びＲＯ
Ｍ５６’及びＳＰＲＡＭ３２９’に蓄えられているプラ
グラムの下において、再生されるべきメツセージの２．
５秒の初めの部分を含むディスクのセグメントを見出し
、そしてデータ転送手段２５′を用いてそのデータ６に
×８　ＲＡＭ　２２’へと転送する。不規則な間隔にお
いてではあるが、μｐ２は、ＲＯＭ２２１’及びＳＰＲ
ＡＭ　２８’の制御の下で、そのデータを受けるべく主
メモリーでの利用できる６　Ｋ　Ｘ　８　ＲＡＭ　８　
’のうちの１つを割当てる。ＲＡＭ　ｔｙ）　Ｈ択は後
で記述されるプログラムによって成される。そこで、デ
ータは、データ転送手段を用いて、’　ＲＡＭ　２２’
からＲＡＭ　８’へと転送される。

ｐｐ２９’は、不規則な間隔において、転送を待つＲＡ
Ｍ　［３’の１つにおけるデータの存在を認識する。μ
ｐ２９′は、再生が指令されるオーディオ・チャネルを
４（までの）ライン・インタフェース・ボード１２′の
うちのどれが含むかを認定しそして、データ転送手段７
′を用いて、ＲＡＭ　８’からのデータを適当なライン
・インタフェース・ボード上での利用できるＲＡＭ　６
’の１つへと転送する。

不規則な間隔においてしかもＲＯＭ１８’及びＳＰＲＡ
Ｍｌ　２７’に蓄積されているプログラムの制御下にお
いて、　７！ｊｐ１５’は、ＲＡＭ　６’の１つにおけ
る話の初めの（そして引続（）　２．５秒セグメントの
存在と、そして８人／出力回路１４′のうちのいずれが
使用されるべきかを認定する。データは再生されるべき
最初の（最も古い）データがＲＡＭの頂部レジスタ３７
にあるようにＲＡＭに蓄積されるので、そのＲＡＭの頂
部レジスタ３７における８ビツト語は、データ転送手段
４′を用いて、４つの８Ｘ３２Ｆ工ＦＯメモリー３′の
第１のものの頂部レジスタ１５′へと転送される。記録
モードの場合でのように（第１図）、この語は第４のＦ
工ＦＯメモリーの底部レジスタ１６′へと自動的に転送
される。その後、ＲＡＭ　６’におけるレジスタ３８で
の次の８ビツト語は第１のＦ工ＦＯメモリーの頂部レジ
スタへと転送され、この語ハ４　ツ＋７）　ＦＩＦＯメ
モリーを通して下方へとシフトされる。このプロセスは
継続するので、第４のＦＩＦＯメモリーの底部レジスタ
における内容は２０　ＫＨ２の割合において１ビツトず
つ（古いビットから）除去され、そしてＤ／Ａ変換器２
′の入力へと供給される。底部レジスタ１６′の内容が
転送されるや否や、次に高いレジスタ１７′の内容が底
部レジスタ１６′へと転送されて、そのデータをデジタ
ル化するのに使用される同じ２０　ＫＨ２率におけるＤ
　／　Ａ変換を継続させる。

システム争タイミングは、一連の４つのＦ工ＦＯメモリ
ーが完全に空にならないように配列されておシ、それに
よシ、聴取者にて知覚されるには長過ぎる再生会話にお
ける遅れを回避している。更に、２．５砂金話の少なく
とも次のセグメントは、連続性を確保する目的で、前の
セグメントの転送が完了する時までに、　ＲＡＭ　６′
の１つへと転送される。

■〕／　Ａ　変換器２′は、連続的に変動するオーディ
オ出力信号の傾斜を制御するビットを採用し。

２０　ＫＨｚビット系列を用いてアナログ・オーディオ
信号を再構成するが、そのプロセスは第１図に記述され
ている０ＶＥＩＤ変調方法によって信号をデジタル化す
るのとは反対である。オーディオ出力は第２図での左側
でしかるべく指定されている出力ライン上に現われる。

記録モード（第１図）における動作での如く。

ＲＡＭ　６’又は８′の内容が一旦転送されると、その
ＲＡＭは利用可能なメモリーのプールに対して再び割当
てられる。

第１図に関連して記述された記録プロセスと第２図に関
連して記述された回生プロセスとは、記録に使用される
チャネルの数ｎ−５２及び再生に使用されるチャネル（
３２−ｎ）のバランスを伴って同時に進められる。各サ
ービスに使用されるチャネル数及びいずれかの瞬間にお
いて遊んでいる数はその胴間におけるサービスに対する
外部指令によって決定される。記録又は再生されつつあ
るチャネルが一旦釈放されると、それは、サービスに対
する次の指令において記録か又は再生のいずれかに対し
て再び割当てられる遊びチャネルのプールへと入る。

もしも所望ならば、ユーザーがそのシステムを動作する
のを助ける前取って記録されるプロンプトの挿入を可能
ならしめたために、会話の過程中に、チャネルを再生と
記録との間で変えることができる。典型的な応用として
、３２チヤネル・システムは数千の加入者に対して適切
なサービスを実施できる。

さて以下では、システムを制御するのに使用されるプラ
グラム及びその動作について詳細に検討する。

第３図には、各ライン・インタフェース・ボード上に８
つの入／出力回路を含む詳細な回路図が示されている。

クロック、付帯回路及び制御信号については、明瞭化の
ため且つ本発明による重要な特長をぼかすことのないよ
うに図から除外されてｂる。βｐ１によって与えられる
最も重要な制御信号は、その人／出力回路が記録モード
において動作するのか又は再生モードにおいて動作する
のかを規定している。

記録モード（第１図）において動作するように指令され
た場合、オーディオ・ライン１は固体アナログ・スイッ
チＳを通してフィルタＦの適切な入力へと進路が敗られ
る。この動作モードにおいて、そのフィルタは、例えば
１００〜３５００Ｈｚの通過帯域を持つ帯域フィルタと
して作用し、入力信号における無関係なノイズ成分を減
少させる。次に、信ちはＡ／ＤＯＶＳＤ変調器２へと送
られ、その変調器２は２０　ＫＨｚクロック率における
ビット系列を与える。ＢＯｌにおいて示されている母線
コネクタは高インピーダンス状態に設定されているＦＩ
　ＦＯメモリー６に接続されているが、Ａ／Ｄ変調器２
と母線コネクタＢＣ１とに接続されている別な母線コネ
クタＢＯ２は。

第１の直列／並列ＦＩＦＯメモリー３へとそのビット系
列を通過させるべく設定されている。そのビット系列は
前にも述べたように８ビツト語へと形成され、そしてＦ
工ＦＯメモリー６は、それが形成される際での俗語を一
連のＦＩＦＯメモリー３の最も底部で利用できるレジス
タへとシフトするように接続されている。Ｆ工ＦＯメモ
リーの１つが満たされると、フラグがセットされ、命令
に際して、母線コネクタＢＯ３を通してμｐ１５へと通
過されることになる。μｐｉ　ｓがデータを転送すると
決定すると、最下位の即ち第４のＦ工ｙｏ　３に接続さ
れている下部母線コネクタＢＣ４は有効にされて、　　
ＦＩＦＯメモリーの底部レジスタの内容をデータ母線Ｄ
Ｂ上に置くことになる。

μｐｉ　ｓはデータを抽出し続け、満たされたＦ工ＦＯ
メモリー３の内容がすべて転送されるまでその底部レジ
スタへのシフト動作を維持する。

再生モードにおいて動作するべく指令された場合、母線
コネクタＢＯ２は昼インピーダンス状態にセットされ、
そしてμｐ１５は一連の８ビツト語をデータ母線ＤＢ上
に置き始める。俗語が母線コネクタＢＯ１を通してＦＩ
ＦＯメモリーの頂部レジスタに置かれるにつれて、それ
はＦ工ＦＯメモリー３の底部レジスタへとシフトし、そ
して２０　ＫＨｚのクロック率において１ビツトずつ抽
出され、母線コネクタＢＯ３及びＢＯ４は高インピーダ
ンス状態に置かれる。そのビット系列は変調器２′のＤ
　／　Ａ変換器へと通過され、結果的オーディオ信号は
フィルタＦにより平滑にされてそしてその時点では再生
位置にセットされているスイッチＳによってオーディオ
・ライン１へと通過される。

第４図は、マイクロプロセッサμｐ１５、その連動され
たリード・オンリー・メモリーＲＯＭ１１８、直接メモ
リー・アクセス制御器ＤＭＡ　１、スクラッチ９パツド
５ＰＲＡ）ｉｌｌ　２７　％及び各システムにおける４
（までの）ライン・インタフェース・ボード１２の各々
による話の２．５秒セグメントの蓄積に対して使用され
る中間ランダム・アクセス・メモリー６の詳細を例示し
ている。

アドレス、制御及び幾つかの接続回路装置は明瞭化のた
めに省略されている０ μｐ１５が記録モード（第１図）において動作している
そのボード上における８つのチャネルのうちの１つから
のデータを転送するものと決定すると、それは先ず始め
に、そのチャネルによって使用されているＦ工ＦＯメモ
リー３のいくつが満たされているかを決定する。もしも
底部ＦＩＦＯのみが満たされているとするならば（第３
図でのＦ工ＦＯ４）　、μｐ１５は、内部レジスタを通
して３２の転送路を生かして、その内容を中間メモリー
６へと転送する。もしも１つ以上ノＦＩＦＯが満たされ
ているならば、μｐ１５は一層早い方法を用いてそのデ
ータを転送する。それは先ず初めに、直接メモリー・ア
クセス転送を有効ならしめるべ（ＤＭＡ１を樹立シフ、
そしてその転送をＦ工ＦＯメモリー３及び４或はＦ工Ｐ
Ｏ２，３及び４（第３図参照）の充満状態に対応する６
４又は９６の転送のためのＤＭｌへと引き継がせる。Ｔ
）ＭＡＩを樹立させるにはデータを１つのＦＩＦＯから
直に転送するよりも長くかかるので、この方式は転送に
ついて最善の速度を生じさせる。

中間メモリー６は３２の６４ＫＸＩＲＡＭのアレイとし
て構成されて示されている。ＲＡＭの４つの列の各々は
ＲＡＭの８つの欄を含み、８ビツト胎での各ビットに対
するものはＦＩＦＯから転送されている。メモリーは、
各々が６Ｋ　８ビットｇ（２，ｓ秒の会話）を有する４
０セグメントで構成されている。μｐ１５はその中間メ
モリーの利用用能なセグメントを照合し、そこにそのΔ
カを与えているチャネルからの会話の各２．５秒セグメ
ントを１崖＜。中間メモリーの２．５秒セグメントが満
たされると、新しいセグメントが照合されて、次の２．
５秒の会話でもって満たされる。母線コネクタＢＯ５は
、μｐ１のデータ母線ＤＢからのデータを取り、そして
、それらデータを、どちらがその転送に従事しているか
によ’Ｉ　％　＃ｐ１５或はＤＭ４１制御器からのアド
レス信号によって指令される適当なＲＡＭへと置くよう
に駆動される。

使用されるチャネルが再生チャネル（第２図）としで指
定される場合、μｐ１の仕事は、再生される予定のメツ
セージからのデータが供給されるチャネルをそこでのＦ
ＩＦＯに連動して保つことである。引続く回路装置はそ
のＦＩＦＯへの転送のために利用できる中間メモリーの
少なくとも１つの６にセグメントを使用されるチャネル
に連動させて維持することになる。もしもＦＩＦＯの１
つ（第３図のＦＩＦＯ１）のみが空であるとすると、転
送はμｐｉ　ｓを通して成される。もしも第６図で１つ
以上のＦａＩＦＯが空であるとすると、転送はＤＭＡ　
ｉによって成されることになり、それにより、データ記
録での場合のようにその転送速度を最善のものにする。

母線コネクタＢｅ５は、適切にアドレス指定されたＲＡ
Ｍ５によって供給される如きμｐ１のデータ母線ＤＢか
らのデータを取シ、そしてそれをＦエア“Ｏへと供給す
るように駆動される。

このシステムは、８つの入／出力回路がすべて使用され
るだけ十分に早い。即ち、もしもすべてのチャネルが使
用中にあるとすると、入／出力チャ不ルの糺合せは次の
形態で存在しない。

つ゛まり、いずれかの記録チャネルのＦＩＦＯはそれら
を一掃するデータ転送が中間メモリーエＭに対して生ず
る前において満ちることがなく、そして掛止チャネルで
ないＦＩＦＯはデータがそれらを再び満たすべく供給さ
れる前に決して全体的に空にならないよりになっている
。この状態は、迅速動作の’ｉｊＪ能なマイクロプロセ
ッサ〃ｐ１及び処理速度を強調したプログラミング（例
えば、代替の直接転送又はＤＭＡ転送）の使用を伴う構
成によって履行される。

第５図には、音声データが如伺にして４（までの）ライ
ン・インタフェース・ボード１２の各々から主プロセツ
サ・ボード１３へと転送されたかについての詳細が例示
されている。ライン・インタフェース・ボードがそれら
のマイクロプロセッサμｐ１５の制御の下で動作しそし
て主プロセツサ・ボードが第１図におけるその完全に独
立させるマイクロプロセッサμｐ２９の制御の下で動作
するために、そのデータ転送には特別な手段を必要とす
る。ライン・インタフェース・ボードの各々には２つの
６ＫＸ８　ＲＡＭ　８”及び８＃　が具備されているＲ
ＡＭ８”の第１のものは、６にブロック（２，５秒の会
話）におけるデータを、中間メモリーエＭ（第４図）に
おけるデータ・ブロックの１つから主マイクロプロセッ
サ・ボード（記録モード、第１図）における主メモ＋７
−　Ｍ　Ｍへと転送するのに使用される。

ＲＡＭ　３”の第２のものＩｔ：Ｋ、６にブロックにお
けるデータを、主メモリーＭＭにおけるブロックの１つ
から適当なライン・インタフェース・ボード（再生モー
ド、第２図）の中間メモ’）　−ｈａにおいて利用可能
なブロックの１つへと転送するのに使用される。

主プロセツサ・ボード１３（記録モード、第１図）への
データ転送は６にブロックのデータを転送のだめの１Ｍ
内において待槓行列をっ〈るｐｐｌ　５によって開始さ
れる。ｐｐｌ　５はその行列の頭部におけるブロックを
取り、そして制御器ＤＭＡ１（第４図）を用い、そのデ
ータをそのデータ母線ＤＢ上に置くことによってＲＡＭ
へと転送する。分担されるデータ母線Ｓ　Ｂ’をμｐ１
５のデータ母９Ｊ　Ｄ　Ｂの延長として作用させるため
に、母線コネクタＢＯ７及びＢＯ９はｐｐｌ　　５によ
ってそれぞれ開かれそして閉じられる。それと同時に、
　　ｐｐｉ　ｓはデータのブロックが転送（サービス要
請）のために用意されていることを示す信号をμｐ２９
に与える。μｐ２９がその要請を実施するべく用意され
ると、それは母線コネクタＢＣ９をターン・オンしそし
て母線コネクタＢＯ７をターン・オフすることによって
分相器）％ｌ　Ｓ　Ｂ’をそのデータ母線ＤＢ’の延長
として構成する。μｐ２９は、後で第６図に関連して論
議される如く、その］）ＭＡ　２制御器を用いた転送を
実施する。

主プロセツサ・ボード（再生モード％第２図）からのデ
ータ転送は主プロセツサ・ボード上でのμｐ２９によっ
て開始される。ＲＡＭ８’への８ブロツクの転送はその
］）ＭＡ２制御器（第６図）を用いたμＩ）２９によっ
て実行され、分担母線ＢＢ（第５図）へのアクセスは′
＠線コネクタＢＯ１３をターン・オンしそして母線コネ
クタＢＣ６をターン・オフすることによって得られる。

その転送が一旦完了すると、〃ｐ２９、は適当なｐｐｌ
　５へと信号を与え、そしてとのｐｐｌは、そのＤＭＡ
　１制御器（第４図）を用いることにより、ＲＡＭ　８
’の内容をそのボードにおける６Ｋ　ＩＭ　の利用可能
＆　ブロックへと転送し１分担母線へのアクセスは母線
コネクタＤＯＩ３をターン・オフしそして母線コネクタ
ＢＯ６をターン・オフすることによって得られる。

第６図は主プロセツサ・ボード１３（１３’）の詳細を
例示している。明瞭化のために、アドレス及び制御信号
は、接続用回路装置と同様に省略されている。ＲＯＭ　
２２’　１及びＳＰＲＡＭ２２８に蓄積されているプロ
グラムの制御下にある〃ｐ２９は、６にブロックに記録
されているデータをライン・インタフェース・ボード１
２から収集しそして６にブロックにおける再生データを
そのライン・インタフェース・ボードへト供給すること
になる。μｐ２９は、第６図に示されているように、そ
のＤＭＡ２を用いて、データをライン・インタフェース
・ボードと８０の６に×８ＲＡＭ＋３のアレイとの間で
転送する。主メモリーＭＭであるＲＡＭ　ｆ３は、それ
が４列よシはむしろ８列の６４ＫＸ１装置を持っている
ことを除いて、第４図において例示されている中間メモ
リーと全く同じく構成されている。μｐ２９は又、　　
６にブロックでの如く、主メモリーとディスク１１との
間でデータを転送する仕事を持っている。

そのサイズにもかかわらず、主メモリーは２．５Ｘ　８
０　＝　１９２秒即ち３．２分の会話のみを保冷できる
。かくして、蓄積装置の内容は主メモリーが満杯になる
のを防ぐべく迅速にそのディスクへと通過されなければ
ならない。

第５図に関連して記述され且つデータ転送手段２５とし
て第６図にし１式的に示されている分担母線を用いるこ
とによシ、データは、μｐ２のデータ母線ＤＢ’を通し
て、２つの６ＫＸ８ＲＡＭ２２の１つへと置かれるか又
はそこから引き出される。このデータは除去されてそし
てそのディスク・システムへと供給されるか或はＲＯＭ
３及びＳＰＲＡＭ３に蓄積されているプログラムの制御
下で動作するマイクロプロセッサμｐ３によってそのデ
ィスク・システムから供給される。ＲＡＭ２２０１つと
ディスクとの間においてデータを転送する特別な要件は
、前に記述されたデータ転送路と連動されているＤＭＡ
装置よりはむしろディスク制御回路６２及び高速ディス
ク・データ母線３４の使用によって満たされる。回路３
２はかかる転送を実施するのに使用される特殊な型式の
回路を表わしているけれども、それは、従来より採用さ
れているかなり短い２５６バイト・ブロックよシはむし
ろ６にブロックにおけるデータを取扱う。

最後に、βｐ２９は、制御及び他の目的のた′めに、“
他のインタフェース″３３として表わされている外部と
の連通に関与している。この目的のために、ボートが与
えられていて、主メモリーとライン・プロセッサ・ボー
ドの中間メモリーとの間におけるデータの転送に関し７
て前に記述されたのと同じ方法を用いることによりｐｐ
２のデータ母線ＤＢ’へのアクセスを可能にしている。

特に、外部信号は、いずれのメツセージが回復されるの
か、どのチャネルが配送されることになるのか、どのチ
ャネルがメツセージを記録するために呼び出されるのか
、そして如何にしてそのメツセージが後での再呼出しの
ために押合されるべきかについて、そのシステムに通報
するのに必要とされる。更にカセット又は他の大規模メ
モリー装置上におけるディスクの内容を支援することは
望ましい。

第７図には、？イン・インタフェース壷ボードの各々に
おけるｐｐ１を動作させるのに使用されるプログラムの
フロー・チャートが、明瞭化のために簡略して示されて
いる。ｐｐ１は８つの記録のファイルをそのスクラッチ
・パッド・メモリーに糾持し、それらの各々は８つの入
／出力チャネルの１つの状態にかかわりそして・・・そ
のチャネルが遊んでいない場合には・・・そのチャネル
が記録か又は再生のいずれかであるメツセージの状態に
かかわる。

初めに、ｐｐ１はＡにおいて第１のチャネルの状態を読
む。もしもそのチャネルが遊んでいるとすると、ｐｐｌ
は・・・ブロックＢにおいて示されているデータ転送作
業を完了した後・・・第２のチャネルを調べるべく進む
。ｐｐ１は各チャネルの状態を順々に調べ続ける。すべ
でのチャネルが遊んでいる場合、ｐｐｌはそれらチャネ
ルについての状態チェックを通して繰返し単に循環する
。プログラムは第８のチャネルのチェックに続いて第１
のチャネルへと戻り、その遊びサイクルは矢印Ｃによっ
て示されている。

ｐｐ１が遊んでいないチャネルの状態を読むと、それは
、そのチャネルが記録に使用されるのか又は再生に使用
されるのかを状態データから決定する。この情報は初め
にｐｐ２を通して外部制御回路により与えられ、そして
そのチャネルが／ｊｐ２により中継される外部制御によ
り再び遊びの状態に戻されるまでそのままに止どまる。

一旦そのチャネルが再生チャネルＤの記録のようにいず
れかに指定されると、ｐｐ１は適当な使用のために第３
図に示されているスイッチＳ（及び他の回路装置）をセ
ットする。スイッチＳはそのプログラムを通した初めの
サイクルのＥにおいてセットされ、チャネルの状態が変
えられるまでその設定に止どまる。

次に、ｐｐ”＋は考慮中にあるラインへと循激し、もし
もそのラインがＹ己録モードにあるとすると、ｐｐｌは
ＦＩ　ｌ’ｏメモリーの状態をＦにおいて調べ、そして
最後のＦ工ＦＯが満たされているかどうかをＧにおいて
決定する。もしも満たされていなければ、ｐｐ１は次の
ラインの状態を調べるべく戻り、もしも最後のＦＩＦ″
０が満たされているとすると、ｐｐ１はその時点に存在
するのと同数の満たされたＦｉＦＯメモリーにおけるデ
ータを工Ｍの初めに利用できる空の６にブロックへと転
送する。転送ブロックＨは、前にも述べたように、ｐｐ
１の内部レジスタか又は直接メモリー・アクセスのいず
れか速い方を用いて実施される。このプ゛ロセスは、そ
のチャネルに割描てられた６に工Ｍブロックが満たされ
ていることをｐｐ１が認識する（Ｉにおいて）−１で引
続くサイクルにおいて継続する。その時点において、そ
のファイルされた６Ｋ　工Ｍブロックは主プロセツサ・
ボードへの転送のために予定されて、新しい空の６に工
Ｍブロックが一層のデータ転送Ｊのためにそのチャネル
に割当てられる。

次のチャネルを状態Ａに対して調べる前に、ｐｐ１は常
に、Ｂにおいて転送を待っている何等かの６に工１１ブ
ロックのデータがそこにあるがどうかについてチェック
する。もしもあるならば（しかもｐｐ２へのデータ・リ
ンクが利用できるとして）、その待機行列の先頭におけ
る６Ｋ　１Ｍブロックは、ｐｐ２によるピック・アップ
を待期するべくそのリンク内に置かれることになる。

ｐｐ１が再生チャネルとして指定されているチャネルの
状態を調べるべく循環する場合、μｐ１はＦ工ＦＯの状
態をＫにおいて調べ、スイッチＳをＥにおいてセントす
る。もしも第１のＦ工ＦＯが空でないとすると、μｐ１
はその次のラインの状態を調べるべく戻る。しかしなが
ら、もしも第１のＦ工ＦＯがＬにおけるように空である
とすると、βｐ１はその時点において存在するのと同数
の空のＦ工ＦＯメモリーを満たすデータを再生されつつ
あるメツセージ・データを伴って工Ｍの６にブロックか
ら転送する（Ｍ）。この転送は、前にも述べたように、
μｐ１の内部レジスタか又は直接メモリー・アクセスの
いずれか速い方を用いて実行される。このプロセスは、
そのチャネルに割当てられた６に１Ｍブロックが、Ｎに
おけるように、空であることをｐｐｌが認識するまで引
続くサイクルにおいて続行する。この時点において、次
の／、ＫＩＭブロックがそのチャネルへの一層のデータ
転送のために割当てられ、そして新しいデータ・ブロッ
クの転送に対する要Ｍ１４がμｐ２に対して出される。

μｐ１は再生モードにある各チャネルへの転送のために
工Ｍにおいて利用できる少なくとも２つのブロックの６
にデータを保持する。

記録モードでのチャネルに対するＢにおけるデータの予
定された転送とは異なって、／１７Ｈは、再生データの
ブロックがｔｌｐ２によってデータ転送リンクに置かれ
る場合にはいつでも、μｐ２によって割込まれる。μｐ
１は、そのリンクからのデータな工Ｍの初めに利用でき
るブロックへと転送することによりその割込みを実行す
る。外部命令（記録開始、再生開始など）にて初期化さ
れる状態記録における変化は割込みにょるｐｐ２によっ
てμｐ１へと中継される。

第８図を参照するに、そこには主プロセツサ・ボード１
３上における主プロセツサｌ１１）２を制御するプログ
ラムのためのフロー・チャートが示されている。ここで
例示され且つ記述された実施例において、μｐ２は、４
（までの）ライン・インタフェース・ボード上における
各入／出力チャネルに対して１つずつ、３２の記録を維
持する。プログラムは、Ａ′において、第１のラインイ
ンタフェース・ボードでの第１のチャネルの状態を調べ
ることによって出発する。もしもそれが遊びであるなら
ば（Ｂ’　）　、μｐ２は第１のライン・インタフェー
ス・ボードにおケル第２のチャネルを調べるべく進行す
る。システムが４ライン以下のインタフェース・ボード
として構成される場合、空位置に対する状態表示がμｐ
２にその不在を通知し、そしてプログラムはすぐに次の
チャネルの状態を調べるべく進行する。

第５２番目のチャネル（第４のライン・インタフェース
・ボードでの８番目のチャネル）を調べた後、そのプロ
グラムは第１のライン・インタフェース・ボードでの第
１のチャネルの状態を調べるべく戻る。もしもすべての
チャネルが遊んでいるか又は占められていないかのいず
れであるとすると、そのプログラムは矢印Ｃ′によって
示されているように循環し続ける。

システムの外部で発生される命令はメツセージを記録す
るのに割当てられているチャネルを照合しそしてそのメ
ツセージに認定番号を割当てる。他の命令はメツセージ
を再生するのに使用されるチャネルを照合し、そしてそ
れが記録されたときに割当てられた番号によって再生さ
れるべきメツセージを照合する。それらの命令は１Ｉｐ
２のデータ母線を主プロセツサ−ボードでのポートへと
接続しているデータ・リンクに置かれる。かかる命令は
、その後において、状態テーブルの適当な記録部へとそ
の内容を読み込むことによってその命令を実行するμｐ
２−＼の割込みを伴つ−Ｃいる。

プログラムが命令を受けたチャネルの状態を初めて調へ
る場合、それは初めに、記録又は再生状態がＤ′に存在
するのかどうかを決定する。

もしも゛記録部が表示されると、そのプログラムは、Ｅ
′において、それがその状態を前に認識したか否かにつ
いて決定する。もしも否であるとすると、プログラムは
、正しいライン・インタフェース・ボードに対するデー
タ・リンクへとデータを置きそしてＦ′におけるように
適当なμｐ１へと割込みを出することにより新しい状態
を適当なｐｐｉに与える。もしもこの時点でそのデータ
・リンクが利用できないとするならば、プログラムは次
のチャネルを調べるべく飛び、そしてそれが戻るときに
、それは再び適当な〃ｐ１を知らせることになる。もし
もそれが前のサイクルでｐｐｉを知らせたことをそのプ
ログラムが認識するならば、それは、Ｇ′におけるよう
に、そのチャネルからの６にブロックのデータがなおも
その主メモリーに存在するのかどうかを決定する。もし
も存在するならば、それはＨ′においてディスクへの転
送のために待機行列にされ、そして新しいブロックが引
続く記録のためのチャネルに割当てられる。その後、プ
ログラムは次のチャネルの状態をチェックするために戻
る。

他方、もしも“再生″が表示されるとすると、そのプロ
グラムは、それがこの状態を前に認識したか否かを工′
において決定する。もしも否であるとすると、プログラ
ムは、正しいライン・インタフェース・ボードのための
データ・リンクへとデータを置きそして割込みをステッ
プＪ′において適当なｐｐｉへと出すことによって、新
しい状態を適当なｐｐｉに与える。もしもこの時点にお
いてデータ・リンクが利用できないとすると、プログラ
ムは次のチャネルを調べるべく飛び、そしてそれが戻る
とき、それは再びその適当なｐｐｉを知らせることにな
る。もしもそれが前のサイクルにおいてｐｐｉを通知し
たことをプログラムが認識するとすると５それはそのチ
ャネルが一層のデータを要請しているがどうかを決定す
る。もしもそうであって、しかも６ＫＭＭブロックが満
杯であるとすると（ステップに′及びＬ′）、その６に
ブロックは１Ｍにおいて、適当なライン・インタフェー
ス・ボードへと送られる。その後、プログラムは、少な
くとも２つのブロックの６ＫＭＭデータがＮ′における
転送を待っているのかどうかについて尋ねる。

もしもそうでないならば、そのプログラムは、０′にお
いて、ディスクからの６にブロック・データを要請する
、。その後、そのプログラムは次のチャネルの状態を調
べるべく戻ることになる。

以上、本発明がその好ましき実施例に基づいて記述され
てはいるが、当業者においては、その特許請求の範囲に
規定されているような本発明の精神及びその範囲から逸
脱せずに、本発明の方法を実施するに使用可能な他の型
式のメモリー、データ転送及び制御技術、並びにそれに
よって採用できる他の型式の通信を含む幾多の修正が可
能であろうことは明らかである。

【図面の簡単な説明】

第１図は本発明の好ましき実施例のブロック回路図であ
って、特に記録モードにおいて、音声蓄積製粒又は類似
の蓄積装置且つ多くのユーザーに対する同時的アクセス
を伴う配送システムのだめのデータの流れ及びデータ転
送の制御を例示している図であり； 第２図は再生動作モードにおけるシステムの同様な一路
図であり； 第３図は、第１及び第２図のシステムにおいて採用でき
るライン・インタフェース入／出力回路の詳細図であり
； 第４図はそのライン・インタフェース・システム又はボ
ードの各々のプロセッサ及び蓄積区間の同様な詳細図で
あり； 第５図は、第１及び第２図のライン・インタフェースＯ
システム又は回路ボートド主プロセツサ・ボードとの間
におけるデータの転送回路の詳細図であり； 第６図は１本発明の新規な特長を強調するために、アド
レス、制御及び幾つかの回路装置を省略して示している
かかる主プロセツサ・ボードの詳細図であり；そして 第７及び第８図は、各ライン・インタフェース・ボード
及び主プロセツサ・ボードによってそれぞれ採用される
プログラミング動作ステップを例示しているフロー・チ
ャートである。 １：入力　　　　　　　２　：　Ａ／Ｄ（Ｄ／Ａ）変換
器ｓ　：　ＦＩＦＯメモリー　４：データ転送手段５：
マイクロプロセッサ ６：メモリー　　　　７＝デ一タ転送手段８：主メモリ
ー　　　　９＝マイクロプロセッサ１０：データ転送手
段　１１ニハード・ディスク１２ニライン・インタフェ
ース・ボード１５：主プロセツサ・ボード １４：人／出力回路　　１８，２１．２２　：メモリー
２３：マイクロプロセッザ ２４：メモリー　　　　２５＝デ一タ転送手段２６：外
部制御手股 ２７．２８，２９　ニスクラッチ拳パッド６２：ディス
ク制御回路　３３：インタフェース６４：ディスク・デ
ータ母緑　　　　　　　　　　、（

Claims (1)

1. 【特許請求の範囲】 １　第１のマイクロプロセッサの制御下にある中間メモ
   リーＲＡ　Ｍ及び直列／並列ファースト・イン−ファー
   スト・アウト（Ｆ工ＦＯ）メモ１ノーを持つ複数のライ
   ン・インタフェース・システムの助勢による多くのユー
   ザーに対する同時的アクセスと、メそリー・ディスクを
   有する第２のマイクロプロセッサ制御下でその内容がデ
   ータ転送可能である主メモＩＪ　−ＲＡＭへのデータ転
   送接続とを有する複数の入／出力チャネルに沿ってメツ
   セージの通信内容をテジクル化して蓄積（記録モードに
   おいて）し、配送（再生モードにおいて）する方法にお
   いて、 複数のチャネルの各々におけるメツセージ記録又は再生
   状態を順々に読出し； 記録モードにおいてはＦ工ＦＯメモリーの充満状態を決
   定し、第１のマイクロプロセッサの制御下に該時点にお
   いて存在する満たされたＦＩＦＯメモリーのデータを中
   間メモリーＲＡＭの最初に利用できる空のデータ・ブロ
   ックへと転送し、かかるブロックが満たされているとき
   には、データ再生モードを転送し。 引続くＦ工ＦＯメモリーの充満状態を決定し、そして空
   のＦ工ＦＯメモリーを再生されつつあるメツセージ−デ
   ータでもって満たすべくチャネル・データ・ブロックを
   転送し； 第２のプロセッサの制御下で複数のラインインタフェー
   ス−システムの各入／出力チャンネルの記録又は再生状
   態を試験し； どのチャネルが記録に対して割当てられどれが再生に対
   して割当てられるのかを識別する命令を受け； 記録モードが割当てられ前記状態についての前記試験が
   該記録モードを認識したならば。 かかるチャイ・ルからのデータ・ブロックがなおもその
   主メモリーに存在しているかどうかを決定しそれらをメ
   モリー・ディスクへと転送し； 記録モードがかかる試験中に認識されなかったならば、
   かかる状態を適当なチャネル−ラインーインタフェース
   ・ゾノ、テムの第１のマイクロプロセッサへと連通し； 再生モードが割邑てられ前記状態についての前記試験が
   該再生モードを認識したならば、そのチャネルが一層の
   データを要請しているかどうかを決定し、そうであるな
   らば、かかるチャネルのデータ・ブロックを、満ちた主
   メモ９−　ＲＡＭから中間メモリーＲＡＭ及び適当なチ
   ャネル・ラインインタフェース・システムの引続（ＦＩ
   ＦＯメモリーへと再生のために転送し； 再生モードがかかる試験中に認識されないならば、適当
   なライン・インタフェース・システムの第１のマイクロ
   プロセッサへと割込みを連通することから成ることを特
   徴とする方法。 ２　前記メツセージはユーザーから受けられて記録のた
   めにデジタル化され、ユーザーへの再生伝達のためにデ
   ジタル形態から音声アナログ形態へと変換し戻される音
   声メツセージであることを特徴とする特許請求の範囲第
   １項に記載の方法。 ３　データについての前記転送は、マイクロプロセッサ
   の内部レジスタか又は直接メモリーアクセスのいずれか
   速い方を用いて実行されることを特徴とする特許請求の
   範囲第１項に記載の方法。 ４　再生モードにおいて、前記中間メモリーでのチャネ
   ル・データ・ブロックが空であることについての決定に
   際しては、そのチャネルへの一層のデータ転送のために
   次のデータブロックを割当て、主メモリー・マイクロプ
   ロセッサに新しいデーターブロックの転送を要請するこ
   とを更に含み、以って、少なくとも２つのデーターブロ
   ックが、再生モードにある各チャネルへの転送のために
   前記中間メモリーにおいて利用できるようになっている
   ことを特徴とする特許請求の範囲第１項に記載の方法。 ５　チャネルがそのメツセージ記録又は再生状態の前記
   読出し中に遊んでいる場合において、前記第１のマイク
   ロプロセッサは次のチャネル状態を読むべく進行し、そ
   れらが遊んでいる場合には、遊んでいないチャネルの状
   態を読出すまでそれらチャネルを通して循環するように
   なっていることを特徴とする特許請求の範囲第１項に記
   載の方法。 ６　その記録モード中、前記第１のマイクロプロセッサ
   は、再生データのブロックが前記第２のマイクロプロセ
   ッサによってそのデータ転送リンクに置かれる場合には
   いつでも、その主メモリー第２マイクロプロセツサによ
   シ割込まれ；前記第１のマイクロプロセッサは、そのリ
   ンクからのデータを前記中間メモリーの初めの利用でき
   るブロックへと転送することによってその割込みを実行
   することを特徴とする特許請求の範囲第１項に記載の方
   法。 ７　前記データ・ブロックは実質的に６にのデータ・ブ
   ロックとして選ばれることを特徴とする特許請求の範囲
   第２項に記載の方法。 ８　少なくとも８つの入／出力チャネルが４つのＦ工Ｆ
   Ｏメモリーを持ってラインーインタフェース−システム
   当りに付与され、少なくとも４つのかかるシステムが各
   主メモリーに対して付与され、中間メモリーは４０の６
   にのＲＡＭ　８個と主メモリーでの８０の６にのＲＡＭ
   ８個とから成っていることを特徴とする特許請求の範囲
   第２項に記載の方法。 ９　直列／並列ファースト・イン−ファーストアラ）（
   Ｆ工ＦＯ）メモリー及び中間メモリーＲＡＭを持つ複数
   のマイクロプロセッサ制御型ラインーインタフェース−
   システムの助勢による多くのユーザーに対する同時的ア
   クセスと、メモリー・ディスクを有する別なマイクロプ
   ロセソサ制御下でその内容がデータ転送可能である王メ
   モリーへのデータ転送接続とを廟する複数のＮ出力ヂャ
   ネルに沿ってメツセージのｍｆ６内容をデジタル化して
   蓄＃ｔ（記録モードにおいて）シ、配送（再生モードに
   おいて）する方法において、 記録モードにおいては、その受信したメツセージを表わ
   しているデジタル化されたビット・データを適用し、満
   たされたときには、その内容をすぐにそのＦＩＦＯメモ
   リーを通してｈａのＦＩＦＯメモリーの底部レジスタへ
   とシフトし、その第１のＦＩＦＯメモリーを満たすこと
   なしにその下部Ｆ工ＦＯメモリーを満たすようにそのシ
   フトを継続し； 記録されるべき時定のメツセージを満たされるべき申出
   」メモリーＲＡＭに劇画て；不規則な間隔においてしか
   も少なくとも最も下位にあるＦ’ＩＦＯメモリーが満た
   されたときには、前記底ｉＦ工ＦＯメモリーの内容を前
   記中間メモ＋７−　ＲＡＭの頂部ＲＡＭへと転送し、そ
   の最も古いデータがＦ工ＦＯメモリーの底部にあってそ
   の後前記中間メモＩ）’−ＲＡＭの頂部にあるようにか
   かる転送を継続し； その満たされた中間メモリー　ＲＡＭを待機行列にし、
   不規則な間隔において、待機中間メモリーＲＡＭにおけ
   るデータを主メモリーへ、その後、記録ディスクへと転
   送し； 再生モードにおいては、再生されるべきメツセージの最
   初の部分を含むディスクのセグメントを見出し、不規則
   な間隔において、そのデータを利用できる主メモリーＲ
   ＡＭへ、及び、そのメツセージの再生のために適当なラ
   インーインタフェース−システムにおける利用可能な中
   間メモ！Ｊ　−ＦｊＡＭへと適用し；かかる適当なＲＡ
   Ｍの］角部レジスタにおけるメツセージ・データをＦ工
   ＦＯメモリーの第１のものの頂部レジスタへと転送し； それをＦＩＦＯメモリーを通して下方にその最後のＦ、
   ＩＦＯメモリーの最下位における充満されていないレジ
   スタへとシフトし； かかる最下位のレジスタの内容を除去しそれを再生伝達
   に適する形態においてユーザーへと伝達することから成
   り、 以って、それら一連のＦＩＦＯメモリーは、ユーザーに
   よって知覚されるには長過ぎる再生メツセージにおける
   遅れを回避するために、決して完全には空にされないこ
   とをｔｍとする方法。 １０　　前記通信メツセージは音声メツセージであり、
   該音声メツセージは受信されてその記録モードでの前記
   適用ステップのためにデジタル化され；再生モード中で
   は、前記最下位でノＦＩＦＯレジスタ・メモリーの内容
   を除去する前記ステップ後に、そのデジタル・メツセー
   ジをユーザーへの前記伝達のためにアナログの音声通信
   形態へと変換し戻すことを特徴とする特許粕求の範囲第
   ９項に記載の方法。 １１　　直列／並列ファースト・イン−ファースト・ア
   ウト（ＦＩＦＯ）メモリー及び中間メモリーＲＡＩ、１
   を持つ初数のマイクロプロセッサ制御型ライン・インタ
   フェース−システムの助勢による多くのユーザーに対す
   る同時的アクセスと、メモリー・ディスクを有する別な
   マイクロプロセッサの制御下でその内容がデータ転送可
   能である主メモリーへのデータ転送接続とを有する複数
   の入／出力チャネルに沿ってメツセージの通信内容をデ
   ジタル化して蓄積（記録モードにおいて）シ、配送（再
   生モードにおいて）する方法において； メツセージ記録方法は、受けたメツセージを表わしてい
   るデジタル化されたビット・データを第１のＦ工ＦＯメ
   モリーの頂部レジスタへと適用し、満たされたときその
   内容をすぐにそのＦＩＦＯメモリーを通して最後のＦ工
   ＦＯメモリーの底部レジスタへとソフトし、第１のＦＩ
   ＦＯメモリーを満たすことなしにその下部ＦＩＦＯメモ
   リーを満たすように如上のソフト動作を継続し； 記録されるべき特定のメツセージを満たされるべき中間
   メモリーＲＡＭへと劇画て：不規則なｍ」隔においてし
   かも少なくともその最下位のＦＩＦＯメモリーが満たさ
   れる場合には、その底部Ｆ工ＦＯメモリーの内容を前記
   中間メモＩＪ　−ＲＡＭの頂部ＲＡＭへと転送し、最も
   古いデータがＦ工ＦＯメモリーの底部にあってその後中
   間メモリーの頂部にあるようにがかる転送を継続し； その満たされた中間メモリーＲＡＭを待機行列にし、不
   規則な間隔において、待機中間メモリー　ＲＡＭにおけ
   るデータを主メモリー　ＲＡＭへ、それから記録用ディ
   スクへと転送することから成ることを特徴とする方法。 １２　　直列／並列７アースト・イン−ファースト・ア
   ウト（ＦＩＦＯ）メモリー及び中間メモリーＲＡＭを持
   つ複数のマイクロプロセッサ制御型ライン・インクフェ
   ース−システムの助勢による多くのユーザーに対する同
   時的アクセスと、メモリー・ディスクを有する別なマイ
   クロプロセッサの制御下でその内容がデータ転送可能で
   ある主メモリーへのデータ転送接続とを肩する複数の入
   ／出力チャネルに沿ってメツセージの通信内容をテジタ
   ル化して蓄積（記録モードにおいて）し、配送（再生モ
   ードにおいて）する方法において、 メツセージ再生方法は、再生されるべきデータの記録さ
   れたビット・メツセージの最初の部分を含むディスクの
   部位を見つけ出し、そのデータを利用可能な主メモＩＪ
   　−ＲＡＭへ、及びそのメツセージの再生のために適当
   なライン・インタフェース・システムにおける利用可能
   な中間メモリーＲＡＭへと適用し；かかる適当なＲＡＭ
   の頂部レジスタにおけるメツセージ・データをＦ：ｒＦ
   Ｏメモリーの第１のものの頂部レジスタへと転送し； それを前記Ｆ工ＦＯメモリーを通して下方に最後のＦ工
   ＦＯメモリーの最下位における満たされていないレジス
   タへとソフトし、；かかる最下位レジスタの内容を除去
   しそれを再生伝達に適している形態においてユーザーへ
   と伝達することから成シ、 以って、それら一連のＦ工ＦＯメモリーは、ユーザーに
   よって知覚されるには長過ぎる再生メツセージにおける
   遅れを回避するために、決して完全には空にされ彦いこ
   とを特徴とする方法。 １３　　メツセージを蓄積し多くのユーザーへの同時的
   アクセスを伴って配送するための装置において、 記録モードにおいて作動し、デジタル・データのピント
   系列におけるメツ±−ジを入力するための手段と； かかるビット系列を複数のビット直列／並列ファースト
   ・イン−ファースト・アウト（ＦＩＦＯ）メモリーへと
   適用し、そこにおいてそのデータ系列から多ビット語を
   組立てる手段と； かかるメモリーの第１のものの頂部レジスタからの内容
   を、満たされたときに、それらメモリーを、メモリーの
   最後に利用可能な満たされていないレジスタへと下方に
   シフトスるだめの手段と； 前記Ｆ工ＦＯメモリーの充満状態を監視するだめの第１
   のマイクロプロセッサ手段と；前記Ｆ工ＦＯメモリーの
   少なくとも最後のものが満たされるときに作動され、そ
   の最下位（Ｄ　ＰＩＦＯメモリーにおける最も古いデー
   タがそのＲＡＭの最頂部へと転送され且つその第１のＦ
   ＩＦＯが決して完全には満たされないように、その内容
   をランダム・アクセス型（ＥＡＭ）の中間メモリーへと
   転送するための手段と；かかる転送後に作動し、そのデ
   ータ充填プロセスの継続のために、転送されなくて部分
   的に満たされたＦ工ＦＯメモリーにおけるデータを最下
   位のＦ工ＦＯメモリーへとシフトスるための手段と； データについてのその転送されたビットをそのＲＡＭ中
   間メモリーに蓄えるための手段と；第２のマイクロプロ
   セッサ手段を持ち、　ＲＡＭの内容を試験し、データの
   満たされたＲＡＭを待機行列にし、そのデータを主メモ
   ＩＪ−ＲＡＭ−へと転送するための主メモリー・プロセ
   ッサ手段と； 前記第２のマイクロプロセッサ手段によって制御され、
   第６のマイクロプロセッサ手段を含むディスク制御手段
   の制御下で、不規則な…１隔においてその主メモリーの
   満たされたＲＡＭのデータを転送してそれを引続くセグ
   メントとしてディスク手段に記録する手段と；再生モー
   ドにおいて、前記第３のマイクロプロセッサ手段によっ
   て制御されて再生されるべき前記ディスク手段に蓄えら
   れているメツセージの初めの部分を位置決めするための
   手段と； 前記第２のマイクロプロセッサ手段の制御下で不規則な
   間隔において作動し、前記ディスク手段に置かれている
   メツセージデータを受けるのに利用ｂ」能な生メモリー
   ＲＡＭを割当て、再生が指令されている通信チャネルを
   含んでいる中間メモリー　ＲＡＭを認定するだめの手段
   と； 再生されるべき初めのメツセージ・データが適当な中間
   メモリーＲＡＭの頂部レジスタへと転送されるように、
   割当てられた主メモリーＲＡＭからのメツセージ・デー
   タを認定された中間メモリーＦｔＡＭへと転送するため
   の手段と；前記中間メモリー　ＲＡＭの前記頂部レジス
   タにおけるメツセージ・データを前記Ｆ工ＦＯメモリー
   の第１のものの頂部レジスタへと転送し、それを前記Ｆ
   工ＦＯメモリーを通して下方にその最下位のＦｘｙｏメ
   モリーの最下位の利用可能なレジスタへとシフトするた
   めの手段と； 前記最下位レジスタの内容を除去しユーザーによって知
   覚されるには長過ぎるその再生メツセージにおける遅れ
   を１避するべく、前記Ｐ゛工ＦＯメモリーが決して完全
   には空にならないように、前述の内容をユーザーへと伝
   達するための手段とから成り、 以って、その最後に述べた手段は、前のセグメントの転
   送が完了する時点まてデータの引続くセグメントが中間
   メモリーＲＡＭへと転送されるように動作し、それによ
   り、メツセージ通信の連続性を確保していることを特徴
   とする装置。 １４　　音声通信メツセージを蓄積し、多くのユーザー
   に対する同時的アクセスを伴なって配送するだめの装置
   において、 記録モードにおいて作動し、音声メツセージデータてデ
   ジタル・データのビット系列へと変換するだめの手段と
   ； かかるビット系列を複数のビット直列／並列ファースト
   ・イン−ファースト・アウト（ＦＩＦＯ）メモリーへと
   通用して、そこにおいてそのデータ系列から多ビット語
   を組立てる手段と； かかるメモリーの第１のものの頂部レジスタ、からの内
   容を、満たされたときに、それらメモリーをメモリーの
   最後に利用可能な満たさｆｂでいないレジスタへと下方
   にシフトするだめの手段と： 前記Ｆ工ＦＯメモリーの充満状態を監視するための第１
   のマイクロプロセッサ手段と；前記Ｆ工ＦＯメモリーの
   少なくとも最後のものが満たされたときに動作し、最下
   位のＦ工ＦＯメモリーにおける最も古いデータがそのＲ
   ＡＭの最頂部へと転送されその第１のＦＩＦＯが決して
   完全には満されないように、その内容をランダム・アク
   セス型（ＲＡＭ）の中間メモリーへと転送するための手
   段と： かかる転送後に作動し、データ充填プロセスの継続のた
   めに、転送されない部分的に満たされたＦｌ：ＦＯメモ
   リーにおけるデータをその最下位のＦＩβ゛Ｇメモリー
   へとシフトするための手段と； その受けた音声通信メツセージを表わしているデータに
   ついての転送されたビットをそのＲＡＭ中間メモリーに
   蓄積するための手段と；第２のマイクロプロセッサ手段
   を持ち、そのＲＡＭの内容を試ＩＪし、データの満たさ
   れたＲＡＭを待機行列にし、そのデータを主メモリーＲ
   ＡＭへと転送するだめの主メモリー・プロセッサ手段と
   ； その紀２のマイクロプロセッサ手段によって制御され、
   第５のマイクロプロセッサ手段を含むディスク制御手段
   の制御下で不規則な間隔において前記主メモリーの渦た
   されたＲＡＭのデータを転送し、それを引続くセグメン
   トとしてディスク手段上に記録する手段と；再生モード
   において、前記第３のマイクロプロセッサ手段によって
   制御され、再生されるべきそのディスク手段に蓄えられ
   ているその通信メソセージの初めの部分を位置決めする
   ための手段と； 前配置ｉｇ２のマイクロプロセッサ手段の制御下で不規
   則シ間隔において作動し、前記ディスク手段に置かれて
   いるメツセージ・データを受けるのに利用ｉ」能な主メ
   モリーＲＡＭを制光て、再生が指令されている通信チャ
   ネルを含む中間メモリーＲＡＭを認定するための手段と
   ； 再生されるべき最初のメツセージ・データが適幽な中間
   メモ’）　　ＲＡＭの頂部レジスタへと転送されるよう
   に、その割当てられた主メモＩＪ　−ＲＡＭからのメツ
   セージ・データをその認定された中間メモリー　ＲＡＭ
   へと転送スルだめの手段と； 前記中間メモリーＲＡ、Ｍの前記頂部レジスタにおける
   メツセージ・データを前記ＦＩＦＯメモリーの第１のも
   のの頂部レジスタへと転送し、それを前記ＦＩＦＯメモ
   リーを通して、ＰＩＦ’０メモリーの最下位の利用道」
   能なレジスタへと下方にシフトするだめの手段と； 前記最下位レジスタの内容を除去し、それをデジタル−
   アナログ変換器手段に適用し、ユーザーによって知覚さ
   れるには長過ぎる再生通信メツセージにおける遅れを回
   避するべく、そのＦＩ　ＦＯメモリーが決して完全に空
   にならないように、その音声アナログ通信メツセージを
   ユーザーに伝達する手段とから成り、以って、その最後
   に述べた手段は、前のセグメントの転送が完了する時点
   丑でデータの引続くセグメントが中間メモリーＲＡＭへ
   と転送されるように動作し、それにより、音声補色の連
   続性をＳ＆していることを特徴とする装置。 １５各マイクロプロセツサ手段にはリード・オンリー・
   メモリー（ＲＯＭ）及びスクラッチ・パッド手段が与え
   られており、前記第１のマイクロプロセッサ手段は前記
   Ｆ工ＦＯメモリーの充電状態についての前記監視を実行
   し、前記第２のマイクロプロセッサ手段はＲＡＭの内容
   についての前記試験を制御し、前記第５のマイクロプロ
   セッサ手段は前記位置決め及び割当てスデツプに対して
   使用されることを特徴とする特許請求の範囲第１４項に
   記載の装置０ １６　　前記変換手段は連続的に可変の傾斜デジタル変
   調型であり、そこにおいて、その連続的に可変の音声信
   号はビット系列へと変換され、再生モードでは前記デジ
   タル−アナログ変換器手段によって前記音声信号として
   再構成可能であることを特徴とする特許請求の範囲第１
   ４項に記載の装置。 １７　　前記デジタル・データは実質的に６にのブロッ
   クのデータにおいて与えられ、各主メモリー・システム
   のだめの４絹の４つのＦ工ＦＯ及び４０の６にのＲＡＭ
   　ａ　（ｈの中間ＲＡＭメモリー・システムの各々に対
   しては少々くとも８つの入／出力チャネルが与えられて
   おり、前記主メモリーには８０の６にのＲＡＭ　　８個
   が付与されていることを特徴とする特許請求の範囲第１
   ４項に記載の装置。 １８　　音声通信メツセージを蓄積し、後で、多くのユ
   ーザーに対する同時的アクセスを伴って配送するための
   装置において、 記録モードにおいて動作し１１声メツセージを受けて、
   それをデジタル・データのビット系列へと変換するため
   の手段と； かかるビット系列を複数のビット直列／並列ファースト
   ・イン−ファースト・アウト（ＦＩＦＯ）メモリーへと
   適用して、そこにおいてそのデータ系列から多ビット語
   を組立てる手段と； かかるメモリーの第１のものの頂部レジスタからの内容
   を、満たされたときに、メモリーをそれらメモリーの最
   後での利用可能な満たされていないレジスタへと下方に
   シフトするだめの手段と； 前記Ｆ工ＦＯメモリーの充満状態を監視するための第１
   のマイクロプロセッサ手段と；前記Ｆ工ＦＯメモリーの
   少なくとも最後のものが満たされたときに作動し、最下
   位のＦ工ＦＯメモリーにおける最も古いデータがそのＲ
   ＡＭの最頂部へと転送され、その第１のＦＩＦＯが決し
   て完全には満たされないようにその内容をランダム・ア
   クセス型（ＲＡＭ）の中間メモリーへと転送するだめの
   手段と； かかる転送後に作動し、データ充填プロセスの継続のた
   めに、転送されない部分的に渦たされたＦＩＦＯメモリ
   ーにおけるデ、−夕をその最下位のＦ工ＦＯメモリーへ
   とシフトするだめの手段と； 受信した音声通信メツセージを表わしているデータにつ
   いての転送されたビットをそのＲＡＭ中間メモリーに蓄
   積するための手段と；第２のマイクロプロセッサ手段を
   持ち、そのＲＡＭの内容を試験し、データの満たされた
   ＲＡＭを待機行列にし、そのデータを主メモリー　ＲＡ
   Ｍへと転送するだめの主メモリー・プロセッサ手段と； 前記第２のマイクロプロセッサ手段にて制御され、第３
   のマイクロプロセッサ手段を含むディスク制御手段の制
   御下で不規則な間隔において前記主メモリーの充填され
   たＲＡＭのデータを転送し、それを引続くセグメントと
   してディスク手段上に記録する手段 とから成ることを特徴とする装置。 １９　　デジタル化された音声メツセージを表わしてい
   るビット・データ系列をファースト・イン−ファースト
   ・アウト（Ｆｌ：ＦＯ）中間メモリーから受け、それを
   相継ぐセグメントとしてディスク手段上に記録するべく
   主メモリーを通して転送するためにランダムアクセス型
   （ＲＡＭ）の複数の中間メモリーが利用されていて、音
   声通信を蓄積し多くのユーザーに対する同時的アクセス
   を伴って配送するための装置において、 再生モード動作のための装置は、第３のマイクロプロセ
   ッサ手段によって制御され、再生されるべきそのディス
   ク手段に蓄えられている通信メツセージの初めの部分を
   位置決めするための手段と； 第２のマイクロプロセッサ手段の制御下で不規則な間隔
   において作動し、前記ディスク手段に置かれているメツ
   セージ・データを受けるのに利用可能な主メモリーＲＡ
   Ｍを割当て、再生が指令されている通信チャネルを含む
   中間メモリー　ＲＡＭを認定するための手段と；再生さ
   れるべき最初のメツセージ・データがその適当な中間メ
   モリーＲＡＭの頂部レジスタへと転送されるように、そ
   の割当てられた主メモリーＲＡＭからのメツセージ・デ
   ータをその認定された中間メモ！／　−ＲＡＭへと転送
   するための手段と； 前記中間メモ＋７−　ＲＡＭの前記頂部レジスタにおけ
   るメツセージ・データを前ｌ己Ｆ工Ｆ’Ｏメモリーの第
   １のものの頂部レジスタへと転送して、それを前記Ｆ工
   ＦＯメモリーを通して。 Ｆ工ＦＯメモリーの最下位の利用可能なレジスタへと下
   方にシフトするだめの手段と；前記最下位レジスタの内
   容を除去し、それをデジタル−アナログ変換器手段に適
   用し、ユーザーによって知覚されるには長過ぎる再生通
   信メツセージにおける遅れを回避するべく、そのＦ工Ｆ
   Ｏメモリーが決して完全に空にならガいように、その音
   声アナログ通信メツセージをユーザーに伝達する手段と
   から成り、以って、その最後に述べた手段は、前のセグ
   メントの転送が完了する時点までデータの引続くセグメ
   ントが中間メモリーＲＡＭへと転送されるように動作し
   、それによシ、音声通信の連続性を確保していることを
   特徴とする装置。