JPH0250673B2

JPH0250673B2 -

Info

Publication number: JPH0250673B2
Application number: JP59062095A
Authority: JP
Inventors: Tsueto Chaaruzu
Original assignee: BOISUTEKU CORP
Current assignee: BOISUTEKU CORP
Priority date: 1983-03-30
Filing date: 1984-03-29
Publication date: 1990-11-05
Also published as: IL71152A0; IL71152A; CA1212792A; EP0121291A3; GR81933B; EP0121291B1; DE3480154D1; ATE47264T1; US4573140A; EP0121291A2; JPS59198071A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、複数ユーザからの音声通信メツセー
ジを記憶し、電話によりそのメツセージを読出し
又は転送するべくアクセス可能な集中格納部を備
えた、音声通信記憶及び読出しシステムに関す
る。特に、さらに、本発明は好適な無線起動ペー
ジングシステムにも関し、さらに、本発明は複数
のユーザが同時アクセスにより、遅滞無くメツセ
ージを送り込み読出すことが可能な音声通信シス
テムに関する。

（従来の技術）メツセージを受け、順次記録し、そしてそのア
クセスを可能にするべく複数の磁気テープ記録装
置を採用し、しかも、同時通信を可能にするため
に複雑で高価なマルチプレクシングを使用するこ
とは、例えば、米国特許第4260854号に提案され
ている。しかしながら、かかるシステムにおいて
は、テープ上に記録されているメツセージにラン
ダムにアクセスすることはできないし、実際に
は、１つのテープ及び１つの記録装置が個人ある
いは１つの電話に関連された場合にのみ有用とな
るので、応用面においてかなり制約を受けてい
た。

さらに、その記録媒体は複数のユーザが同時ア
クセスできるものでもない。一日のうちの最繁時
間帯において複数のユーザによる使用を可能にす
る集中システムにおいては、如上の同時アクセス
が非常に重要な課題となり、かかる特色は本発明
によつて達成されるものである。

他の方式として、米国特許第4371752号に開示
されているように、一方からデータを転送しなが
ら他方に記録可能な一対の基本メモリバツフアの
ような複雑な記憶技術を利用したデイスクシステ
ムがあるが、かかるシステムは、（数秒から数時
間に及ぶ）ランダムな長さの会話が記憶できず、
及び／又は構造が高価であるためにその応用が制
約されている。かかる制約は、新規なマイクロプ
ロセツサ制御下で動的に割当てられるメモリブロ
ツクを使用し、構造が経済的な本発明によつて克
服される。

（発明が解決しようとする課題）本発明によると、下記のような応用に対して、
電話によるメツセージの送り込み及び読み出しが
容易なシステムを適切な価格において作り出すこ
とが可能である。

即ち：１例えばある組織に属する会員のような多くの
ユーザに対する集中電話返答機能。この機器は
当初より意図されたユーザ以外のシステムユー
ザにもメツセージを転送する場合に容易に応用
することができる。かかるメツセージは受動的
に転送することも、強制的に転送することも可
能である。メツセージはそのシステム加入者の
誰かによつて読み出される。かかる動作は、通
常は「音声メール」と呼ばれている。

２この方式を用いることで、電話返答サービス
が自動化される。

３無線起動ページングシステムは、個々のペー
ジが電話に到着可能な場合に、かかるページ
（トーンのみ）によつてアクセスされる音声メ
ツセージの自動記録を行うことができる。

４このシステムは、医療試験レポート等を口述
するために使用されるような特殊な口述システ
ムにおいて利用できる。そこでの情報は、転送
を待つことなく、そのレポートの口述とほぼ同
時に、その音声記録を聞くことによつてアクセ
スできる。

従つて、本発明の目的は、如上の従来技術にお
ける制約を受けることなく、多くのユーザへの同
時アクセスが大きな融通性でしかも低価格におい
て実施できる音声通信記憶及び転送のための新し
い改良された方法及び装置を提供するにある。

本発明の他の目的は、一層広い実用性を持つ新
規なメツセージ記憶及び読み出し技術を提供する
にある。

本発明による如上の及びさらに別な目的は以下
において説明され且つ添付せる特許請求の範囲に
おいて一層特定的に記述されている。

（課題を解決するための手段）本発明による方法は、音声の音圧のアナログ電
気信号をデイジタル信号に変換し、このデイジタ
ルデータを、通信を迅速に送り込みそして再生可
能なようにランダムにアクセス可能な磁気デイス
ク（ウインチエスターデイスク又はハードデイス
ク）上に記憶する。さらに、以下一層詳細に説明
されるように、そのデータがデイスクに転送さ
れ、そしてそのデイスクから読み出される速度を
上げるために、バツフアシステムが設けられ、こ
のバツフアシステムにより、複数のユーザ（好適
な実施例では32人まで）が同時に同一のデイスク
を使用することが可能になる。すなわち、ユーザ
はそのデイスクが全体的に自分の自由になるとい
う感覚をもつことができる（すなわち、同時アク
セスが可能である。）。

すなわち、本発明によれば、第１に、デイジタ
ルデータを記憶する方法であつて、連続するデイ
ジタルデータのデータセグメントを供給し、デー
タセグメントを複数の先入れ先出し（FIFO）メ
モリ群の内から選択されたFIFOメモリ群中の第
１のFIFOメモリに連続的にロードし、ロードさ
れたデータセグメントを、上記FIFOメモリ群を
通して、上記FIFOメモリ群の内の最後のFIFOメ
モリにまでシフトし、上記最後のFIFOメモリか
ら、複数のデータセグメントを記憶するに十分な
容量を有した複数の別のメモリ群の内から選択さ
れた別のメモリ群に、データセグメントを転送
し、上記別のメモリ群へのデータ転送が、上記第
１のFIFOメモリが一杯にならない程度の頻度で
繰り返されることを特徴とする方法が提供され
る。なお、本明細書に所謂「データセグメント」
とは、特に言及しない限り、連続するデータ流れ
を所定の長さで区切つたデータの塊をいう物とす
る。

さらに、本発明の別の観点によれば、メモリ内
に記憶されたデイジタルデータセグメントを再生
する方法であつて、記憶されたデータセグメント
を複数の先入れ先出し（FIFO）メモリ群の内か
ら選択されたFIFOメモリ群中の第１のFIFOメモ
リに連続的に転送し、転送されたデータセグメン
トを、上記FIFOメモリ群を通して、上記FIFOメ
モリ群の内の最後のFIFOメモリにまでシフトし、
上記最後のFIFOメモリから一連のデータセグメ
ントをアンロードして、データ流れを形成し、上
記第１のFIFOメモリへのデータ転送が、データ
の転送が開始されてから、複数のデータセグメン
トの全てが転送されアンロードされるまで、上記
FIFOメモリ群の全てが空にならない程度の頻度
で繰り返されることを特徴とする方法が提供され
る。

さらに、本発明の別の観点によれば、複数の
入／出力チヤネルを備え、当該チヤネルはそれぞ
れが記録モードか再生モードで選択的に作動さ
れ、またそれぞれが先入れ先出し（FIFO）メモ
リ群を備えているような、複数の入／出力チヤネ
ルを使用してメツセージ記録及びメツセージ再生
を行うべく複数のユーザが同時アクセスする方法
であつて、記憶モード時にいくつかのチヤネルを
使用し、再生モード時にそのほかのチヤネルを使
用し；記憶モードにある各チヤネルについては、
一連のデイジタルデータのデータセグメントを当
該チヤネルのFIFOメモリ群の内の第１のFIFOメ
モリ内にロードし、ロードされたデータセグメン
トを、そのチヤネルのFIFOメモリ群を通して、
そのチヤネルのFIFOメモリ群の内の最後のFIFO
メモリにまでシフトし、上記最後のFIFOメモリ
が一杯であるか順次判断し、もし一杯であれば、
上記最後のFIFOメモリ内のデータセグメント及
び先行する全てのFIFOメモリ内のデータセグメ
ントを複数の別のメモリ群の内から選択されたメ
モリ群に転送し、かかるデータ転送が、上記第１
のFIFOメモリが一杯にならない程度の頻度で繰
り返され；再生モードにある各チヤネルについて
は、上記複数の別のメモリ群から選択された別の
メモリ群からデイジタルデータのデータセグメン
トをそのチヤネルのFIFOメモリ群の内の第１の
FIFOメモリへと転送し、転送されたデータセグ
メントを、上記FIFOメモリ群を通して、その
FIFOメモリ群の内の最後のFIFOメモリにまでシ
フトし、上記最後のFIFOメモリから一連のセグ
メントをアンロードし、一連のデータセグメント
がチヤネルの上記最後のFIFOからほぼ連続的に
アンロード可能なように、上記別のメモリ群から
のデータ転送が、上記別のメモリ群からのデータ
セグメントの転送が開始されてから、複数のデー
タセグメントの全てが転送されアンロードされる
まで、そのチヤネルの上記FIFOメモリ群の全て
が空にならない程度の頻度で繰り返されることを
特徴とする方法が提供される。

さらに、本発明の別の観点によれば、記録モー
ド又は再生モードで動作する複数の入／出力チヤ
ネルとデイスクメモリ部との間のデイジタル通信
の方法であつて、記録モード時には入力からデー
タが供給され、再生モード時には出力にデータが
供給される先入れ先出し（FIFO）メモリ群を各
チヤネルに備え、上記チヤネルを共用する複数の
中間メモリ群と複数の主メモリ群とを設け、上記
デイスクメモリ部上へ入力チヤネルからデータを
記録する場合、及び上記デイスクメモリ部から出
力チヤネルへデータを再生する場合に応じて、上
記複数の中間メモリ群と上記複数の主メモリ群の
異なる部分を異なる入／出力チヤネルに動的に割
り当て、各チヤネルの上記FIFOメモリ群と割り
当てられた上記中間メモリ群との間でデータを転
送し、上記中間メモリ群と同じチヤネルに割り当
てられた上記主メモリ群との間でデータを転送
し、上記主メモリ群と上記デイスクメモリ部との
間でデータを転送し、上記データ転送方向が、割
り当てられたチヤネルと上記中間メモリ群及び上
記主メモリ群が記録モードにあるか再生モードに
あるかに依拠し、記録モード時及び再生モード時
それぞれに、各チヤネルの上記FIFOメモリ群か
らの及び上記FIFOメモリ群へのデータ転送が、
データがそのチヤネル内で記録される場合には各
チヤネルの上記FIFOメモリ群の全てが一杯にな
らない程度に、データがそのチヤネル内で再生さ
れる場合には各チヤネルの上記FIFO群の全てが
空にならない程度に、行われることを特徴とする
方法が提供される。

さらに、本発明の別の観点によれば、複数ユー
ザによる同時記録及び同時読出しを行う装置であ
つて、記録モード又は再生モードで動作する複数
のチヤネルを含み、各チヤネルはそれぞれ先入れ
先出し（FIFO）メモリ群を含み、デイジタルデ
ータのデータセグメントはこのFIFOメモリ群の
内の第１のFIFOメモリから上記FIFOメモリ群の
内の最後のFIFOメモリにまでシフトされ、記録
モード時にある各チヤネルは、デイジタルデータ
の連続的セグメントをそのチヤネルの第１の
FIFOメモリ内にロードするための手段と、その
チヤネルの最後のFIFOメモリが一杯になつたか
どうか判断するための手段と、さらに、一杯にな
つた最後のFIFOメモリから複数の別のメモリ群
の中からそのチヤネルに割当てられた別のメモリ
群へ上記第１のFIFOメモリが一杯にならない程
度の頻度でデイジタルデータセグメントを転送す
る手段とを含み、再生モード時にある各チヤネル
は、上記複数の別のメモリ群の中からそのチヤネ
ルに割当てられた別のメモリ群からそのチヤネル
の第１のFIFOメモリに連続するデイジタルデー
タのセグメントを転送する手段と、さらに、その
チヤネルの最後のFIFOメモリからデイジタルデ
ータのセグメントをアンロードし、デイジタルデ
ータ流れを形成するための手段であつて、連続す
るデイジタルデータのデータセグメントがそのチ
ヤネルの上記最後のFIFOメモリからほぼ連続的
にアンロードされるように、そのチヤネルの上記
第１のFIFOメモリへのデータ転送が、データ転
送が行われてから複数のデータセグメントの全て
がアンロードされるまでの間、そのチヤネルの上
記第１のFIFOメモリが空にならない程度の頻度
で行われるように構成される手段とを含むことを
特徴とする装置が提供される。

（実施例及び作用）本発明の如上の及び他の目的、構成及び動作は
好ましき実施例を示している添付図面を参照して
の以下の詳細な記載から明瞭に理解されよう。

第１図を参照するに、そこには、音声を記録す
るように動作する好ましき実施例の全体的構成が
例示されている。データの流路は矢印付の実線で
もつて示され、そしてデータの転送路は点線でも
つて示されている。このシステムは、ハードデイ
スク１１と、主プロセツサボード１３と、そして
１〜４つのラインインタフエースボード１２とか
ら成つている。ラインインタフエースボードの
各々はオーデイオ信号のための８つの独立の入力
回路（又は出力回路）を含み、第１図では１つだ
けが示されている。

記録モードにおいて、各入力１には、例えば、
電話送信器のマイクロホンへと印加されるアナロ
グ音声音圧に対応する電圧信号が供給される。こ
の信号はアナログ／デイジタル（Ａ／Ｄ）変換器
２によつてデイジタル信号に変換される。Ａ／Ｄ
変換方式としては、連続的に変動するオーデイオ
信号がビツト系列に変換される連続可変傾斜デル
タ（CVSD）変調方法が使用される。例えば20K
Hzの好ましきサンプル率において、そのＡ／Ｄ変
換器の出力は、50マイクロ秒間隔の一連の電圧パ
ルスから成つている。各パルスは、オーデイオ信
号の傾斜が前の50マイクロ秒内で振幅において増
加するか又は減少するかに基づき、5V（「１」）又
は0V（「０」）の高さをもつている。このビツト系
列は、後で記述される適当なデイジタル／アナロ
グ（Ｄ／Ａ）変換器の入力へと印加されて、音声
のアナログ電圧表示へと再構成される。

かくして、その記憶方式は連続的に可変の傾斜
データ変調Ａ／Ｄ変換器によつて作り出されるビ
ツト系列を記憶する問題に対して解決策を与え
る。記憶プロセスにおける第１のステツプは、例
えば、一連の８ビツト語へのそのビツト系列の組
立である。ラインインタフエースボード１２にお
けるＡ／Ｄ変換器の各々は、一連の即ち４つの32
×８ビツト直列／並列先入れ先出し（FIFO）メ
モリ３に接続されている。ビツト系列が流れ始め
るにつれて、それは第１の32×8FIFOメモリの頂
部レジスタ１５を満たす。第１のFIFOの頂部レ
ジスタが一杯になると、その内容はすぐに第４の
FIFOメモリの底部レジスタ１６へとシフトされ
る。その後、第１のFIFOメモリの頂部レジスタ
はそのデータ系列から次の８ビツト語を組立てる
ために解放される。そのレジスタが再び一杯にな
ると、総合された語が第４のFIFOメモリにおけ
る底部から２番目のレジスタ１７へと転送され
る。同様にして、第１のFIFOメモリの頂部レジ
スタは、FIFOメモリをビツト系列を８ビツト語
へと組立て続ける。すなわち、８ビツト語は
FIFOメモリを下り、まだ一杯となつていないた
め使用可能な最後尾のレジスタへと送られる。不
規則な間隔においてではあるが、マイクロプロセ
ツサ（μP1）５は、リードオンリーメモリ
（ROM1）１８及びスクラツチパツドRAM
（SPRAM1）２７に記憶されているプログラムの
制御下において、FIFOメモリ３の状態を調査す
る。こうしたFIFOメモリの少なくとも第４番目
が一杯になると、μp1は、従来のデータ転送手段
４を用いて、その内容を40の6K×８（6144×８）
ランダムアクセスメモリ（RAM）６（中間メモ
リ）へと転送させることになる。

中間メモリ（IM）のRAM6のいずれが使用さ
れるできかについての選択は、後で記述されるプ
ログラムに従つてμp1によつて決定される。転送
に対する決定が成された時点において、すべての
満たされたFIFOメモリの内容、即ち、第４のメ
モリの内容以外に、第３のメモリ（もしも、満杯
であれば）の内容そして第２のメモリ（もしも、
満杯であれば）の内容も転送されることになる。
FIFOメモリの数及びμp1が転送をする間隔は、
もしもすべてのFIFOメモリがデータ転送前に一
杯になるとすると、データが失われることになる
ので、その第１のFIFOメモリが満杯にならない
ように決められる。

満たされたFIFOからのデータが一旦転送され
ると、空にされるべき最後のFIFOの上部に残つ
ている部分的に満たされているFIFOでのデータ
は第４のFIFOの底部へとシフトされ、そしてそ
のFIFOレジスタにデータを累積するプロセスが
手続き行われる。

RAM6の１つへのデータの転送は、次の如く、
即ち、初めのデータ転送において、第４のFIFO
メモリにおける底部レジスタ１６の内容がRAM
の頂部レジスタ１９に置かれ、第４のFIFOメモ
リでの底部から２番目のレジスタ１７の内容がそ
のRAMの第２のレジスタ２０に置かれるという
ように行われる。かくして、一連のFIFOメモリ
の底部にある最も古いデータは、RAMでのその
頂部に置かれることになる。

特定のオーデイオ入力１からのデータを記録す
るために使用されるべきRAM6の割当が一旦な
されると、μp1は、RAMが一杯になるまで、信
号源からのデータを加え続ける。かくして、
RAMは6K×８ビツトのデータを累積する。そう
したビツトは50マイクロ秒毎に１つずつ出される
ので、各RAMは6144×８×50×10^-6＝2.5秒の会
話を含むことになる。引続く2.5秒の会話はμp15
にて割当てられる別なRAM6に蓄えられる。

主プロセツサボード１３は４つの（４つまで
の）ラインインタフエースボード１２からのデー
タに対する組立点即ちアセンブリ点を与える。ラ
インインターフエース上における中間メモリ
RAM6が一杯になるにつれて、各ボード上にお
けるμp1(5)は主プロセツサボート、即ち、主メモ
リ上における80の6K×8RAM8への転送のために
その充満されたRAMをキユーイングする。不規
則にではあるが、主プロセツサボード１３に示さ
れているマイクロプロセツサμp2(9)は、ROM2
（21）及びスクラツチパツドSPRAM2（28）に記
憶されているプログラムの制御下において、ライ
ンインタフエースボード１２の各々のμp1(5)によ
つて報告されるキユーの状態を調査し、そして従
来のデータ転送手段７を用いて、その列の先頭の
RAM6の内容をRAM8の１つへと転送させる。
RAM8のいずれが使用されるべきかについての
選択は後で記述されるプログラムに従つてμp2に
よつて決定される。RAM6の内容が一旦転送さ
れると、RAMは使用されていないRAMのプー
ルへと戻され、そしてμp1(5)によつて再び割当て
が行われる。

主プロセツサボード１３におけるRAM8がオ
ーデイオインターフエイスボード１２から転送さ
れるデータで一杯になるにつれて、マイクロプロ
セツサμp2はその充満されたRAM8をデーイスク
１１へのデータ転送のためにキユーイングする。
そのキユーの先頭におけるRAM8の内容は、デ
ータ転送手段１０を介してμp2により不規則な間
隔で、単一の6K×８のRAM22へと転送される。
その後、そのデータは、データ転送手段２５を用
いて、μp3（23）の制御下において、RAM22から
デイスクへと転送される。

このマイクロプロセツサはデイスク制御プログ
ラムを含むROM3（24）から及びスクラツチパツ
ドSPRAM3（29）からの指令を受信する。一旦、
主メモリRAM8の１つの内容がデイスクシステ
ムへと転送されると、RAMは使用されていない
RAMのプールへと戻され、そしてμp2によつて
再び割当てられる。システム応答は、第１図の底
部において例示されている、μp2への外部制御手
段２６によつて開始される。

第２図には音声を再生するシステムの動作が示
され、第１図のものと同様のコンポーネントはプ
ライム（′）表示を伴つて示されている。

再生モードにおいて、そのシステムは前に前記
されたメツセージを再生するべく（外部制御手段
２６によつて）指令される。前にも示された如
く、メツセージはデイス１１′上における2.5秒の
セグメントで記憶される。デイスク制御システム
は、μp3（23′）の制御及びROM3（6′）及び
SPRAM3（29′）に蓄えられているプログラムの
下において、再生されるべきメツセージの2.5秒
の初めの部分を含むデイスクのセグメントを見出
し、そしてデータ転送手段２５′を用いてそのデ
ータ6K×8RAM22′へと転送する。不規則な間隔
においてではあるが、μp2は、ROM2（21′）及び
SPRAM28′の制御下で、そのデータを受けるべ
く主メモリでの利用できる6KK×８のRAM（8′）
のうちの１つを割当てる。RAMの選択は後で記
述されるプログラムによつて成される。そこで、
データは、データ転送手段を用いて、RAM22′か
らRAM8′へと転送される。

μp2（9′）は、不規則な間隔で転送を待つ
RAM8′の１つにおけるデータの存在を認識する。
μp2（9′）は、再生が指令されるオーデイオチヤネ
ルを４つの（４つまでの）ラインインタフエース
ボード１２′のうちのどれか含むかを認識して、
そして、データ転送手段７′を用いて、RAM8′か
らのデータを適当なラインインタフエースボード
上での利用できるRAM6′の１つへと転送する。

不規則な間隔で、しかもRAM18′及び
SPRAM1（27′）に記憶されているプログラムの
制御下において、μp1（5′）は、RAM6′の１つに
おける音声の初めの（そして引続く）2.5秒セグ
メントの存在と、そして８つの入／出力回路１
４′のうちのいずれか使用されるべきかを認識す
る。データは再生されるべき最初の（最も古い）
データがRAMの頂部レジスタ３７にあるように
RAMに記憶されるので、そのRAMの頂部レジ
スタ３７における８ビツト語は、データ転送手段
４′を用いて、４つの８×32のFIFOメモリ３′の
第１のFIFOメモリの頂部レジスタ１５′へと転送
される。記録モードの場合でのように（第１図）、
この語は第４のFIFOメモリの底部レジスタ１
６′へと自動的に転送される。その後、RAM6′に
おけるレジスタ３８での次の８ビツト語は第１の
FIFOメモリの頂部レジスタへと転送され、この
語は４つのFIFOメモリを通して下方へとシフト
される。このプロセスは継続するので、第４の
FIFOメモリの底部レジスタにおける内容は20K
Hzの割合で１ビツトずつ（古いビツトから）除去
され、そしてＤ／Ａ変換器２′の入力へと供給さ
れる。底部レジスタ１６′の内容が転送されると
すぐに、次に高いレジスタ１７′の内容が底部レ
ジスタ１６′へと転送されて、そのデータをデイ
ジタル化するのに使用され、同様に20KHzの割合
でＤ／Ａ変換を継続させる。

システムのタイミングは、一連の４つのFIFO
メモリが完全に空にならないように配列されてお
り、それにより、聴取者に長すぎると知覚される
ような、再生会語における遅れを回避している。
さらに、2.5秒会話の少なくとも次のセグメント
は、連続性を確保する目的で、前のセグメントの
転送が完了する時までに、RAM6′の１つへと転
送される。

Ｄ／Ａ変換器２′は、連続的に変動するオーデ
イオ出力信号の傾斜を制御するビツトを採用し、
20KHzビツト系列を用いてアナログオーデイオ信
号を再構成するが、そのプロセスは第１図に記述
されているCVSD変調方法によつて信号をデイジ
タル化するのとは反対である。オーデイオ出力は
第２図での左側でしかるべく指定されている出力
ライン上に現れる。

記録モード（第１図）における動作での如く、
RAM6′又は8′の内容が一旦転送されると、その
RAMは利用可能なメモリのプールに対して再び
割当てられる。

第１図に関連して記述された記録プロセスと第
２図に関連して記述された再生プロセスとは、記
録に使用されるチヤネルの数ｎ＝32及び再生に使
用されるチヤネル（32−ｎ）のバランスを保つて
同時に進められる。いずれかの瞬間において、各
サービスに使用されるチヤネル数と遊んでいるチ
ヤネル数は、その瞬間におけるサービスに対する
外部からのコールによつて決定される。記録又は
再生されつつあるチヤネルが一旦解放されると、
それは、サービスに対する次のコールにより記録
か又は再生のいずれかに対して再び割当て可能
な、遊びチヤネルのプールへと入る。

もしも所望ならば、会話の進行中にチヤネルを
再生と記録との間で切り換える場合に、ユーザが
そのシステムを操作しやすくするために、予めプ
ロンプトを挿入することも可能である。典型的な
例として、32チヤネルシステムにより数千の加入
者に対して適切なサービスを実施できる。

さて以下では、システムを制御するのに使用さ
れるプログラム及びその動作について詳細に検討
する。

第３図には、各ラインインタフエースボード上
に８つの入／出力回路を含む詳細な回路図が示さ
れている。クロツク、付随的回路及び制御信号に
ついては、明瞭化のため且つ本発明による重要な
特長をぼかすことのないように図から除外されて
いる。μp1によつて与えられる最も重要な制御信
号は、その入／出力回路が記録モードにおいて動
作するのか又は再生モードにおいて動作するのか
を規定している。

記録モード（第１図）において動作するように
指令された場合、オーデイオライン１は固体アナ
ログスイツチＳを通してフイルタＦの適切な入力
へと進路が取られる。この動作モードにおいて、
そのフイルタは、例えば100〜3500Hzの通過帯域
を持つ帯域フイルタとして作用し、入力信号にお
ける無関係なノイズ成分を減少させる。次に信号
はＡ／Ｄ・CVSD変調器２へと送られ、その変調
器２は20KHzクロツク率におけるビツト系列を与
える。BC1において示されているバスコネクタは
高インピーダンス状態に設定されているFIFOメ
モリ３に接続されているが、Ａ／Ｄ変調器２とバ
スコネクタBC1とに接続されている別なバスコネ
クタBC2は、第１の直列／並列FIFOメモリ３へ
とそのビツト系列を通過させるべく設定されてい
る。そのビツト系列は前にも述べたように８ビツ
ト語へと形成されるが、FIFOメモリ３は、各語
が一連のFIFOメモリ３の最底部で有効なレジス
タに形成されるように、各語をシフトするように
接続されている。FIFOメモリの１つが一杯にな
ると、フラグがセツトされ、命令に際して、バス
コネクタBC3を通してμp1(5)へと通過されること
になる。μp1(5)がデータ転送の決定をすると、最
下位の即ち第４のFIFO３に接続されている下部
バスコネクタBC4が有効化され、FIFOメモリの
底部レジスタの内容をデータバスDB上に送り込
むことになる。μp1(5)はデータを抽出し続け、満
たされたFIFOメモリ３の内容がすべて転送され
るまでその底部レジスタへのシフト動作を維持す
る。

再生モードにおいて動作するべく指令された場
合、バスコネクタBC2は高インピーダンス状態に
セツトされ、そしてμp1(5)は一連の８ビツト語を
データバスDB上に送り込み始める。各語がバス
コネクタBC1を通してFIFOメモリの頂部レジス
タに送り込まれるにつれて、それはFIFOメモリ
３の底部レジスタへとシフトし、そして20KHzの
クロツク率において１ビツトずつ抽出され、バス
コネクタBC3及びBC4は高インピーダンス状態に
置かれる。そのビツト系列は変調器２′のＤ／Ａ
変換器へと送られ、結果として得られたオーデイ
オ信号はフイルタＦにより平滑にされて、そして
その時点では再生位置にセツトされているスイツ
チＳによつてオーデイオライン１へと送られる。

第４図は、マイクロプロセツサμp1(5)、その連
動されたリードオンリーメモリROA1（18）、直接
メモリアクセス制御器DMA1、スクラツチパツ
ドSPRAM1（27）、及び各システムにおける４つ
の（４つまでの）ラインインタフエースボード１
２の各々による音声の2.5秒セグメントの記憶に
対して使用される中間ランダムアクセスメモリ６
の詳細を例示している。アドレス、制御及び幾つ
かの接続回路装置は明瞭化のために省略されてい
る。

μp1(5)が記録モード（第１図）で動作している
ボート上の８つのチヤネルのうちの１つからのデ
ータを転送するものと決定すると、μp1は先ず初
めに、そのチヤネルによつて使用されている
FIFOメモリ３のいくつが満たされているかを決
定する。もしも底部FIFOのみが満たされている
とするならば（第３図でのFIFO４）、μp1(5)は、
内部レジスタを通して32の転送路を生かして、そ
の内容を中間メモリ６へと転送する。もしも１つ
以上のFIFOが満たされているならば、μp1(5)は
一層早い方法を用いてそのデータを転送する。
μp1は先ず初めに、DMA1をセツトアツプし、直
接メモリアクセス転送を有効化する。それから64
又は96の転送路に関しDMAIを起動させる。これ
らの転送路はFIFOメモリ３，４、あるいはFIFO
メモリ２，３，４（第３図参照）の充満状態に対
応している。DMA1をセツトアツプするには、
データを１つのFIFOから直接転送するよりも長
くかかるので、この方式により転送速度が最善化
される。

中間メモリ６は32の64K×１のRAMのアレイ
として構成されて示されている。RAMの４つの
列の各々はRAMの８つの欄を含み、８ビツト語
での各ビツトに対するものはFIFOから転送され
ている。メモリは、各々が6Kの８ビツト語（2.5
秒の会話）を有する40セグメントで構成されてい
る。μp1(5)はその中間メモリの利用可能なセグメ
ントを照合し、そこにその入力を与えているチヤ
ネルからの会話の各2.5秒セグメントを置く。中
間メモリの2.5秒セグメントが一杯になると、新
しいセグメントが照合されて、次の2.5秒の会話
が一杯になる。バスコネクタBC5は、μp1のデー
タバスDBからのデータを取り、そして、それら
のデータを、どちらがその転送に従事しているか
により、μp1(5)或いはDMA1制御器からのアドレ
ス信号によつて指令される適当なRAMへと送り
込むように駆動される。

使用されるチヤネルが再生チヤネル（第２図）
として指定される場合、μp1の仕事は、再生され
る予定のメツセージからのデータが供給されるチ
ヤネルをそこでのFIFOに連動して保つことであ
る。引続く回路装置はそのFIFOへの転送のため
に利用できる中間メモリの少なくとも１つの6K
セグメントを使用されるチヤネルに連動させて維
持することになる。もしもFIFOの１つ（第３図
のFIFO1）のみが空であるとすると、転送はμp1
(5)を通して成される。もしも第３図で１つ以上の
FIFOが空であるとすると、転送はDMA1によつ
て成されることになり、それにより、データ記録
での場合のようにその転送速度は最善化される。
バスコネクタBC5は、適切にアドレス指定された
RAMによつて供給される如きμp1のデータバス
DBからのデータを取り、そしてそれをFIFOへ
と供給するように駆動される。

このシステムは、８つの入／出力回路がすべて
使用されるだけ十分に早い。即ち、もしもすべて
のチヤネルが使用中にあるとすると、入／出力チ
ヤネルの組合せは次の形態で存在しない。つま
り、いずれかの記録チヤネルのFIFOはそれらを
一掃するデータ転送が中間メモリ（IM）に対し
て生ずる前において充填されることはない。そし
て再生チヤネルでないFIFOはデータがそれらを
再び満たすべく供給される前に決して全体的に空
にならないようになつている。この状態は、迅速
動作が可能なマイクロプロセツサμp1及び処理速
度を強調したプログラミング（例えば、代替の直
接転送又はDMA転送）の使用を伴う構成によつ
て覆行される。

第５図には、音声データが如何にして４つの
（４つまでの）ラインインタフエースボード１２
の各々から主プロセツサボード１３へと転送され
たかについての詳細が例示されている。ラインイ
ンタフエースボードがそれらのマイクロプロセツ
サμp1(5)の制御の下で動作しそして主プロセツサ
ボードが第１図におけるその完全に独立させるマ
イクロプロセツサμp2(9)の制御の下で動作するた
めに、そのデータ転送には特別な手段を必要とす
る。ラインインタフエースボードの各々は２つの
6K×８のRAM（8″）及び（８）を具備してい
る。第１のRAM（8″）は、6Kブロツク（2.5秒の
会話）のデータを、中間メモリ（IM）（第４図）
のデータブロツクの１つから、主マイクロプロセ
ツサボード（記録モード、第１図）の主メモリ
（MM）へと転送するために使用される。第２の
RAM（８）は、6Kブロツクのデータを、主メ
モリ（MM）のブロツクの１つから適当なライン
インタフエースボード（再生モード、第２図）の
中間メモリ（IM）において利用可能なブロツク
の１つへと転送するために使用される。

主プロセツサボード１３（記録モード、第１
図）へのデータ転送は6Kブロツクのデータを転
送のためのIM内においてキユーをつくるμp1(5)に
よつて開始される。μp1(5)はその行列の頭部のブ
ロツクを取り、そして制御器DMA1（第４図）を
用い、そのデータをそのデータバスDB上に送り
込むことによつてRAMへと転送する。共用デー
タバスSB′をμp1(5)のデータバスDBの延長として
作用させるために、バスコネクタBC7及びBC9は
μp1(5)によつてそれぞれ開閉される。それと同時
に、μp1(5)はデータブロツクが転送（サービス要
請）準備されていることを示す信号をμp2(9)に与
える、μp2(9)がその要請を実施するべく用意され
ると、μp2はバスコネクタBC9をオンにし、そし
てバスコネクタBC7をオフにすることによつて共
用バスSB′をそのデータバスDB′の延長として構
成する。μp2(9)は、後で第６図に関連して論議さ
れる如く、そのDMA2制御器を用いた転送を実
施する。

主プロセツサボード（再生モード、第２図）か
らのデータ転送は主プロセツサボード上でのμp2
(9)によつて開始される。RAM（8′）への８ブロツ
クの転送はそのDMA2制御器（第６図）を用い
たμp2(9)によつて実行され、共用バスSB（第５図）
へのアクセスはバスコネクタBC8をオンにして、
バスコネクタBC6をオフすることによつて得られ
る。その転送が一旦完了すると、μp2(9)は適当な
μp1(5)へと信号を与え、そしてこのμp1は、その
DMA1制御器（第４図）を用いることにより、
RAM（8′）の内容をそのボードにおける6KのIM
の利用可能なブロツクへと転送し、共用バスへの
アクセスはバスコネクタBC8をオフにし、バスコ
ネクタBC6をオンにすることによつて得られる。

第６図は主プロセツサボード１３，１３′の詳
細を例示している。明瞭化のために、アドレス及
び制御信号は、接続用回路装置と同様に省略され
ている。ROM2（21）及びPSRAM2（28）に記憶
されているプログラムの制御下にあるμp2(9)は、
6Kブロツクに記録されているデータをラインイ
ンタフエースボード１２から収集し、そして6K
ブロツクにおける再生データをそのラインインタ
フエースボードへと供給することになる。μp2(9)
は、第６図に示されているように、そのDMA2
を用いて、データをラインインタフエースボード
と80の6K×８のRAM(8)のアレイとの間で転送す
る。主メモリ（MM）であるRAM(8)は、それが
４列ではなく、８列の64K×１装置を持つている
ことを除いて、第４図において例示されている中
間メモリと全く同じく構成されている。μp2(9)は
又、6Kブロツクでの如く、主メモリとデイスク
１１との間でデータを転送するタスクを持つてい
る。そのサイズにもかかわらず、主メモリは2.5
×80＝192秒即ち3.2分の会話のみを保有できる。
かくして、記憶装置の内容は主メモリが満杯にな
るのを防ぐべく、迅速にそのデイスクへと送られ
る必要がある。

第５図に関連して記述され且つデータ転送手段
２５として第６図に図式的に示されている共用バ
スを用いることにより、データは、μp2のデータ
バスDB′を通して、２つの6K×8RAM22の１つ
へと送られるか又はそこから引き出される。この
データは除去されてそしてそのデイスクシステム
へと供給されるか、或いはROM3及びSPRAM3
に記憶されているプログラムの制御下で動作する
マイクロプロセツサμp3によつてそのデイスクシ
ステムから供給される。RAM22の１つとデイス
クとの間においてデータを転送する特別な要件
は、前述のデータ転送路と連動されているDMA
装置よりはむしろデイスク制御回路３２及び高速
デイスクデータバス３４の使用によつて一杯にな
る。回路３２はかかる転送を実施するのに使用さ
れる特殊な型式の回路を表しているけれども、そ
れは、従来より採用されているかなり短い256バ
イトブロツクよりはむしろ6Kブロツクのデータ
を取り扱うようになつている。

最後に、μp2(9)は、制御及び他の目的のため
に、「他のインターフエース」33として表されて
いる外部との連通に関与している。この目的のた
めに、ポードが与えられていて、主メモリとライ
ンプロセツサボードの中間メモリとの間における
データの転送に関して前に記述されたのと同じ方
法を用いることにより、μp2のデータバスDB′へ
のアクセスを可能にしている。特に、外部信号
は、いずれのメツセージが回復されるのか、どの
チヤネルが転送されることになるのか、どのチヤ
ネルがメツセージを記録するために呼び出される
のか、そして如何にしてそのメツセージが後での
再呼出しのために照合されるべきかについて、そ
のシステムに報告する場合に必要となる。さらに
カセツト又は他の大規模メモリ装置上におけるデ
イスクの内容をバツクアツプすることが好まし
い。

第７図には、ラインインタフエースボードの
各々におけるμp1を動作させるのに使用されるプ
ログラムのフローチヤートが、明瞭化のために簡
略して示されている。μp1は８つの記録のフアイ
ルをそのスクラツチパツドメモリに維持し、それ
らの各々は８つの入／出力チヤネルの１つの状態
に係わり、そして、そのチヤネルが遊んでいない
場合には、そのチヤネルが記録か又は再生のいず
れかであるメツセージの状態に係わつている。

初めに、μp1はＡにおいて第１のチヤネルの状
態を読む。もしもそのチヤネルが遊んでいるとす
ると、μp1は、ブロツクＢにおいて示されている
データ転送作業を完了した後、第２のチヤネルを
調べるべく進む。μp1は各チヤネルの状態を順次
調べ続ける。すべてのチヤネルが遊んでいる場
合、μp1はそれらチヤネルについての状態チエツ
クするサイクルを繰り返す。プログラムは第８の
チヤネルのチエツクに続いて第１のチヤネルへと
戻り、その遊びサイクルは矢印Ｃによつて示され
ている。

μp1が遊んでいないチヤネルの状態を読むと、
それは、そのチヤネルが記録に使用されるのか又
は再生に使用されるのかを状態データから決定す
る。この情報は初めにμp2を通して外部制御回路
により与えられ、そしてそのチヤネルがμp2によ
り中継される外部制御により再び遊びの状態に戻
されるまでそのままにされる。

一旦そのチヤネルが再生チヤネルＤの記録のよ
うにいずれかに指定されると、μp1は適当な使用
のために第３図に示されているスイツチＳ（及び
他の回路装置）をセツトする。スイツチＳはその
プログラムを通した初めのサイクルのＥにおいて
セツトされ、チヤネルの状態が変えられるまでそ
の設定を保たれる。

次に、μp1は対象となつているラインへと進
み、もしもそのラインが記録モードにあるとする
と、μp1はFIFOメモリの状態をＦにおいて調べ、
そして最後のFIFOが満たされているかどうかを
Ｇにおいて決定する。もしも満たされていなけれ
ば、μp1は次のラインの状態を調べるべく戻り、
もしも最後のFIFOが満たされているとすると、
μp1はその時点に存在するのと同様に満たされた
FIFOメモリにおけるデータをIMの第１の利用で
きる空の6Kブロツクへと転送する。転送ブロツ
クＨは、前にも述べたように、μp1の内部レジス
タか又は直接メモリアクセスのいずれか速い方を
用いて実施される。このプロセスは、そのチヤネ
ルに割当てられた6KのIMブロツクが満たされて
いることをμp1が認識する（Ｉにおいて）まで、
後続のサイクルにおいて継続される。その時点に
おいて、そのフアイルされた6KのIMブロツクは
主プロセツサボードへの転送のために準備され
て、新しい空の6KのIMブロツクが一層のデータ
転送を行うために、そのチヤネルに割当てられる
（Ｊ）。

次のチヤネルを状態Ａにおいて調べる前に、
μp1は常に、Ｂにおいて転送を待つている何等か
の6KのIMブロツクのデータがそこに存在するか
どうかについてチエツクする。もしも存在する場
合には（しかもμp2へのデータリンクが利用でき
るとして）、そのキユーの先頭の6KのIMブロツ
クは、μp2によるピツクアツプを待機するべくそ
のリンク内に送り込まれる。

μp1が再生チヤネルとして指定されているチヤ
ネルの状態を調べるべく循環する場合、μp1は
FIFOの状態をＫにおいて調べ、スイツチＳをＥ
においてセツトする。もしも第１のFIFOが空で
ないとすると、μp1はその次のラインの状態を調
べるべく戻る。しかしながら、もしも第１の
FIFOがＬにおけるように空であるとすると、
μp1はその時点において存在するのと同数の空の
FIFOメモリを満たすデータを、再生されつつあ
るメツセージデータを伴つてIMの6Kブロツクか
ら転送する（Ｍ）。この転送は、前にも述べたよ
うに、μp1の内部レジスタか又は直接メモリアク
セスのいずれか速い方を用いて実行される。この
プロセスは、そのチヤネルに割当てられた6Kの
IMブロツクが、Ｎにおけるように、空であるこ
とをμp1が認識するまで、後続のサイクルで繰り
返される。この時点において、次の6KのIMブロ
ツクがそのチヤネルへの一層のデータ転送のため
に割当てられ、そして新しいデータブロツクの転
送に対する要請がμp2に対して出される。μp1は
再生モードにある各チヤネルへの転送のために
IMにおいて利用できる少なくとも２つのブロツ
クの6Kデータを保持する。

記録モードでのチヤネルに対するＢにおけるデ
ータの予定された転送とは異なつて、μp1は、再
生データのブロツクがμp2によつてデータ転送リ
ンクに送り込まれる場合にはいつでも、μp2によ
つて割込まれる。μp1は、そのリンクからのデー
タをIMの初めに利用できるブロツクへと転送す
ることによりその割込みを実行する。外部命令
（記録開始、再生開始など）にて初期化される状
態記録における変化は、割込みによるμp2によつ
てμp1へと中継される。

第８図を参照するに、そこには主プロセツサボ
ード１３上における主プロセツサμp2を制御する
プログラムのためのフローチヤートが示されてい
る。ここで例示され且つ記述された実施例におい
て、μp2は、４つの（４つまでの）ラインインタ
フエースボード上における各入／出力チヤネルに
対して１つずつ、３２の記録を維持する。プログ
ラムは、A′において、第１のラインインタフエ
ースボードでの第１のチヤネルの状態を調べるこ
とによつて出発する。もしもそれが遊びであるな
らばB′、μp2は第１のラインインタフエースボー
ドにおける第２のチヤネルを調べるべく進行す
る。システムが４つ以下のラインインターフエー
スボードとして構成される場合、空位置に対する
状態表示がμp2にその不在を通知し、そしてプロ
グラムはすぐに次のチヤネルの状態を調べるべく
進行する。第32番目のチヤネル（第４のラインイ
ンタフエースボードでの８番目のチヤネル）を調
べた後、そのプログラムは第１のラインインタフ
エースボードでの第１のチヤネルの状態を調べる
べく戻る。もしもすべてのチヤネルが遊んでいる
か又は占められていないかのいずれであるとする
と、そのプログラムは矢印C′によつて示されてい
るようなサイクルを繰り返す。

システムの外部で発生される命令により、メツ
セージを記録するのに割当てられているチヤネル
が照合され、そしてそのメツセージに認定番号を
割当てられる。また別の命令により、メツセージ
を再生するのに使用されるチヤネルが照合され、
そしてそれが記録されたときに割当てられた番号
によつて再生されるべきメツセージが照合され
る。それらの命令はμp2のデータバスを主プロセ
ツサボードでのポートへと接続しているデータリ
ンクに送り込まれる。かかる命令はμp2への割り
込みを伴つており、μp2は状態テーブルの適当な
記録部へとその内容を読み込むことによつてその
命令を実行する。

プログラムが命令を受けたチヤネルの状態を初
めて調べる場合、それは初めに、記録又は再生状
態がD′に存在するのかどうかを決定する。

もしも「記録」が表示されると、そのプログラ
ムは、E′において、それがその状態を前に認識し
たか否かについて決定する。もしも否であるとす
ると、プログラムは、正しいラインインタフエー
スボードに対するデータリンクへとデータを送り
込み、そしてF′におけるように適当なμp1へと割
込みを出すことにより、新しい状態を適当なμp1
に与える。もしもこの時点でそのデータリンクが
利用できないならば、プログラムは次のチヤネル
を調べるべくスキツプし、そして再び戻つてきた
ときに、それは再び適当なμp1を知らせることを
試みる。もしもそれが前のサイクルでμp1を知ら
せたことをそのプログラムが認識するならば、そ
れは、G′におけるように、そのチヤネルからの
6Kブロツクのデータがなおもその主メモリに存
在するのかどうかを決定する。もしも存在するな
らば、それはH′においてデイスクへの転送のた
めにキユーイングされ、そして新しいブロツクが
後続の記録のためのチヤネルに割当てられる。そ
の後、プログラムは次のチヤネルの状態をチエツ
クするために戻る。

他方、もしも「再生」が表示されるとすると、
そのプログラムは、それがこの状態を前に認識し
たか否かをI′において決定する。もしも否である
とすると、プログラムは、正しいラインインタフ
エースボードのためのデータリンクへとデータを
送り込み、そして割込みをステツプJ′において適
当なμp1へと出すことによつて、新しい状態を適
当なμp1に与える。もしもこの時点においてデー
タリンクが利用できないとすると、プログラムは
次のチヤネルを調べるべく飛び、そして再び戻つ
てきたときに、再びその適当なμp1を知らせるこ
とを試みる。もしもそれが前のサイクルにおいて
μp1を通知したことをプログラムが認識するとす
ると、それはそのチヤネルが一層のデータを要請
しているかどうかを決定する。もしもそうであつ
て、しかも6KのMMブロツクが一杯であるとす
ると（ステツプK′及びL′）、その6Kブロツクは、
Ｍにおいて、適当なラインインタフエースボード
へと送られる。その後、プログラムは、少なくと
も２つのブロツク6KのMMデータがN′における
転送を待つているのかどうかについて尋ねる。も
しもそうでないならば、そのブログラムは、Ｏに
おいて、デイスクからの6Kブロツクデータを要
請する。その後、そのプログラムは次のチヤネル
の状態を調べるべく戻ることになる。

（発明の効果）以上のように本発明によると、電話によるメツ
セージの送り込み及び読み出しが容易なシステム
を適切な価格において提供される。すなわち、本
発明によれば、従来のものに比較して、遥かに廉
価かつ融通性に富むシステムにより、複数ユーザ
の同時アクセスによる音声通信の記録及び再生が
可能になる。

以上、本発明がその好ましき実施例に基づいて
記述されてはいるが、当業者においては、その特
許請求の範囲に規定されているような本発明の精
神及びその範囲から逸脱せずに、本発明の方法を
実施するに使用可能な他の型式のメモリ、データ
転送及び制御技術、並びにそれによつて採用でき
る他の型式の通信を含む幾多の修正が可能であろ
うことは明らかである。

【図面の簡単な説明】

第１図は本発明の好ましき実施例のブロツク回
路図であつて、特に記録モードにおいて、音声記
憶装置又は類似の記憶装置且つ多くのユーザに対
する同時アクセスを伴う転送システムのためのデ
ータの流れ及びデータ転送の制御を例示している
図であり；第２図は再生動作モードにおけるシス
テムの同様な回路図であり；第３図は、第１及び
第２図のシステムにおいて採用できるラインイン
タフエース入／出力回路の詳細図であり；第４図
はそのラインインタフエースシステム又はボード
の各々のプロセツサ及び記憶区間の同様な詳細図
であり；第５図は、第１及び第２図のラインイン
タフエースシステム又は回路ボードと主プロセツ
サボードとの間におけるデータの転送回路の詳細
図であり；第６図は、本発明の新規な特長を強調
するために、アドレス、制御及び幾つかの回路装
置を省略して示しているかかる主プロセツサボー
ドの詳細図であり；そして第７及び第８図は、各
ラインインタフエースボード及び主プロセツサボ
ードによつてそれぞれ採用されるプログラミング
動作ステツプを例示しているフローチヤートであ
る。１……入力、２……Ａ／Ｄ（Ｄ／Ａ）変換器、
３……FIFOメモリ、４……データ転送手段、５
……マイクロプロセツサ、６……メモリ、７……
データ転送手段、８……主メモリ、９……マイク
ロプロセツサ、１０……データ転送手段、１１…
…ハードデイスク、１２……ラインインタフエー
スボード、１３……主プロセツサボード、１４…
…入／出力回路、１８，２１，２２……メモリ、
２３……マイクロプロセツサ、２４……メモリ、
２５……データ転送手段、２６……外部制御手
段、２７，２８，２９……スクラツチパツド、３
２……デイスク制御回路、３３……インターフエ
ース、３４……デイスクデータバス。

Claims

【特許請求の範囲】１デイジタルデータを記憶する方法であつて、
連続するデイジタルデータのデータセグメントを
供給し、データセグメントを複数の先入れ先出し
（FIFO）メモリ群の内から選択されたFIFOメモ
リ群中の第１のFIFOメモリに連続的にロードし、ロードされたデータセグメントを、上記FIFO
メモリ群を通して、上記FIFOメモリ群の内の最
後のFIFOメモリにまでシフトし、上記最後のFIFOメモリから、複数のデータセ
グメントを記憶するに十分な容量を有した複数の
別のメモリ群の内から選択された別のメモリ群
に、データセグメントを転送し、上記別のメモリ群へのデータ転送が、上記第１
のFIFOメモリが一杯にならない程度の頻度で繰
り返されることを特徴とする方法。２データセグメントが上記第１のFIFOメモリ
内にロードされるとほぼ同時に、上記第１の
FIFOメモリ内にロードされた各データセグメン
トが上記最後のFIFOメモリへとシフトするステ
ツプを含む、特許請求の範囲第１項に記載の方
法。３上記最後のFIFOメモリが一杯になつたと判
断されると同時に、上記最後のFIFOメモリから
上記選択された別のメモリ群へとデータセグメン
トが転送されるステツプを含む、特許請求の範囲
第１項に記載の方法。４上記最後のFIFOメモリが一杯になつたと判
断されると同時に、上記最後のFIFOメモリに先
行する全てのFIFOから上記選択された別のメモ
リ群へとデータセグメントの転送が行われるステ
ツプを含む、特許請求の範囲第３項に記載の方
法。５メモリ内に記憶されたデイジタルデータセグ
メントを再生する方法であつて、記憶されたデータセグメントを複数の先入れ先
出し（FIFO）メモリ群の内から選択されたFIFO
メモリ群中の第１のFIFOメモリに連続的に転送
し、転送されたデータセグメントを、上記FIFOメ
モリ群を通して、上記FIFOメモリ群の内の最後
のFIFOメモリにまでシフトし、上記最後のFIFOメモリから一連のデータセグ
メントをアンロードして、データ流れを形成し、上記第１のFIFOメモリへのデータ転送が、デ
ータの転送が開始されてから、複数のデータセグ
メントの全てが転送されアンロードされるまで、
上記FIFOメモリ群の全てが空にならない程度の
頻度で繰り返されることを特徴とする方法。６上記第１のFIFOメモリが空になつたと判断
されると同時に、上記第１のFIFOメモリへのデ
ータセグメントの転送が行われるステツプを含
む、特許請求の範囲第５項に記載の方法。７データセグメントが上記第１のFIFOメモリ
にロードされるとほぼ同時に、上記第１のFIFO
メモリにロードされた各データセグメントが上記
FIFOメモリ群の中の上記最後のFIFOメモリへと
シフトされるステツプを含む、特許請求の範囲第
５項に記載の方法。８複数の入／出力チヤネルを備え、当該チヤネ
ルはそれぞれが記録モードか再生モードで選択的
に作動され、またそれぞれが先入れ先出し
（FIFO）メモリ群を備えているような、複数の
入／出力チヤネルを使用してメツセージ記録及び
メツセージ再生を行うべく複数のユーザが同時ア
クセスする方法であつて、記憶モード時にいくつかのチヤネルを使用し、
再生モード時にそのほかのチヤネルを使用し；記憶モードにある各チヤネルについては、一連のデイジタルデータのデータセグメントを
当該チヤネルのFIFOメモリ群の内の第１のFIFO
メモリ内にロードし、ロードされたデータセグメントを、そのチヤネ
ルのFIFOメモリ群を通して、そのチヤネルの
FIFOメモリ群の内の最後のFIFOメモリにまでシ
フトし、上記最後のFIFOメモリが一杯であるか順次判
断し、もし一杯であれば、上記最後のFIFOメモ
リ内のデータセグメント及び先行する全ての
FIFOメモリ内のデータセグメントを複数の別の
メモリ群の内から選択されたメモリ群に転送し、かかるデータ転送が、上記第１のFIFOメモリ
が一杯にならない程度の頻度で繰り返され；再生モードにある各チヤネルについては、上記複数の別のメモリ群から選択された別のメ
モリ群からデイジタルデータのデータセグメント
をそのチヤネルのFIFOメモリ群の内の第１の
FIFOメモリへと転送し、転送されたデータセグメントを、上記FIFOメ
モリ群を通して、そのFIFOメモリ群の内の最後
のFIFOメモリにまでシフトし、上記最後のFIFOメモリから一連のセグメント
をアンロードし、一連のデータセグメントがチヤネルの上記最後
のFIFOからほぼ連続的にアンロード可能なよう
に、上記別のメモリ群からのデータ転送が、上記
別のメモリ群からのデータセグメントの転送が開
始されてから、複数のデータセグメントの全てが
転送されアンロードされるまで、そのチヤネルの
上記FIFOメモリ群の全てが空にならない程度の
頻度で繰り返されることを特徴とする方法。９必要に応じて異なるメモリを別のチヤネルに
動的に割り当てるステツプを含む、特許請求の範
囲第８項に記載の方法。１０上記別のメモリ群が中間メモリ群から成
り、必要に応じて動的に記録モード又は再生モー
ドに割り当てられた主メモリ群と中間メモリ群と
の間で転送を行うステツプを含み、上記中間メモ
リ群と上記主メモリ群との間の転送方向が両メモ
リ群間で転送されるデータが記録されるものであ
るか再生されるものであるかに依拠し、さらに、
上記主メモリ群とデイスクメモリ部との間で転送
を行うステツプを含み、上記主メモリ群と上記デ
イスクメモリ部との間の転送方向が両メモリ間で
転送されるデータが記録されるものであるか再生
されるものであるかに依拠していることを特徴と
している、特許請求の範囲第８項に記載の方法。１１上記中間メモリ群と上記主メモリ群との間
でデータ転送を行うために、データのキユーを形
成するステツプを含む、特許請求の範囲第１０項
に記載の方法。１２コンピユータによつて上記データ転送を制
御するステツプを含む、特許請求の範囲第１１項
に記載の方法。１３記録モード又は再生モードで動作する複数
の入／出力チヤネルとデイスクメモリ部との間の
デイジタル通信の方法であつて、記録モード時には入力からデータが供給され、
再生モード時には出力にデータが供給される先入
れ先出し（FIFO）メモリ群を各チヤネルに備え、上記チヤネルを共用する複数の中間メモリ群と
複数の主メモリ群とを設け、上記デイジタルメモリ部上へ入力チヤネルから
データを記録する場合、及び上記デイスクメモリ
部から出力チヤネルへデータを再生する場合に応
じて、上記複数の中間メモリ群と上記複数の主メ
モリ群の異なる部分を異なる入／出力チヤネルに
動的に割り当て、各チヤネルの上記FIFOメモリ群と割り当てら
れた上記中間メモリ群との間でデータを転送し、上記中間メモリ群と同じチヤネルに割り当てら
れた上記主メモリ群との間でデータを転送し、上記主メモリ群と上記デイスクメモリ部との間
でデータを転送し、上記データ転送方向が、割り当てられたチヤネ
ルと上記中間メモリ群及び上記主メモリ群が記録
モードにあるか再生モードにあるかに依拠し、記録モード時及び再生モード時それぞれに、各
チヤネルの上記FIFOメモリ群からの及び上記
FIFOメモリ群へのデータ転送が、データがその
チヤネル内で記録される場合には各チヤネルの上
記FIFOメモリ群の全てが一杯にならない程度に、
データがそのチヤネル内で再生される場合には各
チヤネルの上記FIFO群の全てが空にならない程
度に、行われることを特徴とする方法。１４各チヤネルが記録モードにあるか再生モー
ドにあるか繰り返し判断するステツプを含み、チヤネルが記録モードにあると判断された場合
には、そのチヤネルのFIFOメモリ群の内の最後
のFIFOメモリが一杯かどうかの判断がなされ、
上記最後のFIFOが一杯である場合には、そのチ
ヤネルの一杯のFIFOメモリの全てからそのチヤ
ネルに割当てられた中間メモリ群へのデータが転
送され、チヤネルが再生モードにあると判断された場合
には、そののチヤネルのFIFOメモリ群の内の第
１のFIFOメモリが空であるかどうかの判断がな
され、上記第１のFIFO空メモリが空である場合
には、そのチヤネルのFIFOメモリへそのチヤネ
ルに割当てられた中間メモリ群からデータが転送
されることを特徴とする、特許請求の範囲第１３
項に記載の方法。１５チヤネルが記録モードにあると判断された
場合には、そのチヤネルに割り当てられた上記中
間メモリ群が一杯であるかどうかの判断がなさ
れ、一杯である場合には、一杯の上記中間メモリ
群から同じチヤネルに割当てられた主メモリ群へ
とデータが転送され、チヤネルが再生モードにあると判断された場合
には、そのチヤネルに割り当てられた上記中間メ
モリ群が空であるかどうかの判断がなされ、空で
ある場合には、同じチヤネルに割当てられた主メ
モリ群から空の部分にデータが転送されることを
特徴とする、特許請求の範囲第１４項に記載の方
法。１６複数ユーザによる同時記録及び同時読出し
を行う装置であつて、記録モード又は再生モードで動作する複数のチ
ヤネルを含み、各チヤネルはそれぞれ先入れ先出し（FIFO）
メモリ群を含み、デイジタルデータのデータセグ
メントはこのFIFOメモリ群の内の第１のFIFOメ
モリから上記FIFOメモリ群の内の最後のFIFOメ
モリにまでシフトされ、記録モード時にある各チヤネルは、デイジタル
データの連続的セグメントをそのチヤネルの第１
のFIFOメモリ内にロードするための手段と、そ
のチヤネルの最後のFIFOメモリが一杯になつた
かどうか判断するための手段と、さらに、一剥杯
になつた最後のFIFOメモリから複数の別のメモ
リ群の中からそのチヤネルに割当てられた別のメ
モリ群へ上記第１のFIFOメモリが一杯にならな
い程度の頻度でデイジタルデータセグメントを転
送する手段とを含み、再生モード時にある各チヤネルは、上記複数の
別のメモリ群の中からそのチヤネルに割当てられ
た別のメモリ群からそのチヤネルの第１のFIFO
メモリに連続するデイジタルデータのセグメント
を転送する手段と、さらに、そのチヤネルの最後
のFIFOメモリからデイジタルデータのセグメン
トをアンロードし、デイジタルデータ流れを形成
するための手段であつて、連続するデイジタルデ
ータのデータセグメントがそのチヤネルの上記最
後のFIFOメモリからほぼ連続的にアンロードさ
れるように、そのチヤネルの上記第１のFIFOメ
モリへのデータ転送が、データ転送が行われてか
ら複数のデータセグメントの全てがアンロードさ
れるまでの間、そのチヤネルの上記第１のFIFO
メモリが空にならない程度の頻度で行われるよう
に構成される手段とを含むことを特徴とする装
置。１７上記別のメモリ群が中間メモリ群から成
り、さらに主メモリ群とデイスクメモリ部とを含
み、さらに上記中間メモリ群と上記主メモリ群と
の間のデータ転送を行う手段と、上記主メモリ群
と上記デイスクメモリ部との間のデータ転送を行
う手段とを含む、特許請求の範囲第１６項に記載
の装置。１８さらに、上記中間メモリ群と上記主メモリ
群との間のデータ転送を行うためにデータのキユ
ーを形成するための手段を含む、特許請求の範囲
第１７項に記載の装置。１９上記データ転送手段により、記録モード時
に、各チヤネルの一杯になつた最後のFIFOメモ
リからデータが転送され、さらに、一杯となつた
各チヤネルの先行するFIFOメモリからもデータ
が転送されることを特徴とする、特許請求の範囲
第１６項に記載の装置。２０上記データ転送手段により、再生モード時
に、各チヤネルの第１のFIFOメモリにデータが
転送され、さらに、第１のFIFOが空であるとの
判断に基づきそのデータ転送が行われることを特
徴とする、特許請求の範囲第１６項に記載の装
置。２１各チヤネルのFIFOメモリへロードされた
データを変換し、各チヤネルのFIFOメモリから
アンロードされたデータを変換するための、アナ
ログ／デイジタル変換器及びデイジタル／アナロ
グ変換器が各チヤネルに備えられていることを特
徴とする、特許請求の範囲第１６項に記載の装
置。２２再生モード時に各チヤネルに割当てられた
別のメモリ群には、一旦データ転送が開始された
場合には、ほぼ連続的にそのチヤネルの第１の
FIFOメモリにデータセグメントが有効に転送さ
れるに十分な頻度でデータセグメントの転送を行
う手段が配設されることを特徴とする、特許請求
の範囲第１６項に記載の装置。２３上記チヤネル、上記FIFOメモリ群、上記
割当てられた別のメモリ群、及び上記データ転送
手段が、第１のマイクロプロセツサにより制御さ
れ、さらに、主メモリ群、デイスクメモリ部、上記
別のメモリ群と上記主メモリ群との間でデータ転
送を行う第２のデータ転送手段、及び上記主メモ
リ群と上記デイスクメモリ部との間でデータ転送
を行う第３のデータ転送手段とを含み、上記第２及び第３のデータ転送手段が第２のマ
イクロプロセツサにより制御されることを特徴と
する、特許請求の範囲第１６項に記載の装置。