JPS59197182A - 分布帰還型半導体レ−ザ - Google Patents
分布帰還型半導体レ−ザInfo
- Publication number
- JPS59197182A JPS59197182A JP58072383A JP7238383A JPS59197182A JP S59197182 A JPS59197182 A JP S59197182A JP 58072383 A JP58072383 A JP 58072383A JP 7238383 A JP7238383 A JP 7238383A JP S59197182 A JPS59197182 A JP S59197182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- diffraction grating
- groove
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ギーギャップが大きく、屈折率が小さな半導体層で埋め
込んだ埋め込みへテロ構造半導体レーザ、特に活性層の
一方の側に回折格子を有している導波路層が形成された
分布帰還型半導体レーザに関する。
込んだ埋め込みへテロ構造半導体レーザ、特に活性層の
一方の側に回折格子を有している導波路層が形成された
分布帰還型半導体レーザに関する。
埋め込みへテロ構造半導体レーザ（ＢＨ−ＬＤ）は低い
発振しきい値電流、安定化された発振横モード高温動作
可能などの優れた特性を有しており、光フアイバー通信
用光源として注目を集めている。
発振しきい値電流、安定化された発振横モード高温動作
可能などの優れた特性を有しており、光フアイバー通信
用光源として注目を集めている。
ところで、通常のＢＨ−ＬＤでは高速で変調した場合波
長が単一でなくなり、また直流で使用しても温度上昇や
注入電流の変化によって、波長が不連続に跳ぶ。ＢＨ−
ＬＤを高速変調して、そのレーザ光を光ファイバの一方
の端に入射すると、光ファイバの出力端から出る光は光
ファイバの材料分散により、波形がくずれてしまう。こ
れに対して数百メガビット／秒で高速変調しても単一の
発振波長を示す半導体レーザとして、ある適当なピッチ
の回折格子を設げた分布帰還型半導体レーザ（ＤＦＢ−
ＬＤ）がある。通常のＢＨ−ＬＤではファプリ・ベロー
共振器構造をもっており、活性層に閉じ込めた光をチッ
プの両端の共振ミラーを使って発振させるのに対し、Ｄ
ＦＢ−ＬＤでは活性層の付近に回折格子を設けており、
その回折格子の中を波が往復して共振する。最近そのよ
うなりＦＢ−ＬＤとＢＨ−ＬＤとを組み合せた構造をも
つ半導体レーザが種々開発され、５００ Ｍ ｂｉｔ
／ ｓｅｃで高速変調しても単一波長で発振するという
結果が得られている。そのような半導体レーザの一例と
して、Ｉ ｎ １−２ＧａＪｅＡｓｙ Ｐｌ−ｙ系のＤ
ＦＢ−ＢＨ−ＬＤを説明する。
長が単一でなくなり、また直流で使用しても温度上昇や
注入電流の変化によって、波長が不連続に跳ぶ。ＢＨ−
ＬＤを高速変調して、そのレーザ光を光ファイバの一方
の端に入射すると、光ファイバの出力端から出る光は光
ファイバの材料分散により、波形がくずれてしまう。こ
れに対して数百メガビット／秒で高速変調しても単一の
発振波長を示す半導体レーザとして、ある適当なピッチ
の回折格子を設げた分布帰還型半導体レーザ（ＤＦＢ−
ＬＤ）がある。通常のＢＨ−ＬＤではファプリ・ベロー
共振器構造をもっており、活性層に閉じ込めた光をチッ
プの両端の共振ミラーを使って発振させるのに対し、Ｄ
ＦＢ−ＬＤでは活性層の付近に回折格子を設けており、
その回折格子の中を波が往復して共振する。最近そのよ
うなりＦＢ−ＬＤとＢＨ−ＬＤとを組み合せた構造をも
つ半導体レーザが種々開発され、５００ Ｍ ｂｉｔ
／ ｓｅｃで高速変調しても単一波長で発振するという
結果が得られている。そのような半導体レーザの一例と
して、Ｉ ｎ １−２ＧａＪｅＡｓｙ Ｐｌ−ｙ系のＤ
ＦＢ−ＢＨ−ＬＤを説明する。
発振波長１．５５μｍの場合、あらかじめｎ−ＩｎＰ基
板に０．２３μｍピッチの回折格子を形成する。これは
例えばＨｅ−Ｃｄレーザの干渉法を用いて、比較的制御
性よく作製できる。この回折格子を形成した基板上に、
例えば発光波長組成１．３μｍのｎ Ｉ ｎ （１７
２Ｇａ ｏ、２ＢＡｓ０．６１Ｐ Ｏ，３９導波路層を
厚さ０．２ ｆｉｗ 、発光波長１．５５μｍのノンド
ープＩ ｎ ０．５９Ｇ” ０．４１Ａ” ０．９０Ｐ
０．１０活性層を厚さ０．２ｐ ｍ 、発光波長組成
１．３μｍのＰ Ｉｎ０．７２Ｇ８０．２８Ａ８０．
６１゛Ｐｏ３９メルトバック防止層、ｐ−ＩｎＰり２ラ
ド層を順次積層させる。このようにして得た半導体ウェ
ハにメサエッチングをして、活性層幅２μｍ程度のメサ
ストライプを形成した後、電流ブロック層等を埋め込み
成長することにより、ＩｎＧａＡｓＰ／ＩｎＰＤＦＢ−
ＢＨ−ＬＤが得られている。
板に０．２３μｍピッチの回折格子を形成する。これは
例えばＨｅ−Ｃｄレーザの干渉法を用いて、比較的制御
性よく作製できる。この回折格子を形成した基板上に、
例えば発光波長組成１．３μｍのｎ Ｉ ｎ （１７
２Ｇａ ｏ、２ＢＡｓ０．６１Ｐ Ｏ，３９導波路層を
厚さ０．２ ｆｉｗ 、発光波長１．５５μｍのノンド
ープＩ ｎ ０．５９Ｇ” ０．４１Ａ” ０．９０Ｐ
０．１０活性層を厚さ０．２ｐ ｍ 、発光波長組成
１．３μｍのＰ Ｉｎ０．７２Ｇ８０．２８Ａ８０．
６１゛Ｐｏ３９メルトバック防止層、ｐ−ＩｎＰり２ラ
ド層を順次積層させる。このようにして得た半導体ウェ
ハにメサエッチングをして、活性層幅２μｍ程度のメサ
ストライプを形成した後、電流ブロック層等を埋め込み
成長することにより、ＩｎＧａＡｓＰ／ＩｎＰＤＦＢ−
ＢＨ−ＬＤが得られている。
ところで、ＤＦＢ−ＬＤにおいては導波路層の一方の側
に形成されｅる回折格子の消失が大きな問題のひとつと
なっている。
に形成されｅる回折格子の消失が大きな問題のひとつと
なっている。
前述の例について言えば、ＩｎＰ基板上に形成された０
、２３μｍのピッチの回折格子は通常ミレーザ干渉法に
よって作製した直後は１０００ Ａ程度の深さを有して
いる。ＩｎＰ基板に形成された回折格子は結晶成長前の
Ｐ（リン）の熱解離および導波路層であるＩ ｎ １−
、Ｇａｚ Ａｓ ｙＰ １− ｙ層を積層する際のメ
ルトバックを受ける。前者のＩｎＰ熱解離の問題につい
ては通常高温度雰囲気にさらされる時間を短くするとと
もに成長前の保持温度を下げたり、成長雰囲気中にＰＨ
３（ホスフィン）ガスを混合するなどしてＰの蒸気圧を
補償する方法がとられている。例えば通常のダブルへテ
ロ（ＤＨ）構造のＩｎ、、、、、Ｇａ。
、２３μｍのピッチの回折格子は通常ミレーザ干渉法に
よって作製した直後は１０００ Ａ程度の深さを有して
いる。ＩｎＰ基板に形成された回折格子は結晶成長前の
Ｐ（リン）の熱解離および導波路層であるＩ ｎ １−
、Ｇａｚ Ａｓ ｙＰ １− ｙ層を積層する際のメ
ルトバックを受ける。前者のＩｎＰ熱解離の問題につい
ては通常高温度雰囲気にさらされる時間を短くするとと
もに成長前の保持温度を下げたり、成長雰囲気中にＰＨ
３（ホスフィン）ガスを混合するなどしてＰの蒸気圧を
補償する方法がとられている。例えば通常のダブルへテ
ロ（ＤＨ）構造のＩｎ、、、、、Ｇａ。
Ａｓ、Ｐ、、／ＩｎＰレーザ結晶を作製する場合、６７
０〜６８０℃で保持し、６３０−６５０℃程度で活性層
を成長するのが一般的であるのに対し、前述の例では６
２０℃程度で保持、メルトの融かし込みを行い、活性層
の成長温度を６００℃以下に設定している。ところがメ
ルトの融かし込み温度（以下ソーク温度と呼ぶ）を下げ
ると、それに対応して導波路層、活性層の成長温度も下
げなげればならない。ＩｎＰと格子整合のとれたＩ ｎ
＠ −ｚＧａ ａｅＡｓ ｙＰ １−ｙ系の半導体材
料の場合もやはり結晶成長に適した温度範囲がある程度
決められており、６００℃をかなり下まわると材料特有
のミシビリティギャップにあたり、結晶の品質が著しく
悪化することになる。特に活性層自身、およびそれとへ
テロ接合を形成する導波路う 層、りＩラド層に対するこのような問題は素子の信頼性
に直接かかわる事柄であり、出来る事ならば少なくとも
活性層およびそれとへテロ接合を形成する導波路層は６
４０℃前後の通常の温度で結晶成長を行いたいところで
ある。回折格子のメルトバックの問題については、メル
トの過飽和度を大きくとったスーパークーリング成長法
を採用することが有効である。この場合もソーク温度と
成長温度との差を大きくとる必要があるが、ソーク温度
を下げた上に更にこの温度差を大きくとろうとすると必
然的に成長温度を下げなげればならない。
０〜６８０℃で保持し、６３０−６５０℃程度で活性層
を成長するのが一般的であるのに対し、前述の例では６
２０℃程度で保持、メルトの融かし込みを行い、活性層
の成長温度を６００℃以下に設定している。ところがメ
ルトの融かし込み温度（以下ソーク温度と呼ぶ）を下げ
ると、それに対応して導波路層、活性層の成長温度も下
げなげればならない。ＩｎＰと格子整合のとれたＩ ｎ
＠ −ｚＧａ ａｅＡｓ ｙＰ １−ｙ系の半導体材
料の場合もやはり結晶成長に適した温度範囲がある程度
決められており、６００℃をかなり下まわると材料特有
のミシビリティギャップにあたり、結晶の品質が著しく
悪化することになる。特に活性層自身、およびそれとへ
テロ接合を形成する導波路う 層、りＩラド層に対するこのような問題は素子の信頼性
に直接かかわる事柄であり、出来る事ならば少なくとも
活性層およびそれとへテロ接合を形成する導波路層は６
４０℃前後の通常の温度で結晶成長を行いたいところで
ある。回折格子のメルトバックの問題については、メル
トの過飽和度を大きくとったスーパークーリング成長法
を採用することが有効である。この場合もソーク温度と
成長温度との差を大きくとる必要があるが、ソーク温度
を下げた上に更にこの温度差を大きくとろうとすると必
然的に成長温度を下げなげればならない。
この場合にも前述の如（活性層をそのまま続けて積層さ
せるのは素子の信頼性の面から望ましくない。
せるのは素子の信頼性の面から望ましくない。
そこで、ＤＦＢ−ＬＤの結晶成長における上述の問題を
解決する一つの方法として次のようなことが考えられる
。すなわち、あらかじめ回折格子を形成した基板上に比
較的低温度で屈折率の異なる半導体層を積層させた後、
そのような半導体層をわずかに残すようにしてエツチン
グ溝を形成し、エツチング溝中に通常の結晶成長温度で
活性層。
解決する一つの方法として次のようなことが考えられる
。すなわち、あらかじめ回折格子を形成した基板上に比
較的低温度で屈折率の異なる半導体層を積層させた後、
そのような半導体層をわずかに残すようにしてエツチン
グ溝を形成し、エツチング溝中に通常の結晶成長温度で
活性層。
光導波路層を埋め込み成長する方法である。このように
すれば始めの回折格子上の半導体層を形成する場合には
半導体材料のミシビリティギャップにあたらない程度に
、十分低い温度で結晶成長することが可能で、従って回
折格子の消失を十分に防止することができる。同時に導
波路層および発光再結合する活性層はいずれも通常の結
晶成長温度で成長することができるので活性層自身の結
晶品質の劣化、導波路層と活性層との間のへテロ界面の
不良に起因する素子信頼性の低下を防ぐことができる。
すれば始めの回折格子上の半導体層を形成する場合には
半導体材料のミシビリティギャップにあたらない程度に
、十分低い温度で結晶成長することが可能で、従って回
折格子の消失を十分に防止することができる。同時に導
波路層および発光再結合する活性層はいずれも通常の結
晶成長温度で成長することができるので活性層自身の結
晶品質の劣化、導波路層と活性層との間のへテロ界面の
不良に起因する素子信頼性の低下を防ぐことができる。
しかも上述の方法によれば、ＤＦＢ−Ｌｌ） Ｋ埋め込
み構造を採用する際にも結晶成長は２回で完了するわけ
で、製造歩留りも優れたＤＦＢ−ＢＨ−ＬＤを得ること
ができる。
み構造を採用する際にも結晶成長は２回で完了するわけ
で、製造歩留りも優れたＤＦＢ−ＢＨ−ＬＤを得ること
ができる。
ところで、はじめに回折格子上に成長させる半導体層を
あまり厚くしてしまうと、活性層と回折格子との間の距
離が大きくなり過ぎ、活性層の外にしみ出したレーザ光
の強度分布のわずかな部分しか回折格子を感じとること
ができずフィードバックがうまくかからない。この場合
にはＤＦＢ−ＬＤにおける結合係数が小さくなり、波長
選択性が悪くなると同時にレーザ発振のしきい値利得、
従ってしきい値電流も太き（なってしまう。このような
ことを防ぐためには前述した屈折率差をとるための半導
体層（第１の半導体層）の厚さを溝の底の部分で０．２
μｍ以下にする必要がある。０．２μｍ程度の厚みを残
してバルクの半導体層にエツチング溝を形成するのは容
易ではないが１．これには選択エツチング法を用いれば
容易に形成できる。例え基板上に第１の半導体層である
Ｉｎ、−、Ｇ’ａ、Ａｓ、Ｐ、−、層を回折格子の山か
ら測って厚さ０，０５〜０１μｍ、続けてＩｎＰ層を１
μｍ程度の適当な厚さに積層させてから硫酸系のエツチ
ング液を用いて溝を形成すればよい。このようにすれば
ＩｎＰ層のみエツチングできるので、溝の底でＩｎ、−
、Ｇａ、Ａｓ、Ｐ１＋ｙ層が厚さ約０．１μｍだけ形成
されることになる。
あまり厚くしてしまうと、活性層と回折格子との間の距
離が大きくなり過ぎ、活性層の外にしみ出したレーザ光
の強度分布のわずかな部分しか回折格子を感じとること
ができずフィードバックがうまくかからない。この場合
にはＤＦＢ−ＬＤにおける結合係数が小さくなり、波長
選択性が悪くなると同時にレーザ発振のしきい値利得、
従ってしきい値電流も太き（なってしまう。このような
ことを防ぐためには前述した屈折率差をとるための半導
体層（第１の半導体層）の厚さを溝の底の部分で０．２
μｍ以下にする必要がある。０．２μｍ程度の厚みを残
してバルクの半導体層にエツチング溝を形成するのは容
易ではないが１．これには選択エツチング法を用いれば
容易に形成できる。例え基板上に第１の半導体層である
Ｉｎ、−、Ｇ’ａ、Ａｓ、Ｐ、−、層を回折格子の山か
ら測って厚さ０，０５〜０１μｍ、続けてＩｎＰ層を１
μｍ程度の適当な厚さに積層させてから硫酸系のエツチ
ング液を用いて溝を形成すればよい。このようにすれば
ＩｎＰ層のみエツチングできるので、溝の底でＩｎ、−
、Ｇａ、Ａｓ、Ｐ１＋ｙ層が厚さ約０．１μｍだけ形成
されることになる。
本発明の目的は、上述の観点にたって、回折格子の消失
を十分に防止するとともに１素子の信頼性、特性の再現
性、製造歩留りが大幅に改善された埋め込みへテロ構造
の分布帰還型半導体レーザを提供することＫある。
を十分に防止するとともに１素子の信頼性、特性の再現
性、製造歩留りが大幅に改善された埋め込みへテロ構造
の分布帰還型半導体レーザを提供することＫある。
本発明の構成による分布帰還型半導体レーザは半導体基
板上に少な（とも活性層と、前記活性層の近傍に形成さ
れた周期がｎ −２／２ （但しｎは整数、λは前記活
性層中の発振波長）である回折格子とを具備して成る分
布帰還型半導体レーザにおいて、前記回折格子上に第１
の半導体層が形成され、前記第１の半導体層上に形成さ
れた溝の内部に少なくとも活性層が埋め込まれて形成さ
れていることを特徴とする。
板上に少な（とも活性層と、前記活性層の近傍に形成さ
れた周期がｎ −２／２ （但しｎは整数、λは前記活
性層中の発振波長）である回折格子とを具備して成る分
布帰還型半導体レーザにおいて、前記回折格子上に第１
の半導体層が形成され、前記第１の半導体層上に形成さ
れた溝の内部に少なくとも活性層が埋め込まれて形成さ
れていることを特徴とする。
以下、実施例を示す図面を用いて本発明をより詳細に説
明する。
明する。
第１図、第２図および第３図は本発明の一実施例である
ＤＦＢ−ＢＨ−ＬＤの製造過程を示すだめの斜視図であ
る。このような素子を得るには以下のようにすればよい
。
ＤＦＢ−ＢＨ−ＬＤの製造過程を示すだめの斜視図であ
る。このような素子を得るには以下のようにすればよい
。
まず、第１図に示したように（ｉｏｏ）の結晶面方位を
有するｎ−ＩｎＰ基板１の上に通常のレーザ干渉法によ
り、ピッチ０．１９μｍの回折格子２を形成する。
有するｎ−ＩｎＰ基板１の上に通常のレーザ干渉法によ
り、ピッチ０．１９μｍの回折格子２を形成する。
回折格子２はＩｎＰの＜０１１＞結晶方向に繰り返すも
のとし、深さ１０００ Ｘ程度のものを形成した。実際
にはＨｅ−Ｃｄレーザを用いたレーザ干渉法および塩酸
（Ｈ（Ｊ）とリン酸（ＨＩＰＯ４）等を混合したエツチ
ング液を用いて作製した。このように回折格子２を形成
したｎ−ＩｎＰ基板１上に第１図に示したように第１回
目のＬＰＥ成長において、発光波長１．１μｍに相当す
るｒｒ−ＩｎＯ＠Ｇａ ０．１５Ａ” ０．３３Ｐ０．
６７層３、ｐ−ＩｎＰ電流電流クロッ２層４い温度で順
次積層する。
のとし、深さ１０００ Ｘ程度のものを形成した。実際
にはＨｅ−Ｃｄレーザを用いたレーザ干渉法および塩酸
（Ｈ（Ｊ）とリン酸（ＨＩＰＯ４）等を混合したエツチ
ング液を用いて作製した。このように回折格子２を形成
したｎ−ＩｎＰ基板１上に第１図に示したように第１回
目のＬＰＥ成長において、発光波長１．１μｍに相当す
るｒｒ−ＩｎＯ＠Ｇａ ０．１５Ａ” ０．３３Ｐ０．
６７層３、ｐ−ＩｎＰ電流電流クロッ２層４い温度で順
次積層する。
この際ＩｎＰの回折格子２の消失を防ぐためにソーク温
度６００°Ｃａｎ ”０．８５Ｇａ０．１５ＡｓＯ，３
３ｐＯ，６７層３の成長開始温度５９０℃、成長メルト
の過飽和度を６℃と設定したスーパークーリング成長法
により成長を行ったＯ ｎ−工ｎＯ，［１５Ｇａ０．１
５Ａ”０．３３ＰＯ，（ｉ７層３は回折格子２０山の部
分から測って厚さ０．１μｍ、ｐ−ＩｎＰ電流電流クロ
ッ２層４さ０．５μｍ成長させた。前述のように回折格
子２は熱的にダメージを受けるが、６００℃程度の温度
においては、そのような熱的ダメージの度合いはかなり
少な（、成長後にも７００〜８ｏｏ Ｘ程度のグレーテ
ィング深さに保存することができた。実際には上述した
低温成長の他にＩｎＰ結晶をカバーとして用いるととも
に成長雰囲気中にホスフィン（ＰＨｓ）ガスを導入して
成長前の気相のリンｔＰｌ蒸気圧を十分に補償した。成
長開始温度は５９０°Ｃと通常の結晶成長温度と比較し
てかなり低く設定したが、ｎ ”０．１１５”０．１５
”ｓＯ，３３ｐＯ，、層３は発光波長として１．１μｍ
相当であり、この材料系としては比較的ＩｎＰの固相組
成に近いため、前述したような低温成長に伴う結晶の品
質の劣化の問題は少ない。
度６００°Ｃａｎ ”０．８５Ｇａ０．１５ＡｓＯ，３
３ｐＯ，６７層３の成長開始温度５９０℃、成長メルト
の過飽和度を６℃と設定したスーパークーリング成長法
により成長を行ったＯ ｎ−工ｎＯ，［１５Ｇａ０．１
５Ａ”０．３３ＰＯ，（ｉ７層３は回折格子２０山の部
分から測って厚さ０．１μｍ、ｐ−ＩｎＰ電流電流クロ
ッ２層４さ０．５μｍ成長させた。前述のように回折格
子２は熱的にダメージを受けるが、６００℃程度の温度
においては、そのような熱的ダメージの度合いはかなり
少な（、成長後にも７００〜８ｏｏ Ｘ程度のグレーテ
ィング深さに保存することができた。実際には上述した
低温成長の他にＩｎＰ結晶をカバーとして用いるととも
に成長雰囲気中にホスフィン（ＰＨｓ）ガスを導入して
成長前の気相のリンｔＰｌ蒸気圧を十分に補償した。成
長開始温度は５９０°Ｃと通常の結晶成長温度と比較し
てかなり低く設定したが、ｎ ”０．１１５”０．１５
”ｓＯ，３３ｐＯ，、層３は発光波長として１．１μｍ
相当であり、この材料系としては比較的ＩｎＰの固相組
成に近いため、前述したような低温成長に伴う結晶の品
質の劣化の問題は少ない。
このようにして得たベテロ構造半導体ウェファに、第２
図に示したようにＩｎＰの＜０１１＞結晶方向に平行な
溝５を通常の７オトレジストエ程および化学エツチング
法により形成する。溝５はｎ Ｉｎ０１Ｂ５ＧａＯ，１
５Ａ８０．３３ＰＯ，６７層３の表面でエツチングが止
まるようにｐ−ＩｎＰ電流電流クロッ２層４を選択エツ
チングした。エツチングにはＩｎＰの選択エツチング液
である塩酸（Ｈ（Ｊ系のエツチング液を用い、幅１．５
μｍとした。溝５は深さがｐ−ＩｎＰ電流電流クロッ２
層４さと同じであり、溝のエツチング前の表面処理によ
ってｐ−ＩｎＰ電流電流クロッ２層４面を軽くエツチン
グするため、０．４５〜０．５μｍ程度である。続いて
、第３図に示したように埋め込み成長を行い、発光波長
１．２μｍに相当するｎ ”ｎ０７８Ｇ”Ｏ，ｚ２Ａ’
０．４８ Ｐ ０．５２光ガイド層６、発光波長１．
３μｍに相当するノンドープＩ ｎ ０．７２Ｇａ Ｏ
，２ＢＡ８０．６１Ｐ ０．３９活性層７をいずれも溝
５の内部に埋め込まれるように、さらにｐ−Ｉ ｎ Ｐ
クラッド層８、発光波長１．１μｍに相当するｐ ”Ｏ
，ａｓｃ”０．１５Ａ’０．３３ｐＯ，６７電極層９を
全面にわたって積層させる。溝５内部での成長層厚の制
御性の点からｎ Ｉｎ０．７８Ｇ”０．Ｚ！Ａ８０．４
８Ｐ０．５２光ガイド層６、Ｉ ｎ 。、７２Ｇ”０．
２８” ｏ、５ｔｐｏ、３９活性層７はいずれもオーバ
ーシード法により成長を行い、膜厚はいずれも０１μｍ
とした□ ｐ−ＩｎＰクラッド層ｓｅ ｐ−Ｉｎ０．８
５”０．１５”Ｑ、３３ＰＱ、６７電極層９は平坦部で
それぞれ厚さ３μｍ、 １μｍ程度積層させた。この埋
め込み成長時には、既に回折格子２はｎ Ｉｎ０．８６
ＧａＯ，１５Ａ”０．３３Ｐ０．６７層３によって覆わ
れているので、活性層等の結晶品質の点から通常の結晶
成長温度で埋め込み成長を行なった。実際にはソーク温
度６７０℃、はじめの層の成長開始温度を６５０℃に設
定した。
図に示したようにＩｎＰの＜０１１＞結晶方向に平行な
溝５を通常の７オトレジストエ程および化学エツチング
法により形成する。溝５はｎ Ｉｎ０１Ｂ５ＧａＯ，１
５Ａ８０．３３ＰＯ，６７層３の表面でエツチングが止
まるようにｐ−ＩｎＰ電流電流クロッ２層４を選択エツ
チングした。エツチングにはＩｎＰの選択エツチング液
である塩酸（Ｈ（Ｊ系のエツチング液を用い、幅１．５
μｍとした。溝５は深さがｐ−ＩｎＰ電流電流クロッ２
層４さと同じであり、溝のエツチング前の表面処理によ
ってｐ−ＩｎＰ電流電流クロッ２層４面を軽くエツチン
グするため、０．４５〜０．５μｍ程度である。続いて
、第３図に示したように埋め込み成長を行い、発光波長
１．２μｍに相当するｎ ”ｎ０７８Ｇ”Ｏ，ｚ２Ａ’
０．４８ Ｐ ０．５２光ガイド層６、発光波長１．
３μｍに相当するノンドープＩ ｎ ０．７２Ｇａ Ｏ
，２ＢＡ８０．６１Ｐ ０．３９活性層７をいずれも溝
５の内部に埋め込まれるように、さらにｐ−Ｉ ｎ Ｐ
クラッド層８、発光波長１．１μｍに相当するｐ ”Ｏ
，ａｓｃ”０．１５Ａ’０．３３ｐＯ，６７電極層９を
全面にわたって積層させる。溝５内部での成長層厚の制
御性の点からｎ Ｉｎ０．７８Ｇ”０．Ｚ！Ａ８０．４
８Ｐ０．５２光ガイド層６、Ｉ ｎ 。、７２Ｇ”０．
２８” ｏ、５ｔｐｏ、３９活性層７はいずれもオーバ
ーシード法により成長を行い、膜厚はいずれも０１μｍ
とした□ ｐ−ＩｎＰクラッド層ｓｅ ｐ−Ｉｎ０．８
５”０．１５”Ｑ、３３ＰＱ、６７電極層９は平坦部で
それぞれ厚さ３μｍ、 １μｍ程度積層させた。この埋
め込み成長時には、既に回折格子２はｎ Ｉｎ０．８６
ＧａＯ，１５Ａ”０．３３Ｐ０．６７層３によって覆わ
れているので、活性層等の結晶品質の点から通常の結晶
成長温度で埋め込み成長を行なった。実際にはソーク温
度６７０℃、はじめの層の成長開始温度を６５０℃に設
定した。
最後に、エツチングにより一方の出力端面１０を斜めに
形成してファブリペローモードの抑制をはかるとともに
、電極形成、個々のレーザベレットへの切り出しを行っ
て所望のＤＦＢ−ＢＨ−ＬＤを得る。
形成してファブリペローモードの抑制をはかるとともに
、電極形成、個々のレーザベレットへの切り出しを行っ
て所望のＤＦＢ−ＢＨ−ＬＤを得る。
エツチング端面１０の形成はＢｒメタノールを用いてエ
ツチングを行い、（１１１）結晶面を露出させることＫ
より、そこでの反射率を通常の臂開面に対して１／１０
０以下にすることができ、ファブリペローモードは十分
に抑制できた。このようにして作製したＤＦＢ−ＢＨ−
ＬＤにおいて室温でのＣＷ発振しきい値電流４０ｍＡ、
ＣＷ発振時の波長の温度変化率が０９久／ ｄｅｇ 、
５００Ｍｂ／ｓの高速パルス変調時にも安定に単一軸
モード発振する素子が極めて再現性よ（得られた。
ツチングを行い、（１１１）結晶面を露出させることＫ
より、そこでの反射率を通常の臂開面に対して１／１０
０以下にすることができ、ファブリペローモードは十分
に抑制できた。このようにして作製したＤＦＢ−ＢＨ−
ＬＤにおいて室温でのＣＷ発振しきい値電流４０ｍＡ、
ＣＷ発振時の波長の温度変化率が０９久／ ｄｅｇ 、
５００Ｍｂ／ｓの高速パルス変調時にも安定に単一軸
モード発振する素子が極めて再現性よ（得られた。
本発明の実施例であるＩｎ ｉ −１ＧａｓＡｓｙＰ
１−ｙ ／Ｉ ｎＰ Ｔ ＤＦＢ−ＢＨ−ＬＤにおいて
は、ＤＦＢ−ＬＤの結晶成長に際し、ＩｎＰとの屈折率
差をつげるためのｎ −Ｉ ｎ ｏ、３５ Ｇ ＆ □
、１５ Ａ ｓ Ｏ，３３Ｐ Ｏ，６７層３を６００℃
以下の低い温度で成長させるとともに発光再現結合する
Ｉｎ。７□Ｇａ ｏ、２ＢＡＩ！ ｏ、６□Ｐ０．３９
活性層７およびそれとへテロ界面を形成するｎ Ｉ ｎ
Ｏ，７８Ｇ Ｂ Ｇ、２２Ａ ８０．４８Ｐ Ｏ，５
２光ガイド層６とはいずれも第２回目のＬＰＥ成長にお
いて６５０℃程度の通常の結晶成長温度で成長させた。
１−ｙ ／Ｉ ｎＰ Ｔ ＤＦＢ−ＢＨ−ＬＤにおいて
は、ＤＦＢ−ＬＤの結晶成長に際し、ＩｎＰとの屈折率
差をつげるためのｎ −Ｉ ｎ ｏ、３５ Ｇ ＆ □
、１５ Ａ ｓ Ｏ，３３Ｐ Ｏ，６７層３を６００℃
以下の低い温度で成長させるとともに発光再現結合する
Ｉｎ。７□Ｇａ ｏ、２ＢＡＩ！ ｏ、６□Ｐ０．３９
活性層７およびそれとへテロ界面を形成するｎ Ｉ ｎ
Ｏ，７８Ｇ Ｂ Ｇ、２２Ａ ８０．４８Ｐ Ｏ，５
２光ガイド層６とはいずれも第２回目のＬＰＥ成長にお
いて６５０℃程度の通常の結晶成長温度で成長させた。
これらにより、ＩｎＰ基板１上の回折格子２が受ける熱
的ダメージを大幅に少なくすることができ、同時に活性
層、光ガイド層の結晶品質には何等問題なく、素子信頼
性の高いＤＦＢ−ＢＨ−ＬＤが得られた。エツチング溝
５以外の部分にはｐ−ＩｎＰ電流電流クロッ２層４層さ
れ、ｐ−ｎ−ｐ−ｎ構造を形成しているので、発光再結
合するＩｎ０．７２ＧａＯ，２８Ａ８０．６１Ｐ０．３
９活性層７以外に流れる洩れ電流も少な（、ＢＨ−ＬＤ
としての特性も十分に良好である。
的ダメージを大幅に少なくすることができ、同時に活性
層、光ガイド層の結晶品質には何等問題なく、素子信頼
性の高いＤＦＢ−ＢＨ−ＬＤが得られた。エツチング溝
５以外の部分にはｐ−ＩｎＰ電流電流クロッ２層４層さ
れ、ｐ−ｎ−ｐ−ｎ構造を形成しているので、発光再結
合するＩｎ０．７２ＧａＯ，２８Ａ８０．６１Ｐ０．３
９活性層７以外に流れる洩れ電流も少な（、ＢＨ−ＬＤ
としての特性も十分に良好である。
なお、本発明の実施例であるＤＦＢ−ＢＨ−ＬＤにおい
てはＩｎＰを基板、Ｉｎ１−謹〜Ａｓ、Ｐ１−．を活性
層および光ガイド層とした波長１μｍ帯の素子を示した
が用いる半導体材料としては、もちろんこの材料系に限
ることはなく、可視光から遠赤外に至るあらゆる材料系
を含む。エツチング溝５はＩｎＰに対する選択エツチン
グ液を用いて第２図に示した形状の溝を示したが、もち
ろんこれに限ることなく、台形状や溝の底が上部より拡
がった形状、あるいは半円形に近い形状の溝等であって
も差し支えない。更にファブリペローモードの抑制には
一方の出力端面を斜めにエツチングする方法を採用した
が窓領域を有する構造を適用するなど他の方法を用いて
も差し支えない。
てはＩｎＰを基板、Ｉｎ１−謹〜Ａｓ、Ｐ１−．を活性
層および光ガイド層とした波長１μｍ帯の素子を示した
が用いる半導体材料としては、もちろんこの材料系に限
ることはなく、可視光から遠赤外に至るあらゆる材料系
を含む。エツチング溝５はＩｎＰに対する選択エツチン
グ液を用いて第２図に示した形状の溝を示したが、もち
ろんこれに限ることなく、台形状や溝の底が上部より拡
がった形状、あるいは半円形に近い形状の溝等であって
も差し支えない。更にファブリペローモードの抑制には
一方の出力端面を斜めにエツチングする方法を採用した
が窓領域を有する構造を適用するなど他の方法を用いて
も差し支えない。
本発明の特徴は、回折格子を形成した半導体上に屈折率
差をとるための半導体層の成長と、埋め込み活性層を形
成するためのエツチング溝内部に成長させる光ガイド層
、活性層の成長を分離したことである。このため、前者
の半導体成長において低温成長が可能となり、回折格子
の消失を防止することができた。また、溝の内部に埋め
込んで積層させる光ガイド層、活性層はいずれも通常の
結晶成長温度で成長させることができ、従って従来例に
おけるような低温成長に伴う活性層および光ガイド層と
の間のへテロ界面の品質劣化を防ぐことができた。上述
のことから特性の再現性、製造歩留り、素子信頼性の大
幅に向上したＤＦＢ−ＢＨ−ＬＤが得られた。
差をとるための半導体層の成長と、埋め込み活性層を形
成するためのエツチング溝内部に成長させる光ガイド層
、活性層の成長を分離したことである。このため、前者
の半導体成長において低温成長が可能となり、回折格子
の消失を防止することができた。また、溝の内部に埋め
込んで積層させる光ガイド層、活性層はいずれも通常の
結晶成長温度で成長させることができ、従って従来例に
おけるような低温成長に伴う活性層および光ガイド層と
の間のへテロ界面の品質劣化を防ぐことができた。上述
のことから特性の再現性、製造歩留り、素子信頼性の大
幅に向上したＤＦＢ−ＢＨ−ＬＤが得られた。
第１図、第２図、第３図は本発明による一実施例である
ＤＦＢ−ＢＨ−ＬＤの製作工程を示すための斜視図であ
る。 図中、１はｎ−ＩｎＰ基板、２は回折格子、３はｎ−Ｉ
” Ｏ，ｌ’１５ＧａＯ，１５” ０．３３Ｐ０．６７
層、４はｐ−ＩｎＰ電流電流クロッ２層はエツチング溝
、６はｎ Ｉｎ０．７８ＧａＯ，Ｚ２Ａ”０．４８Ｐ０
．５２光ガイド層、７はＩｎ（１，７２ＧａＯ，２ＢＡ
ａ Ｏ，６ＩＰ０．３９活性層、８はｐ−ＩｎＰクラッ
ド層、９はｐ−工ｎＯ，＆１Ｇａ０．１５ＡＩ０．３３
Ｐ０．６７電極層、１０はエツチング端面をそれぞれ表
わす。
ＤＦＢ−ＢＨ−ＬＤの製作工程を示すための斜視図であ
る。 図中、１はｎ−ＩｎＰ基板、２は回折格子、３はｎ−Ｉ
” Ｏ，ｌ’１５ＧａＯ，１５” ０．３３Ｐ０．６７
層、４はｐ−ＩｎＰ電流電流クロッ２層はエツチング溝
、６はｎ Ｉｎ０．７８ＧａＯ，Ｚ２Ａ”０．４８Ｐ０
．５２光ガイド層、７はＩｎ（１，７２ＧａＯ，２ＢＡ
ａ Ｏ，６ＩＰ０．３９活性層、８はｐ−ＩｎＰクラッ
ド層、９はｐ−工ｎＯ，＆１Ｇａ０．１５ＡＩ０．３３
Ｐ０．６７電極層、１０はエツチング端面をそれぞれ表
わす。
Claims (1)
- 半導体基板上に少なくとも活性層と前記活性層の近傍に
形成された、周期がｎ・λ／２（但しｎは整数、λは前
記活性層中の発振波長）である回折格子とを具備して成
る分布帰還型半導体レーザにおいて、前記回折格子上に
第１の半導体層が形成され、前記第１の半導体層に形成
された溝の内部に少なくとも活性層が埋め込まれて形成
されていることを特徴とする分布帰還型半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072383A JPS59197182A (ja) | 1983-04-25 | 1983-04-25 | 分布帰還型半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072383A JPS59197182A (ja) | 1983-04-25 | 1983-04-25 | 分布帰還型半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59197182A true JPS59197182A (ja) | 1984-11-08 |
Family
ID=13487706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072383A Pending JPS59197182A (ja) | 1983-04-25 | 1983-04-25 | 分布帰還型半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59197182A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191087A (ja) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | 半導体発光装置 |
| JPS62144375A (ja) * | 1985-12-18 | 1987-06-27 | Oki Electric Ind Co Ltd | 半導体レ−ザ素子及びその製造方法 |
| US4981814A (en) * | 1986-04-15 | 1991-01-01 | British Telecommunications Public Limited Company | Preparation of semiconductor devices |
| US5194400A (en) * | 1990-11-28 | 1993-03-16 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor laser device using (Alx Ga1-x)y In1-y P semiconductor clad layers |
-
1983
- 1983-04-25 JP JP58072383A patent/JPS59197182A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61191087A (ja) * | 1985-02-20 | 1986-08-25 | Fujitsu Ltd | 半導体発光装置 |
| JPS62144375A (ja) * | 1985-12-18 | 1987-06-27 | Oki Electric Ind Co Ltd | 半導体レ−ザ素子及びその製造方法 |
| US4981814A (en) * | 1986-04-15 | 1991-01-01 | British Telecommunications Public Limited Company | Preparation of semiconductor devices |
| US5194400A (en) * | 1990-11-28 | 1993-03-16 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor laser device using (Alx Ga1-x)y In1-y P semiconductor clad layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004179274A (ja) | 光半導体装置 | |
| JPS6180882A (ja) | 半導体レ−ザ装置 | |
| JP3432910B2 (ja) | 半導体レーザ | |
| CA1196078A (en) | Double channel planar buried heterostructure laser with periodic structure formed in guide layer | |
| US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
| JP3339486B2 (ja) | 半導体レーザとその製造方法及び半導体レーザを用いた光モジュール及び光通信システム | |
| JPS59197182A (ja) | 分布帰還型半導体レ−ザ | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH10209553A (ja) | 半導体レーザ素子 | |
| JPS59197183A (ja) | 分布帰還型半導体レ−ザ | |
| JPH03227086A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS5972787A (ja) | 半導体レ−ザ | |
| JPH037153B2 (ja) | ||
| JPS59165478A (ja) | 分布帰還型半導体レ−ザ | |
| JPS59198786A (ja) | 分布帰還型半導体レ−ザ | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPS61244083A (ja) | 半導体レ−ザの製造方法 | |
| JPS60164380A (ja) | 半導体レ−ザの製造方法 | |
| JPS6234473Y2 (ja) | ||
| KR100319759B1 (ko) | 선택적 결정 성장법을 이용한 굴절률보상형 분산궤환형레이저다이오드의 제조 방법 | |
| JPS59127889A (ja) | 半導体レ−ザ | |
| JPH05167186A (ja) | 半導体レーザ素子の製造方法 | |
| JPS595689A (ja) | 分布帰還型半導体レ−ザ | |
| JP2556276B2 (ja) | 半導体レーザ | |
| JPH0410705Y2 (ja) |