JPS59189794A - 数字送出処理方式 - Google Patents
数字送出処理方式Info
- Publication number
- JPS59189794A JPS59189794A JP6396683A JP6396683A JPS59189794A JP S59189794 A JPS59189794 A JP S59189794A JP 6396683 A JP6396683 A JP 6396683A JP 6396683 A JP6396683 A JP 6396683A JP S59189794 A JPS59189794 A JP S59189794A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- dpon
- program
- dpoff
- programs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/32—Signalling arrangements; Manipulation of signalling currents using trains of dc pulses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(11発明の技術分野
本発明は電子交換機において、相手局へ数字送出を送る
処理方式に関するものである。
処理方式に関するものである。
(2)従来技術と問題点
従来、゛出接続処理においては、交換機の中央制御装置
は空の出接続用トランク(OCT)等を捕捉し、相手局
へ送出すべきダイヤル数字を時間をる。
は空の出接続用トランク(OCT)等を捕捉し、相手局
へ送出すべきダイヤル数字を時間をる。
定められたパターンデータ等により送出すべきトランク
へパルスのオン、オフ情報(立上り、立下り情報)とし
て出力することにより行なわれる。
へパルスのオン、オフ情報(立上り、立下り情報)とし
て出力することにより行なわれる。
このパルス送出は受信側でのパルス検出処理との関係上
1、ある程度の精度が要求されるため、プログラム周期
起動のレベルとしてはハイ (Hi g h)レベルで
起動されるとともに、同一時間内において複数の出接続
用トランクに対し、数字送出処理が行なわれる。
1、ある程度の精度が要求されるため、プログラム周期
起動のレベルとしてはハイ (Hi g h)レベルで
起動されるとともに、同一時間内において複数の出接続
用トランクに対し、数字送出処理が行なわれる。
例えば、数字パルスのメータ、ブレークのいずれか短か
い周期以内で起動される必要がありメークが32m5.
ブレークが64m5の場合、長くても32 +ns周期
が使用される。
い周期以内で起動される必要がありメークが32m5.
ブレークが64m5の場合、長くても32 +ns周期
が使用される。
しかし、この処理方式では、出接続数字送出の要求が多
い場合、その送出周期内での制御装置専有率が高くなり
、他のプログラムに大きな影響を与えること、数字送出
処理は出接続呼量との関係上、バラツキがあり、起動さ
れてもその周期では何も処理を行なわないという状態が
あり、無効処理が発生しやすいこと等欠点がある。
い場合、その送出周期内での制御装置専有率が高くなり
、他のプログラムに大きな影響を与えること、数字送出
処理は出接続呼量との関係上、バラツキがあり、起動さ
れてもその周期では何も処理を行なわないという状態が
あり、無効処理が発生しやすいこと等欠点がある。
(3)発明の目的
本発明の目的は、上記問題点を解決するために。
数字送出処理プログラムの起動周期を長い周期で行ない
、且つパルス送出の精度を落すことなく。
、且つパルス送出の精度を落すことなく。
効率的な処理を行なう数字送出処理方式を提供すること
にある。
にある。
(4)発明の構成
上記目的を達成するために1本発明は、蓄積プログラム
制御方式の電子交換機において、実行周期を同一とした
2つのプログラムをそれぞれ所定のパルス中の時間相当
にずらして起動するとともに、前記プログラムの一方の
プログラムにおいてパルス立上りの制御を行ない、他方
のプログラムではパルス立下りの制御を行ない、前記電
子交換機における出接続処理時の数字送出を行なうこと
を特徴とする。
制御方式の電子交換機において、実行周期を同一とした
2つのプログラムをそれぞれ所定のパルス中の時間相当
にずらして起動するとともに、前記プログラムの一方の
プログラムにおいてパルス立上りの制御を行ない、他方
のプログラムではパルス立下りの制御を行ない、前記電
子交換機における出接続処理時の数字送出を行なうこと
を特徴とする。
(5)発明の実施例
第1図は本発明の対象となる交換機システムの一実施例
構成図であり2通話路メモリを介してタイムスロットの
入替えを行う時分割交換機の構成を示している。トラン
クTK、加入有回路LCから入力される送信(Send
)情報は多重化回路MPXでハイウェイ上W上に多重化
され1通話路メモリSPMに書き込まれる。中央制御装
置CCは制御メモリCMに交換すべきタイムスロットの
アドレスを書込み、該書込まれた情報により通話路メモ
リSPM内の内容が時分割に読み出され分離化回路DM
PXで分配出力(Receive)される。ここで、加
入者回路LC,)ランク等の状態監視情報は、受信制御
メモリR3Mを経て制御装置CCへ送られる。制御装置
CCから各トランク、加入者回路等へ送る送出信号は送
出制御メモリSSMを経てハイウェイ上のタイムスロッ
トに挿入される。
構成図であり2通話路メモリを介してタイムスロットの
入替えを行う時分割交換機の構成を示している。トラン
クTK、加入有回路LCから入力される送信(Send
)情報は多重化回路MPXでハイウェイ上W上に多重化
され1通話路メモリSPMに書き込まれる。中央制御装
置CCは制御メモリCMに交換すべきタイムスロットの
アドレスを書込み、該書込まれた情報により通話路メモ
リSPM内の内容が時分割に読み出され分離化回路DM
PXで分配出力(Receive)される。ここで、加
入者回路LC,)ランク等の状態監視情報は、受信制御
メモリR3Mを経て制御装置CCへ送られる。制御装置
CCから各トランク、加入者回路等へ送る送出信号は送
出制御メモリSSMを経てハイウェイ上のタイムスロッ
トに挿入される。
尚1図中のMは主記憶装置である。かかる構成における
本発明の数字送出処理方式を第2図、第3図により説明
する。第2図は本発明の数字送出処理構成図を示し、第
3図は数字送出処理タイミングチャートを示している。
本発明の数字送出処理方式を第2図、第3図により説明
する。第2図は本発明の数字送出処理構成図を示し、第
3図は数字送出処理タイミングチャートを示している。
第2図において、5ENDは呼処理上の内部処理で起動
される送出数字設定プログラム、D P’ONは周期起
動部Tより周期的に起動されるDPパルス立下−り制御
プログラム、DPOFFはDPoNと同!周期起動部T
より起動されるDPパルス立上り制御プログラム、Bは
呼処理上で呼対応に捕捉されるメモリブロック (トラ
ンザクション)。
される送出数字設定プログラム、D P’ONは周期起
動部Tより周期的に起動されるDPパルス立下−り制御
プログラム、DPOFFはDPoNと同!周期起動部T
より起動されるDPパルス立上り制御プログラム、Bは
呼処理上で呼対応に捕捉されるメモリブロック (トラ
ンザクション)。
Tl’Mは、ト、ランクTK、、TKルー・対応に用意
されるトランクメモリ、SSMは第1図で示した送出信
号制御メモリである。
されるトランクメモリ、SSMは第1図で示した送出信
号制御メモリである。
コ、:−テ、 本発BJ4の着眼点は、このダイヤルパ
ルス立下り制御プログラムDPONと立上り制御プログ
ラムDPOFFの周期を同じ<シ、起動時を異なられせ
ることにより、送出パルスを作成することにある。
ルス立下り制御プログラムDPONと立上り制御プログ
ラムDPOFFの周期を同じ<シ、起動時を異なられせ
ることにより、送出パルスを作成することにある。
呼処理中の回線(あるいは内線)から受信したダイヤル
鹸字を出接続用トランクへ送出する際。
鹸字を出接続用トランクへ送出する際。
送出数字設定プログラム5ENDは該当呼のトランザク
ションメモリB上の相手トランク情報TKNoと受信数
数字DSを抽出し、トランクメモリTの数字格納エリア
に設定するとともに数字送出筒/不可表示ATC,パル
ス送出中表示ENDをオン(例えば“1”)に設定する
。
ションメモリB上の相手トランク情報TKNoと受信数
数字DSを抽出し、トランクメモリTの数字格納エリア
に設定するとともに数字送出筒/不可表示ATC,パル
ス送出中表示ENDをオン(例えば“1”)に設定する
。
パルス形成は第3図のタイムチャートに示される如く9
例えば、DPOFFと0PONはそれぞ動される様にな
っている。Actは送出を行なう時間であり、E、ND
は桁間のタイミングをとる為4msのパルスとなる。
例えば、DPOFFと0PONはそれぞ動される様にな
っている。Actは送出を行なう時間であり、E、ND
は桁間のタイミングをとる為4msのパルスとなる。
即ち、DPOFF及びDPONプログラムは。
パルスのメークが32m5となるように32m5起動時
間をずらして起動され、ACT表示、7jEND表示が
ともに有効であるときDPOFFはパルスのオフからオ
ンへ制御し、DPONはパルスのオンからオフへ制御を
行なう。玲してブレーク(64ms)、メーク(32m
a)の信号が作られる。
間をずらして起動され、ACT表示、7jEND表示が
ともに有効であるときDPOFFはパルスのオフからオ
ンへ制御し、DPONはパルスのオンからオフへ制御を
行なう。玲してブレーク(64ms)、メーク(32m
a)の信号が作られる。
この立上り、立下りの信号変換は、各DPOFF、DP
ONがハードインタフェースをもっ送出信号メモリSS
Mに書込むことにより行ない、この情報を受信したトラ
ンク回路内で公知の如く制御され数字情報として相手局
へ送られる。
ONがハードインタフェースをもっ送出信号メモリSS
Mに書込むことにより行ない、この情報を受信したトラ
ンク回路内で公知の如く制御され数字情報として相手局
へ送られる。
本発明の実施例によれば、他の周期、非周期等の処理が
、余裕をもって処理できる効果がある。
、余裕をもって処理できる効果がある。
(6)発明の効果
本発明によれば、パルス送出の為の起動回数が減り効率
化が計れ、更に、中央制御装置CCの負荷を軽くするこ
とが出来る為、他のプログラムに対して処理時間を与え
ることができ、特に制御装置が小型のものに適用して有
効である。
化が計れ、更に、中央制御装置CCの負荷を軽くするこ
とが出来る為、他のプログラムに対して処理時間を与え
ることができ、特に制御装置が小型のものに適用して有
効である。
第1図は本発明の対象となる交換システムの一実施例構
成図、第2図は2本発明の数字送出処理構成図1.第3
図は数字送出処理タイミングチャートである。 DPON : DPパルス立下り制御プログラム。 DPOFF : DPパルス立上り制御プログラム。
成図、第2図は2本発明の数字送出処理構成図1.第3
図は数字送出処理タイミングチャートである。 DPON : DPパルス立下り制御プログラム。 DPOFF : DPパルス立上り制御プログラム。
Claims (1)
- 【特許請求の範囲】 蓄積プログラム制御方式の電子交換機において。 実行周期を同一とした2つプログラムをそれぞれ所定の
パルス中の時間相当にずらして起動するとともに、前記
プログラムの一方のプログラムにおいてパルス立上りの
制御を行ない、他方の9プログラムではパルス立下りの
制御を行ない、前記電子交換機における出接続処理時の
数字送出”を行なうことを特徴とする数字送出処理方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6396683A JPS59189794A (ja) | 1983-04-12 | 1983-04-12 | 数字送出処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6396683A JPS59189794A (ja) | 1983-04-12 | 1983-04-12 | 数字送出処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59189794A true JPS59189794A (ja) | 1984-10-27 |
Family
ID=13244542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6396683A Pending JPS59189794A (ja) | 1983-04-12 | 1983-04-12 | 数字送出処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59189794A (ja) |
-
1983
- 1983-04-12 JP JP6396683A patent/JPS59189794A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3997727A (en) | Time division multiplexed digital switching apparatus | |
KR850700204A (ko) | 데이타통신 인터페이스 및 그 동작방법 | |
KR850003098A (ko) | 인터페이스 채널유니트 | |
JPS59189794A (ja) | 数字送出処理方式 | |
US4347601A (en) | Method and system for processing coded information transmitted during cyclically successive time frames | |
KR910002632B1 (ko) | 키폰 시스템과 키폰 가입자간의 인터페이싱 방법 | |
JPH038157B2 (ja) | ||
JP3188287B2 (ja) | サービストーン発生方式 | |
KR100678153B1 (ko) | 교환시스템의 톤 발생회로 | |
KR840002801A (ko) | 전기통신 교환기의 기억장치 | |
KR100239056B1 (ko) | 메모리를 이용한 채널 처리 방법 | |
SU1446620A1 (ru) | Устройство приоритетного прерывани дл микроЭВМ | |
SU1249525A1 (ru) | Устройство дл сопр жени процессоров в вычислительных сет х | |
JP2000341310A (ja) | ポーリング制御方式 | |
SU1177926A1 (ru) | Устройство коммутации | |
JPH0227879B2 (ja) | Kanyushakuwachujohochushutsuhoshiki | |
SU1679498A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
RU1835545C (ru) | Устройство обмена информацией между ЭВМ и абонентами | |
JPS632194B2 (ja) | ||
JPS58147296A (ja) | メモリアクセス制御方式 | |
SU642771A1 (ru) | Устройство дл управлени обменом информации из блоков пам ти | |
JPH06292285A (ja) | 時分割交換方式 | |
JPH02260942A (ja) | デジタル交換機 | |
JPS63246044A (ja) | デ−タ多重化方式 | |
JPS622762A (ja) | 音声情報送出方式 |