JPS58147296A - メモリアクセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発ＦｊＡ＃′ｉ、時分割電子交換機の通話路メモリの
制御メモリに対するアクセス方式に関する。

技術の背景 時分割電子式電話交換機では発呼電話機と被呼電話機と
を結ぶクロスバスイッチの如き機械式選択接続手段の代
りに半導体メモリを使用する。第１図はその概略を示す
図でＳＰＭは通話路（スピーチパス）メモリと呼ばれる
上記メモリ、ＣＭはその制御用メモリである。通話路４
　ｐ　ｚｍは時分割され、各加入者および外線はそのタ
イムスロットを固定的に割当てられる。今タイムスロ、
）　ｍ　（ＷＪではＴＳｍで表わす）を割当てられた加
入者Ａとタイムスロッ）ｎｋ割当てられた加入者Ｂ（こ
の加入者ｒ／′ｉ局外なら、ｎはＢが使用することにな
った外線トランクに基当てられたタイムスロットであり
、局内ならＡと同様に割当てられたタイムスロットであ
る）が通話する場合を考えると、刀ｎ人者Ａの発呼情報
１受けて制御部（図示せず）、特にその情報受信分配装
置ＳＲＤはメモＩＪＣＭのｍ番地に被呼電話機のタイム
スロット番号ｎを書込み、またｎ番地には番号ｍを書込
む（Ｗａは誓込みアドレス、ＷＤは書込みデータである
）。カウンタ３゜６０はタイムスロットを規定するクロ
、りを計数していてメモリＳＰＭにタイムスロット０，
１゜２・・・・−・−が到来するときはカウンタ計数値
は０，１゜２・・・・・−・・−となっている。またメ
モリＳＰＭ　、ＣＭは各タイムスロットの前半を書込み
、後半を読取シとしておシ、各々に対するアクセス用ア
ドレスをセレクタ３１．３が切換える。そこで加入省人
の音声信号のＰＣＭデータがタイムスロ、）Ｔｏｍにの
ってメモリＳＰＭに到来するときセレクタ３１はカウン
タ５０の計数値ｍｔ″採用し、メモリＢＰＭのｍ番地に
ＴＳｍのＰＣＭデータが書込まれる。

（８ＰＭへはタイムスロット順に書込みがなされる）。

次に読取シサイクルに入るとセレクタ５１．１はメモリ
ＣＭ、カウンタ３１１に切換シ、カウンタ３の計数値も
ｍであるからメモリＣＭのｍ番地の記憶データｎが読出
され、これがセレクタ３１を通してメモリＳＰＭに入り
該メモリのｎ番地の記憶情報Ｂが読出され、これがタイ
ムスロｙ）ＴＳｍに乗って加入者Ａへ伝送される。記憶
情報Ｂは加入者Ｂの音声信号のＰＣＭデータであシ、加
入者Ａのそれと同様にメモリ８ＰＭに書込まれたもので
ある。即ち加入者Ｂの上記情報Ｂはタイムスロ。

）　ＴＳｎにのってメモ！ＪＳＰＭに到来し、その時カ
ウンタ３０の計数値はｎであるから該情報ＢはＳＰＭの
ｎ番地に書込まれる。メモリＳＰＭのｍ番地に書込まれ
た情報Ａはカウンタ３の計数値がｎのとき読出され（０
Ｍ出力はｍｌこれが８ＰＭのブトレス信号となる）、タ
イムスロットＴＳｎにのって加入者Ｂへ伝送される。こ
うして加入者ム。

８間の通話がメモｌＪｓＰＭｆｔ介して行な゛われる。

第２図および第３図に示すように、通話路（ハイウェイ
）はＨＷＯ〜ＨＷ３１の３２本、各ハイウェイの多重度
は３２（タイムスロットはＴＳＯ〜ＴＳ３１の３２個）
とすると、マルチプレクサＭＰＸは各タイムスロットの
間に５２本のハイウェイを順次選択するので、該ＭＰＸ
の出側での多重度は１０２４となる。そしてハイウェイ
での１フレーム（、ＴＳＯ〜ＴＳ３１）の長さは１２５
μ畠（フレーム周波数は９ＫＨｚ）とすると、１タイム
スロツトの長さは５９μＳでオシ、これに８ビ、トが並
列に入いる。

０番と１６番のタイムスロットは制御用タイムスロット
、残りの５０タイムスロツトが音声データ用とされるが
、全タイムスロットが音声データ用とされる場合もある
。またマルチプレクサ出側でのタイムスロットの数は３
２Ｘ３２＝１０２４．１７レーム長Ｆｉ１２５μＳなの
で各タイムスロットの長さＦｉ１２２ｍｓとなる。メモ
リＳＰＭ、ＣＭのアクセスはこの１２２ｎＳの時間内で
行なわねばならず、しかも前半扛書込み用、後半は読取
シ用であるから、各々の時間は１２２／２＝６　Ｉ　ｎ
ｓである。これは可成り高速でアリ、このような高速に
耐えるメモリは現在ではＩＫＸ１ｂｉｔＲＡＭ程度の４
のであシ、それ以上高集積度のＲＡＭは使用困難である
。通話路メモ９８ＰＭは多重度が上れば高速動作を要求
されるのは止むを得ないとしても、その制御用メモリＣ
Ｍは工夫の余地がある。

従来技術と問題点 第３図は従来の制御メモリとその周辺回路の構成図で、
１はアドレスセレクタ、２は制御部からのアトＶ゛ス′
バー、ス、５は制御メモリ用のアトレスカウンタ、４は
制御部からのデータバス、５は第１図のＣＭに相当する
制御メモリ、６Ｉ／ｉ通話路メモリへの出カバ、７ア、
７は制御部への出カバ、ファ、８はライトタイミング発
生回路である。従来の制御メモリアクセス方式は基本的
に通話路メモ、９ＳＰＭの動作に同期して読出し、書込
みを行なうものなので、アドレスセレクタ１は第４図に
示すように８ＭＨｚの１周期（１２２ｎｓ）を前半と後
半に分けてカウンタ３の出力（読出しアドレス）とアド
レスバス２からの書込み（読出しの場合もある）アトＶ
ＸＷＡを交互に選択している。しかしこの様にすると制
御メモリ５にも通話路メモリＳＰＭと同様の高速メモリ
を使用しなければならず、消費電流大、集積夏季、プリ
ント板実装度低下という欠点がある。

発明の目的 本発明け、制御メ−ＣＩ７の動作が読出し時のみ通話路
メモリと同期関係にあれば良い点、および通話路には全
タイムスロットが存在するのが普通であり、該スロット
に対しては通話路メモリに無音パターンを書込んでこれ
を読出すようにしているかその読出しアドレスの発生は
制御メモリ以外の回路でも可能である森に着目して、制
御メモリへの書込みは空タイムスロットを利用するよう
にし、これ釦より制御メモリに通話路メモリより低速の
素子を使用可能とする本のである。

発明の構成 本発明は、通話路メモリおよび該メモリの読出し又は書
込みアドレスを出力する制御メモリを備える時分割電子
交換機の該制御メモリのアクセス方式において、通話路
の各タイムスロット毎の空および話中情報を格納する空
／話中メモリを設け、そして該制御メモリは常時は読出
しのみとし、そして加入者からの発呼、終話等の該制御
メモリの書替えの必要があるとき、該空／話中メモリが
空情報を出力している条件で該制御メモリに交信者タイ
ムスロットデータを書込むことを特徴とするものである
。

発明の実施例 以下、図示の実施例を参照しながら本発明の詳細な説明
する。第５図は本発明の一実施例を示す制御メモリとそ
の周辺回路で、第３図と同一部分には同一符号が付しで
ある。第５図で追加された回路は空／話中メモリ９と、
その出方をう、チするフリップフロップ１Ｑと、制御部
から制御メモリ５をアクセスするときに送出されるコン
トロールメモリ指定信号によシ開く前段のゲート１５を
介してフリ、プフロ、プ１０の出力を取シ込む７リツプ
フロ、プ１１と、空／話中メモリ９にアドレスを与、す
るアドレスセレクタ１２と、通話路メモ！Ｊ　ＳＰＭ（
実際には第１図のセレクタ３１）への読出しアドレスを
与えるアドレスセレクタ１６と、フリップフロ、プ１１
の出力が空スロットを示すときにセレクタ１３全通して
無音パターン用固定アドレスを送出する固定アドレス発
生回路１４と、若干のゲート類である。

空／話中メモリ９は通話路メモリＳＰＭと同期して高速
動作するメモリであるが、記憶内容は各タイムスロット
が「空」であるか「話中」であるかを示すだけでよいの
で各スロット当シ１ビ、トて済む。例えば制御メモリ５
がＩＫＸｎｂｉｔでもその１　／ｎの容量で済む。アド
レスセレクタ１２は第１図のセレクタ５１と同様に、８
ＭＨｚの１周期（１２２ｎＳ）の前半と後半に分けてア
ドレスカウンタ３の出力（読出しアドレス）とアドレス
バス２からの書込みアドレスＷＡを交互に選択して出力
する。制御部は加入者からの呼びの有無に♂じて、呼び
が無ければ「空」、あれに「話中」という空／話中情報
を空／話中メモリ９に与え、同時に空／話中メモリ指定
（ライトイネーブル信号で、空から話中へ、話中から空
へ変化したときに発生する）と誉込みアドレスＷＡでメ
モリ９の該当アドレスにそれを書込む。この書込み動作
と平行してカウンタ３の出力でメモリ９から空／話中情
報が読出されており、それに応じてフリ、プフロ。

プ（う、チ）１０の出力は順次変化している。第７図は
この様子を示すもので、アドレスカウンタ１２の出力の
うち■はアドレスバス２の情報７を選択し、■はアドレ
スカウンタ３の情報を選択すると七を示す。まにクリッ
プ７０．プ１０の出力のＴＳ　（）はタイムスロット番
号を示す。このフリ、グフロップ１０のセットタイミン
グは８　ＭＨｚクロックの立上りである。

制御メモリ５け制御部からのコントロールメモリ指定が
なければ常に読出しモードである。つまり、セレクタｉ
／ｒｉｇ５図のように８Ｍｆｈ　のクロ。

りでカウンタ３の出力とアドレスバス２を交互に選択す
るのでなく、常時はカウンタ３の出力を選択して読出し
のみを行なう。コントロールメモリ指定かＨ（ハイ）と
な夛がっフリップフロップ１゜に空情報がセットされた
とき、つまりゲート１５の出力がＨとなったときにセレ
クタ１はアドレスバス２からのアドレスを選択し、制御
メモリ５の該アドレスへデータバス４からの書込みデー
タ（交信者タイムスロットデータ）ｗＤ′ｔ−書込む。

このとき該メモリのＷＥ端子へのライト指定信号はＨで
ある。ライト指定がＬであると読出しが行なわれ、制御
メモリ５からの読出しデータはゲート１６の出力でレジ
スタ７へ取込まれ制御部へ送られる。

こうして本回路では読出しは８ＭＨｚの１ＪＮ期（１２
２ｎＳ）を全て使用して行なうことができ、そして書込
みも、通話路メモリＳＰＭが無音ノ（ターンを出力する
期間と次に他のスロットのデータを書込む期間の両方を
便用できるから総計１２２　ｎｓが許容される。従って
、本発明によれば制御メモリ５へのアクセスは通話路メ
モリＳＰＭの２倍の時間がかかってもよいことになる。

制御メモリ５に書込んでいる期間は空きタイムスロット
であシ、このときの制御メモリ格納アドレスは通話路メ
モリＳＰＭへ与えても意味がないので、この期間はフリ
ップフロップ１１の出力でセレクタ１３は固定アドレス
発生回路１４の出力を選択する。該回路１４は例えばア
ースまたは電源によジオール０またはオール１という簡
単な固定アドレスを発生するものである。そして、該固
定アドレスで指示される通話路メモリＳＰＭの固有の領
域にオール０または１の無音パターンを格納しておく。

このようにすれば制御メモリ５に誓込んでいる期間中通
話路メモリ５からは無音パターンが出力されるので交換
処理に支障がない。

第８図は上述した制御メモリへのアクセス状況−ルメモ
リ指定を出してから最初の空タイムスロ、・ト（Ｎ＋３
）で制御メモリ５に誉込みが行なわれる様子を示したも
のである。尚、フリップフロップ１１の出力は制御部へ
も帰還され、これにより制御部は書込みの終了を知るこ
とができる。また、レジスタ６に制御メモリ５の内容が
セットされるタイミングおよびフリップフロップ１１が
ゲート１５の内容をセットされるタイミングなどは１サ
イクル遅れるので、空／話中メモリ９の出力は１サイク
ル早めておく必要がある。第６図はこの説明図で、共に
アトレスカウンタ３の同じアドレスで指示される領域に
、空／話中メモリ９では制御メモリ５よシラサイクル先
行したスロットの情報が格納されている。尚、ここに示
すタイムスロ、）ＴＳＯ〜ＴＳ　１０２３は第２図のマ
ルチプレクサＭＰＸ出力で見たものである。従って、Ｔ
ＳＯはハイウェイ）（ＷＯのＴＳＯｌＴＳｌはハイウェ
イＨＷＩのＴＳＯｌ・・−・・・・−１ＴＳ３１はハイ
ウェイＨＷ３１のＴＳＯｌ・・・・・・・・・、ＴＳ１
０２５はハイウェイＨＷ５１のＴＳ３１　　である。ま
た第８図でレジスタ６の出力が不定とあるのは、制御メ
モリ５が書込み直後で、素子遅延などによシレジスタ６
への入力データがまだ定まらないことによる。このとき
はフリップ７０ツブ１１の出力がＨで、通話路メモリへ
は固定アドレスが送られる。

本発明では制御部からコントロールメモリ指定等が発生
してもそれだけでは制御メモリ５は書込みモードとはな
らず、空／話中メモリ９が空情報を出力するまで待機す
る必要がある。この空情報は同じタイムスロットが次に
巡って来るまでに必ず発生する。何故ならば、仮に全て
のタイムスロットが話中で、空／話中メモリ９が全て話
中情報で満たされていれば、そもそ本制御メモリ５に新
たに書込むべきデータが生じるはずがないからである。

つまり、制御メモリ５に書込むデータが発生するのは全
タイムスロットが存在するからである。

発明の効果 以上述べたように本発明によれば、１ビット分の高速メ
モリ（空／話中メモリ）を設けることでｎビット分の制
御メモリを、そのアクセスタイムが通話路メモリの２倍
まで許容される低消費電力で高集積度の低速素子で実現
できるので、高密度実装が可能となる利点がある。また
本発明では特定の固定された（例えば制御用の）タイム
スロットで制御メモリに書込む方式ではないので、全タ
イムスロットが音声用である場合でも問題はない。

【図面の簡単な説明】

第１図は時分割電子交換機の概要を示すブロック図、第
２図は通話路と通話路メモリ部分のブロック図、第６図
は従来の制御メモリとその周辺回路を示すブロック図、
第４図は従来の制御メモリアクセス方式のタイムチャー
ト、第５図は本発明の一実施例を示すプロ、り図、第６
図は空／話中メモリと制御メモリの説明図、第７図は空
／話中メモリの動作に関するタイムチャート、第８図は
制御メモリの動作に関するタイムチャートである一０図
中、ＳＰＭは通話路メモリ、５は制御メモリ、９は空／
話中メモリ、ＷＤは交信省タイムスロ。 トデータである。 出願人　富士通株式会社

Claims (1)

【特許請求の範囲】
1. 通話路メモリおよび該メモリの読出し又は書込みアドレ
   スを出力する制御メモリを備える時分割電子交換機の該
   制御メモリのアクセス方式において、通話路の各タイム
   スロット毎の空および話中情報を格納する空／話中メモ
   リを設け、そして該制御メモリは常時は読出しのみとし
   、そして加入者からの発呼、終話等の該制御メモリの書
   替えの必要があるとき、該空／話中メモリが空情報を出
   力している条件で該制御メモリに交信者タイムスロット
   データを書込むことを特徴とするメモリアクセス制御方
   式。