JPS5918742B2 - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPS5918742B2 JPS5918742B2 JP52019573A JP1957377A JPS5918742B2 JP S5918742 B2 JPS5918742 B2 JP S5918742B2 JP 52019573 A JP52019573 A JP 52019573A JP 1957377 A JP1957377 A JP 1957377A JP S5918742 B2 JPS5918742 B2 JP S5918742B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- check
- terminal
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は大規模集積回路（以下ＬＳＩという）の出力電
位レベルチェック方式に係り、特にはレベルチェック用
に特に設ける端子数を著しく減少させたＬＳＩを提供す
るものである。
位レベルチェック方式に係り、特にはレベルチェック用
に特に設ける端子数を著しく減少させたＬＳＩを提供す
るものである。
更に述べるならばキー信号入力用の複数個のキー入力端
子をレベルチェック用の端子に兼用する構成とし、レベ
ルチェック用として特に設ける端子数を著しく減少させ
たＬＳＩを提供するものである。以下実施例に基づいて
本発明を詳細に説明する。
子をレベルチェック用の端子に兼用する構成とし、レベ
ルチェック用として特に設ける端子数を著しく減少させ
たＬＳＩを提供するものである。以下実施例に基づいて
本発明を詳細に説明する。
本実施例は、キーストローブ方式を採用して構成された
キー入力装置と液晶表示体で構成された表示装置とを有
する電子機器（例えば電子式卓上計算機、電子式時計等
）に組み込まれるＬＳＩに於いて本発明を実施したもの
である。更に述べるならば、本実施例は、表示すべき情
報に基づいて発生する表示信号を、液晶表示装置に実際
に印加される表示駆動信号（共通電極選択信号、セグメ
ント電極選択信号）にレベル変換して出力する液晶駆動
回路を内蔵し、該液晶駆動回路の出力電位レベルのチェ
ック（即ち共通電極選択信号、セグメント電極撰択信号
の電位レベルチェック）を行うＬＳＩに於いて本発明を
実施したものである。第１図は本実施例のＬＳＩに於け
る主要部の回路構成を示す回路図である。以下第１図を
参照しながら説明を進める。
キー入力装置と液晶表示体で構成された表示装置とを有
する電子機器（例えば電子式卓上計算機、電子式時計等
）に組み込まれるＬＳＩに於いて本発明を実施したもの
である。更に述べるならば、本実施例は、表示すべき情
報に基づいて発生する表示信号を、液晶表示装置に実際
に印加される表示駆動信号（共通電極選択信号、セグメ
ント電極選択信号）にレベル変換して出力する液晶駆動
回路を内蔵し、該液晶駆動回路の出力電位レベルのチェ
ック（即ち共通電極選択信号、セグメント電極撰択信号
の電位レベルチェック）を行うＬＳＩに於いて本発明を
実施したものである。第１図は本実施例のＬＳＩに於け
る主要部の回路構成を示す回路図である。以下第１図を
参照しながら説明を進める。
図に於いて、１はＬＳＩの内部回路をチェックモードに
設定するためのチェックモード設定用電位（ＧＮＤ）が
供給されるチェック端子であり、このチェック端子１に
ＧＮＯレベルが供給されることによつてＬＳ［の内部回
路はチェックモードに設定される。
設定するためのチェックモード設定用電位（ＧＮＤ）が
供給されるチェック端子であり、このチェック端子１に
ＧＮＯレベルが供給されることによつてＬＳ［の内部回
路はチェックモードに設定される。
２、３、４はキー入力装置５より導出されるキー信号が
導入されるキー入力端子である。
導入されるキー入力端子である。
キー操作に基づき、ＬＳＩより出力される４つのキース
トローブ信号Ｔ７、・・・、Ｔ４の内の１つが、前記キ
ー入力端子２，３，４の一つに導入される。キー入力端
子２，３，４はそれぞれインバータ６，７，８を介して
キー検知回路９に接続されている。キー検知回路９は，
キー操作に基づきキーストローブ信号が導入されるキー
入力端子及び導入されたキーストローブ信号に基づいて
操作キーを判別する。このキー検知回路９の構成は本発
明と直接関係がなく、また当業者には自明のことである
のでこれ以上の説明は省略する。以下本発明に係る回路
部分を詳細に説明する。インバータ１０，１１，１２，
アンドゲート１３，１４，１５は、前記チエツク端子１
にチエツクモード設定用電位（ＧＮＤ）か供給された状
態に於いて，前記キー入力端子２，３，４に供給される
電位の組合せに基づき選択的にチエツク信号ＣＨｌ，Ｃ
Ｈ２，″ＣＨ３を導出する回路を構成する。なおＬＳＩ
を電子式卓上計算機等の電子機器に組込んだ場合には，
上記キー入力端子２，３，４はキー入力装置５に接続さ
れるが６ＬＳチエツク時に於いてはＬＳＩ単独チエツク
であり，上記各キー入力端子はキー入力装置５には接続
されていない。チエツク端子１はインバータ１０を介し
て、アンドゲート１３，１４，１５の第１の入力端子に
接続されている。
トローブ信号Ｔ７、・・・、Ｔ４の内の１つが、前記キ
ー入力端子２，３，４の一つに導入される。キー入力端
子２，３，４はそれぞれインバータ６，７，８を介して
キー検知回路９に接続されている。キー検知回路９は，
キー操作に基づきキーストローブ信号が導入されるキー
入力端子及び導入されたキーストローブ信号に基づいて
操作キーを判別する。このキー検知回路９の構成は本発
明と直接関係がなく、また当業者には自明のことである
のでこれ以上の説明は省略する。以下本発明に係る回路
部分を詳細に説明する。インバータ１０，１１，１２，
アンドゲート１３，１４，１５は、前記チエツク端子１
にチエツクモード設定用電位（ＧＮＤ）か供給された状
態に於いて，前記キー入力端子２，３，４に供給される
電位の組合せに基づき選択的にチエツク信号ＣＨｌ，Ｃ
Ｈ２，″ＣＨ３を導出する回路を構成する。なおＬＳＩ
を電子式卓上計算機等の電子機器に組込んだ場合には，
上記キー入力端子２，３，４はキー入力装置５に接続さ
れるが６ＬＳチエツク時に於いてはＬＳＩ単独チエツク
であり，上記各キー入力端子はキー入力装置５には接続
されていない。チエツク端子１はインバータ１０を介し
て、アンドゲート１３，１４，１５の第１の入力端子に
接続されている。
キー入力端子２は前記インバータ６を介してアンドゲー
ト１３，１４，１５の第２の入力端子に接続されている
。キー入力端子３は前記インバータ７を介してアンドゲ
ート１３，１４の第３の入力端子に接続されているとと
もにインバータ７，１２を介してアンドゲート１５の第
３の入力端子に接続されている。キー入力端子４は前記
インバータ８を介してアンドゲート１３，１５の第４の
入力端子に接続されているとともにインバータ８，１１
を介してアンドゲート１４の第４の入力端子に接続され
ている。以上の構成から明らかな如く、チエツク端子１
にＧＮＤが供給された伏態に於いて、キー入力端子２，
３，４のすべてにＧＮＤ電位が供給されたときは，アン
ドゲート１３のみが出力信号を出力する．即ちチエツク
信号ＣＨｌのみが出力される。
ト１３，１４，１５の第２の入力端子に接続されている
。キー入力端子３は前記インバータ７を介してアンドゲ
ート１３，１４の第３の入力端子に接続されているとと
もにインバータ７，１２を介してアンドゲート１５の第
３の入力端子に接続されている。キー入力端子４は前記
インバータ８を介してアンドゲート１３，１５の第４の
入力端子に接続されているとともにインバータ８，１１
を介してアンドゲート１４の第４の入力端子に接続され
ている。以上の構成から明らかな如く、チエツク端子１
にＧＮＤが供給された伏態に於いて、キー入力端子２，
３，４のすべてにＧＮＤ電位が供給されたときは，アン
ドゲート１３のみが出力信号を出力する．即ちチエツク
信号ＣＨｌのみが出力される。
また，キー入力端子２，３にＧＮＤ電位が，キー入力端
子４に−Ｖ電位が供給された時は６アンドゲート１４の
みが出力信号を出力する。即ちチエツク信号ＣＨ２のみ
が出力される。更に、キー入力端子２，４にＧＮＤ電位
が、キー入力端子３に−Ｖ電位か供給された時は６アン
ドゲート１５のみが出力信号を出力する。即ちチエツク
信号ＣＨ３のみが出力される。以上をまとめたのが下記
第１表である。
子４に−Ｖ電位が供給された時は６アンドゲート１４の
みが出力信号を出力する。即ちチエツク信号ＣＨ２のみ
が出力される。更に、キー入力端子２，４にＧＮＤ電位
が、キー入力端子３に−Ｖ電位か供給された時は６アン
ドゲート１５のみが出力信号を出力する。即ちチエツク
信号ＣＨ３のみが出力される。以上をまとめたのが下記
第１表である。
なお本実施例に於いては負論理（ＧＮＤ＝Ｖ８８＝論理
レベル０，−Ｖ＝ＶＯＤ＝論理レベル１）が採用されて
いる。なお上記第１表に於いて、Ｖ１はチエツク端子１
に供給される電位、Ｖｌ，Ｖ３，Ｖ４はそれぞれキー入
力端子２，３，４に供給される電位である。
レベル０，−Ｖ＝ＶＯＤ＝論理レベル１）が採用されて
いる。なお上記第１表に於いて、Ｖ１はチエツク端子１
に供給される電位、Ｖｌ，Ｖ３，Ｖ４はそれぞれキー入
力端子２，３，４に供給される電位である。
次に表示すべき情報に基づいて発生する表示信号に基づ
き制御され、該表示信号を表示駆動信号にレベル変換し
て出力する信号レベル変換回路、及びＬＳＩチエツク時
に於いて上記チエツク信号に基づき上記信号レベル変換
回路の出力を制御し出力されるチエツク信号に基づいて
、上記信号レベル変換回路の出力電位レベルを選択的に
切換え制御する制御回路部分について説明する。図に於
いて、１６は表示すべき情報に基づいて発生する表示セ
グメント信号ＳＥＧ及び上記チエツク信号ＣＨｌをその
２入力とするオアゲートであり、このオアゲート１６の
出力はアンドゲート１７の一方の入力に与えられている
。
き制御され、該表示信号を表示駆動信号にレベル変換し
て出力する信号レベル変換回路、及びＬＳＩチエツク時
に於いて上記チエツク信号に基づき上記信号レベル変換
回路の出力を制御し出力されるチエツク信号に基づいて
、上記信号レベル変換回路の出力電位レベルを選択的に
切換え制御する制御回路部分について説明する。図に於
いて、１６は表示すべき情報に基づいて発生する表示セ
グメント信号ＳＥＧ及び上記チエツク信号ＣＨｌをその
２入力とするオアゲートであり、このオアゲート１６の
出力はアンドゲート１７の一方の入力に与えられている
。
アンドゲート１７のもう一方の入力にはチエツク信号Ｃ
Ｈ２の補元信号ＣＨ２が与えられている。一方１８は、
上記表示セグメント信号を実際に液晶表示装置に印加さ
れるセグメント電極選択信号にレベル変換して、セグメ
ント電極選択信号導出端子１９に出力する信号レベル変
換回路でありＰチヤネルＭＯＳ型電界効果トランジスタ
（以下ＭＯＳＦＥＴという）２０と．ＮチヤネルＭＯＳ
ＦＥＴ２ｌの直列接続回路から構成されている。
Ｈ２の補元信号ＣＨ２が与えられている。一方１８は、
上記表示セグメント信号を実際に液晶表示装置に印加さ
れるセグメント電極選択信号にレベル変換して、セグメ
ント電極選択信号導出端子１９に出力する信号レベル変
換回路でありＰチヤネルＭＯＳ型電界効果トランジスタ
（以下ＭＯＳＦＥＴという）２０と．ＮチヤネルＭＯＳ
ＦＥＴ２ｌの直列接続回路から構成されている。
このＭＯＳＦＥＴ２Ｏ，２ｌのゲートは共通接続されて
上記アンドゲート１７の出力端子に接続されている。
上記アンドゲート１７の出力端子に接続されている。
ＭＯＳＦＥＴ２Ｏのソースには電源電位Ａが、ＭＯＳＦ
ＥＴ２ｌのドレインには電源電位ＶＢが供給されている
。更に両トランジスタの接続点は前記セグメント電極選
択信号導出端子１９に接続されている。上記ＶＡ，ＶＢ
はセグメント電極選択信号の電位レベルとなる。
ＥＴ２ｌのドレインには電源電位ＶＢが供給されている
。更に両トランジスタの接続点は前記セグメント電極選
択信号導出端子１９に接続されている。上記ＶＡ，ＶＢ
はセグメント電極選択信号の電位レベルとなる。
次に共通電極選択信号導出回路を説明する。
２２は、前記チエツク信号ＣＨ３の補元信号ＣＨ３と信
号ｈとをその２入力とするアンドゲートであり、その出
力はオアゲート２３の第１の入力端子に与えられている
。
号ｈとをその２入力とするアンドゲートであり、その出
力はオアゲート２３の第１の入力端子に与えられている
。
ここにおいて信号ｈは第２図の信号波形図に示すような
信号であり６共通電極選択信号を出力するために供給さ
れる信号である。オアゲート２３の第２，第３の入力端
子にはそれぞれ前記チエツク信号ＣＨｌ，ＣＨ２が与え
られている。一方２４は、前記チエツク信号ＣＨ２の補
元信号ＣＨ２及び信号Ｓをその２入力とするアンドゲー
トであり、その出力はオアゲート２５の一方の入力に与
えられている。オアゲート２５の他方の入力には前記チ
エツク信号ＣＨｌが入力されている。ここにおいて信号
Ｓは第２図の信号波形図に示すような信号であり、この
信号Ｓと前記信号ｈに基づいて、後述するレベル変換回
路により共通電極選択信号ＣＳが作成されて出力される
。２６は、前記信号ｈ及び信号Ｓに基づき制御され信号
ｈを，実際に液晶表示装置に印加される共通電極選択信
号ＣＳはレベル変換して出力する信号レベル変換回路で
あり．３つのＰチヤネルＭＯＳＦＥＴ２７，２８，３ｌ
と２つのＮチヤネルＭＯＳＦＥＴ２９，３Ｏとから構成
されている。
信号であり６共通電極選択信号を出力するために供給さ
れる信号である。オアゲート２３の第２，第３の入力端
子にはそれぞれ前記チエツク信号ＣＨｌ，ＣＨ２が与え
られている。一方２４は、前記チエツク信号ＣＨ２の補
元信号ＣＨ２及び信号Ｓをその２入力とするアンドゲー
トであり、その出力はオアゲート２５の一方の入力に与
えられている。オアゲート２５の他方の入力には前記チ
エツク信号ＣＨｌが入力されている。ここにおいて信号
Ｓは第２図の信号波形図に示すような信号であり、この
信号Ｓと前記信号ｈに基づいて、後述するレベル変換回
路により共通電極選択信号ＣＳが作成されて出力される
。２６は、前記信号ｈ及び信号Ｓに基づき制御され信号
ｈを，実際に液晶表示装置に印加される共通電極選択信
号ＣＳはレベル変換して出力する信号レベル変換回路で
あり．３つのＰチヤネルＭＯＳＦＥＴ２７，２８，３ｌ
と２つのＮチヤネルＭＯＳＦＥＴ２９，３Ｏとから構成
されている。
ＭＯＳＦＥＴ２７，２８，２９，３Ｏは直列接続されて
おり、該直列接続回路の両端にはそれぞれ電源電位Ｖｓ
ｓとＶＤＤが供給されている。ＰチヤネルＭＯＳＦＥＴ
２７とＮチヤネルＭＯＳＦＥＴ３Ｏのゲートは共通接続
されて前記オアゲート２５の出力端子に接続されている
。またオアゲート２３の出力はＰチヤネルＭＯＳＦＥＴ
２８のゲートに与えられるとともに６インバータ３２を
介してＮチヤネルＭＯＳＦＥＴ２９とＰチヤネルＭＯＳ
ＦＥＴ３ｌのゲートに与えられている。ＰチヤネルＭＯ
ＳＦＥＴ２８とＮチヤネルＭＯＳＦＥＴ２９の接続点は
、前記ＰチヤネルＭＯＳＦＥＴ３ｌのドレインに接続さ
れるとともに共通電極選択信号導出端子３３に接続され
ている。
おり、該直列接続回路の両端にはそれぞれ電源電位Ｖｓ
ｓとＶＤＤが供給されている。ＰチヤネルＭＯＳＦＥＴ
２７とＮチヤネルＭＯＳＦＥＴ３Ｏのゲートは共通接続
されて前記オアゲート２５の出力端子に接続されている
。またオアゲート２３の出力はＰチヤネルＭＯＳＦＥＴ
２８のゲートに与えられるとともに６インバータ３２を
介してＮチヤネルＭＯＳＦＥＴ２９とＰチヤネルＭＯＳ
ＦＥＴ３ｌのゲートに与えられている。ＰチヤネルＭＯ
ＳＦＥＴ２８とＮチヤネルＭＯＳＦＥＴ２９の接続点は
、前記ＰチヤネルＭＯＳＦＥＴ３ｌのドレインに接続さ
れるとともに共通電極選択信号導出端子３３に接続され
ている。
ＰチヤネルＭＯＳＦＥＴ３ｌのソースには電源電位ＶＭ
が供給されている。以下動作説明を行う。ＬＳＩが機器
に組込まれた状態において発生する、表示セグメント信
号ＳＥＧ，セグメント電極選択信号ＳＳ，信号Ｓ，共通
電極選択信号発生用信号ｈ、共通電極選択信号ＣＳの一
例を第２図に示す。
が供給されている。以下動作説明を行う。ＬＳＩが機器
に組込まれた状態において発生する、表示セグメント信
号ＳＥＧ，セグメント電極選択信号ＳＳ，信号Ｓ，共通
電極選択信号発生用信号ｈ、共通電極選択信号ＣＳの一
例を第２図に示す。
次にＬＳｌのチエツク時に於ける動作について説明する
。
。
チエツク端子１にＧＮＤレベルが供給された状態に於い
て６キー入力端子２，３，４のすべてにＧＮＤレベルが
係給されると前述した如くチエツク信号ＣＨｌが発生す
る。
て６キー入力端子２，３，４のすべてにＧＮＤレベルが
係給されると前述した如くチエツク信号ＣＨｌが発生す
る。
即ちＣＨｌ＝１，ＣＨ２＝ＣＨ３＝Ｏとなる。従つて信
号レベル変換回路１８の入力には一電位が与えられたＭ
ＯＳＦＥＴ２Ｏがオンして、該信号レベル変換回路１８
は電位ＶＡをセグメント電極選択信号導出端子１９に出
力する。一方信号レベル変換回路２６は６Ｍ０ＳＦＥＴ
２７，２８，２９がオンして電位Ｖｓｓを共通電極選択
信号導出端子３３に出力する。この出力される電位ＶＡ
ＶＳ８のレベルチエツクを行い、これらの電位が所定の
電位となつているかどうか、換言すれば信号レベル変換
回路１８，２６を構成す引船ＳＦＥＴが所定の電気的特
性を有しているかどうかをチエツクする。同様にＣＨ２
＝１，ＣＨ１＝ＣＨ３＝０とした時は信号レベル変換回
路１８はＭＯＳＦＥＴ２ｌがオンして電位レベルＶＢを
セグメント電極選択信号導出端子１９に出力する。
号レベル変換回路１８の入力には一電位が与えられたＭ
ＯＳＦＥＴ２Ｏがオンして、該信号レベル変換回路１８
は電位ＶＡをセグメント電極選択信号導出端子１９に出
力する。一方信号レベル変換回路２６は６Ｍ０ＳＦＥＴ
２７，２８，２９がオンして電位Ｖｓｓを共通電極選択
信号導出端子３３に出力する。この出力される電位ＶＡ
ＶＳ８のレベルチエツクを行い、これらの電位が所定の
電位となつているかどうか、換言すれば信号レベル変換
回路１８，２６を構成す引船ＳＦＥＴが所定の電気的特
性を有しているかどうかをチエツクする。同様にＣＨ２
＝１，ＣＨ１＝ＣＨ３＝０とした時は信号レベル変換回
路１８はＭＯＳＦＥＴ２ｌがオンして電位レベルＶＢを
セグメント電極選択信号導出端子１９に出力する。
一方信号レベル変換回路２６は、ＭＯＳＦＥＴ２８，２
９，３Ｏがオンして、電位レベルＶ。Ｏを共通電極選択
信号導出子３３に出力する。またＣＨ３＝１，ＣＨ１＝
ＣＨ２＝０とした時は、信号レベル変換回路１８は，Ｍ
ＯＳＦＥＴ２ｌがオンして電位レベルＶＢをセグメント
電極選択信号導出端子１９に出力し信号レベル変換回路
２６は、ＭＯＳＦＥＴ３Ｏ，３ｌがオンして電位レベル
Ｍを共通電極選択信号導出端子３３に導出する。このよ
うにチエツク端子１にチエツクモード設定用の電位（Ｇ
ＮＤ）を供給した伏態に於いて、キー人力端子２，３，
４に供給する電位を選択的に制御することにより、表示
，駆動信号導出端子に出力される信号レベル変換回路の
出力電位を選択的に切換え制御することができる。
９，３Ｏがオンして、電位レベルＶ。Ｏを共通電極選択
信号導出子３３に出力する。またＣＨ３＝１，ＣＨ１＝
ＣＨ２＝０とした時は、信号レベル変換回路１８は，Ｍ
ＯＳＦＥＴ２ｌがオンして電位レベルＶＢをセグメント
電極選択信号導出端子１９に出力し信号レベル変換回路
２６は、ＭＯＳＦＥＴ３Ｏ，３ｌがオンして電位レベル
Ｍを共通電極選択信号導出端子３３に導出する。このよ
うにチエツク端子１にチエツクモード設定用の電位（Ｇ
ＮＤ）を供給した伏態に於いて、キー人力端子２，３，
４に供給する電位を選択的に制御することにより、表示
，駆動信号導出端子に出力される信号レベル変換回路の
出力電位を選択的に切換え制御することができる。
この出力電位レベルのレベルチエツクを行うことにより
信号レベル変換回路のチエツクを行うことができる。以
上述べた実施例は液晶表示駆動信号のレベルチエツクを
行うように構成しているが、印字装置を備えた電子機器
に組込まれるＬＳＩに於いて印字駆動信号出力回路の出
力電位レベルチエツクを行わせる場合等に於いても本発
明は同様に実施可能である。上記実施例においては表示
駆動信号導出端子より出力される表示１駆動信号が３値
レベル又は２種レベルの信号であるため、チエツク信号
の発生の組合せを３つとしているか６駆動信号が４値レ
ベル以上の信号の場合に於いては、駆動信号導出端子よ
り導出される駆動信号のレベル数に合せてチエツク信号
発生の組合せを増すとともに、この各組合せ毎に駆動信
号導出端子に導出される電位レベルを切換え制御できる
構成とすればよい。
信号レベル変換回路のチエツクを行うことができる。以
上述べた実施例は液晶表示駆動信号のレベルチエツクを
行うように構成しているが、印字装置を備えた電子機器
に組込まれるＬＳＩに於いて印字駆動信号出力回路の出
力電位レベルチエツクを行わせる場合等に於いても本発
明は同様に実施可能である。上記実施例においては表示
駆動信号導出端子より出力される表示１駆動信号が３値
レベル又は２種レベルの信号であるため、チエツク信号
の発生の組合せを３つとしているか６駆動信号が４値レ
ベル以上の信号の場合に於いては、駆動信号導出端子よ
り導出される駆動信号のレベル数に合せてチエツク信号
発生の組合せを増すとともに、この各組合せ毎に駆動信
号導出端子に導出される電位レベルを切換え制御できる
構成とすればよい。
キー入力端子が３個の場合は２３＝８個の組合せが可能
である。以上詳細に説明したように、本発明の大規模集
積回路（ま２キー入力端子を該ＬＳＩより出力装置に出
力される駆動信号のレベルチエツク用端子に兼用できる
構成としたことを特徴とするものである。
である。以上詳細に説明したように、本発明の大規模集
積回路（ま２キー入力端子を該ＬＳＩより出力装置に出
力される駆動信号のレベルチエツク用端子に兼用できる
構成としたことを特徴とするものである。
従つて本発明によれば大規模集積回路におけるレベルチ
エツク用に特に設ける端子数を従来のものに比較して著
しく減少させることができる。大規模集積回路の設計上
全体の端子数に制限がある場合など、従来のようにチエ
ツク用端子の数が多いと他の入出力端子の数をそれだけ
減少させなければならないというような問題点があつた
が、このような問題点も６キー入力端子をチエツク用の
端子に兼用できる構成として，チエツク用に別途設ける
端子数を著しく減少させた本発明の大規模集積回路によ
り解決することができその効果は大きい。
エツク用に特に設ける端子数を従来のものに比較して著
しく減少させることができる。大規模集積回路の設計上
全体の端子数に制限がある場合など、従来のようにチエ
ツク用端子の数が多いと他の入出力端子の数をそれだけ
減少させなければならないというような問題点があつた
が、このような問題点も６キー入力端子をチエツク用の
端子に兼用できる構成として，チエツク用に別途設ける
端子数を著しく減少させた本発明の大規模集積回路によ
り解決することができその効果は大きい。
第１図は本発明の大規模集積回路の一実施例における主
要部分の回路構成を示す回路図、第２図は同実施例の説
明に供する信号波形図である。
要部分の回路構成を示す回路図、第２図は同実施例の説
明に供する信号波形図である。
Claims (1)
- １ 内部回路をチェックモードに設定するためのチェッ
クモード設定用の電位が供給されるチェック端子と、キ
ー信号導入用の複数個のキー入力端子と、出力装置に駆
動信号を導出する駆動信号導出端子と、上記チェック端
子にチェックモード設定用の電位が供給された状態に於
いて、上記複数個のキー入力端子に供給される電位の組
合せに基づき、選択的にチェック信号を出力する回路と
、出力すべき情報に基づいて発生する出力信号に基づき
制御され、該出力信号を上記駆動信号にレベル変換し、
該駆動信号を上記駆動信号導出端子に供給する信号レベ
ル変換回路と、上記チェック信号に基づいて該信号レベ
ル変換回路を制御し、選択的に出力されるチェック信号
に基づいて、上記信号レベル変換回路の出力電位レベル
を切換え制御する回路とを設け、上記チェック端子にチ
ェックモード設定用の電位が供給された状態に於いて、
上記複数個のキー入力端子に供給する電位の組合せに基
づき選択的に出力されるチェック信号に基づいて上記駆
動信号導出端子に導出される上記信号レベル変換回路の
出力電位レベルを切換え制御する構成とし、上記キー入
力端子を駆動信号導出端子に出力される駆動信号の出力
電位レベルチェック用端子に兼用したことを特徴とする
大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52019573A JPS5918742B2 (ja) | 1977-02-22 | 1977-02-22 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52019573A JPS5918742B2 (ja) | 1977-02-22 | 1977-02-22 | 大規模集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53103338A JPS53103338A (en) | 1978-09-08 |
| JPS5918742B2 true JPS5918742B2 (ja) | 1984-04-28 |
Family
ID=12003016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52019573A Expired JPS5918742B2 (ja) | 1977-02-22 | 1977-02-22 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918742B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3517320A1 (en) | 2018-01-30 | 2019-07-31 | Sumitomo Rubber Industries, Ltd. | Pneumatic tire |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2944149C2 (de) * | 1979-11-02 | 1985-02-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte Schaltungsanordnung in MOS-Technik |
| JPS59165045U (ja) * | 1983-04-19 | 1984-11-06 | 日本電気株式会社 | マイクロコンピユ−タ |
-
1977
- 1977-02-22 JP JP52019573A patent/JPS5918742B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3517320A1 (en) | 2018-01-30 | 2019-07-31 | Sumitomo Rubber Industries, Ltd. | Pneumatic tire |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53103338A (en) | 1978-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092506B2 (ja) | 半導体装置およびこれを用いた表示駆動装置 | |
| US20060033550A1 (en) | Level shift circuit | |
| EP0675601B1 (en) | Circuit for enhancing logic transitions appearing on a line | |
| JP3866111B2 (ja) | 半導体集積回路及びバーンイン方法 | |
| JPH0563555A (ja) | マルチモード入力回路 | |
| US3988616A (en) | Driver circuit for liquid crystal display using insulated gate FETs | |
| JP3089552B2 (ja) | レベルシフター | |
| JPH10301680A (ja) | プル・アップ回路及び半導体装置 | |
| JPS5918742B2 (ja) | 大規模集積回路 | |
| JP4185198B2 (ja) | 信号レベル変換回路 | |
| JPH05167364A (ja) | 半導体回路 | |
| US20030222701A1 (en) | Level shifter having plurality of outputs | |
| JP4362973B2 (ja) | 電圧レベル変換回路 | |
| JP2000267064A (ja) | 半導体集積回路装置 | |
| JPH05284024A (ja) | 半導体集積回路 | |
| US20040051575A1 (en) | Flip flop, shift register, and operating method thereof | |
| JPS63204757A (ja) | Ｃｍｏｓ型ｉｃの出力バツフア回路 | |
| JPS594890B2 (ja) | デイジタル回路 | |
| JP3711075B2 (ja) | 出力バッファ回路、および入出力バッファ回路 | |
| WO1998038626A1 (fr) | Circuit et procede d'entrainement d'un dispositif d'affichage a cristaux liquides | |
| JP2000020006A (ja) | 表示装置用駆動回路 | |
| JP3018681B2 (ja) | Ｄ／ａ変換装置 | |
| JPS59224914A (ja) | デ−タラツチ回路 | |
| JP4542714B2 (ja) | 半導体集積回路 | |
| JP3766798B2 (ja) | ドライバ回路 |