JPS59186361A - 不揮発性半導体装置 - Google Patents
不揮発性半導体装置Info
- Publication number
- JPS59186361A JPS59186361A JP58060144A JP6014483A JPS59186361A JP S59186361 A JPS59186361 A JP S59186361A JP 58060144 A JP58060144 A JP 58060144A JP 6014483 A JP6014483 A JP 6014483A JP S59186361 A JPS59186361 A JP S59186361A
- Authority
- JP
- Japan
- Prior art keywords
- power source
- power supply
- terminal
- volatile memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000006870 function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002169 extracardiac Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Static Random-Access Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンビ、−夕や各種電子機器１４ｆｊに用い
られている高密度集積回路素子である斗樽体メモリ素子
に関する。
られている高密度集積回路素子である斗樽体メモリ素子
に関する。
従来例の構成とその問題点
′４Ｌ４体集積回路は、近年丑すまず高密度、高性能化
されていく傾向にあり、特にメモリ１ｐ子の分ｌｊｆ、
ではその応用範囲も拡大し用いられる゛屯イ機器も多種
多様で高速、大容量のメモリ素子は需要拡大の一途をた
どっている。
されていく傾向にあり、特にメモリ１ｐ子の分ｌｊｆ、
ではその応用範囲も拡大し用いられる゛屯イ機器も多種
多様で高速、大容量のメモリ素子は需要拡大の一途をた
どっている。
メモリ素子の中で特にＲＡＭは、揮発性メモリでデータ
の書き込み、読み出しに常に”電源の供給を必要とする
。したがって、従来のＲＡＭは電源が一時的にでも供給
されなくなるとメモリの記憶していた内容の一部又は全
部が消失してしまう。
の書き込み、読み出しに常に”電源の供給を必要とする
。したがって、従来のＲＡＭは電源が一時的にでも供給
されなくなるとメモリの記憶していた内容の一部又は全
部が消失してしまう。
まだ、ある一定の期間だけメモリの内容を電源を切った
ままで保持しておきたいことなどの必要性も生じる。
ままで保持しておきたいことなどの必要性も生じる。
従来、電源を切ってもＲＡＭの内容をそのまま保持して
おきたい場合スタンバイモードでＲＡＭのみの電源専用
のメモリ・バンクアップ電源に切り換えてデータを保持
する方法が存在するが、この場合各メモリごと独立にバ
ックアップすることは不可能で必要なメモリのみを扱う
ことかできず取り扱いの自由度が制限されていた。
おきたい場合スタンバイモードでＲＡＭのみの電源専用
のメモリ・バンクアップ電源に切り換えてデータを保持
する方法が存在するが、この場合各メモリごと独立にバ
ックアップすることは不可能で必要なメモリのみを扱う
ことかできず取り扱いの自由度が制限されていた。
発明の目的
本発明は、揮発性半導体メモリに着脱可能な′電源ユニ
ットを付加することでメモリの不揮発化をはかることを
目的としている。
ットを付加することでメモリの不揮発化をはかることを
目的としている。
発明の構成
本発明は、端子の電位によシ開閉されるスイッチを有す
る電源端子を通常の電源端子とは別に備えた揮発性メモ
リに、主電源の電位Ｖてよって開閉するスイッチと電源
とからなる電源二ニットを塔１敗することにより容易に
不揮発性半導体装置の失明、を可能にするものである。
る電源端子を通常の電源端子とは別に備えた揮発性メモ
リに、主電源の電位Ｖてよって開閉するスイッチと電源
とからなる電源二ニットを塔１敗することにより容易に
不揮発性半導体装置の失明、を可能にするものである。
実施例の説明
本発明を図面に基づいて説明を行なう。
第１図は、揮発性メモリに電源ユニットを塔載した本発
明の一実施例のメモリ装置を示したものである。図のよ
うに、揮発性メモリ１に電源ユニット２を直接重ねるよ
うに塔載する。このとき、接続されているピンの位置は
それぞれ指定されだ位ｉｉ′ｌ’であり接続には注意を
要する。
明の一実施例のメモリ装置を示したものである。図のよ
うに、揮発性メモリ１に電源ユニット２を直接重ねるよ
うに塔載する。このとき、接続されているピンの位置は
それぞれ指定されだ位ｉｉ′ｌ’であり接続には注意を
要する。
第２図は、ゴで電源３、揮発性メモリ１、電源ユニット
２の接続を示したものである。この揮発性メモリ１は、
電源端子を二つ持ち、一方は通常の″電源端子らで、も
う一方は主電源３の′電位により開閉するスイッチ（Ｓ
Ｗｌ）を有する電源端子７である。スイッチ（ＳＷｌ）
は、ｎチャンネルＭＯ３ＦｘＴでドレインとゲートをつ
なぎ基板をアースしている。
２の接続を示したものである。この揮発性メモリ１は、
電源端子を二つ持ち、一方は通常の″電源端子らで、も
う一方は主電源３の′電位により開閉するスイッチ（Ｓ
Ｗｌ）を有する電源端子７である。スイッチ（ＳＷｌ）
は、ｎチャンネルＭＯ３ＦｘＴでドレインとゲートをつ
なぎ基板をアースしている。
電源ユニット２は、電源であるバッテリー９と主電源３
の電位により開閉するスイッチ（ＳＷ２）であるＰチャ
ンネ／１／ＭＯ８ＦＥＴより構成されている。そのゲー
トは、主電源３が直接供給される端子７にトレインは、
揮発性メモリの°ぼ源端子６に接続され、ＧＮＤはメモ
リの（、ＮＤ端子８につなぐ。
の電位により開閉するスイッチ（ＳＷ２）であるＰチャ
ンネ／１／ＭＯ８ＦＥＴより構成されている。そのゲー
トは、主電源３が直接供給される端子７にトレインは、
揮発性メモリの°ぼ源端子６に接続され、ＧＮＤはメモ
リの（、ＮＤ端子８につなぐ。
例えば、主電源３のＳＷ’Ｏを切ると揮発性メモリ１内
のＳＷｌはＯＦＦ状態、電源ユニノｌ−２内のＳＷ２は
ＯＮ状態になるため電源ユニット５内のバッテリー９よ
り揮発性メモリ１に電力か供給され、メモリ内の内容は
保持さツユる。したがりてもし、主電源３からの電力が
ヌトノプした場合でも自動的に電源ユニット２から電力
が供給されるため、メモリの記憶内容が消失してし甘う
ことが回避できる。
のＳＷｌはＯＦＦ状態、電源ユニノｌ−２内のＳＷ２は
ＯＮ状態になるため電源ユニット５内のバッテリー９よ
り揮発性メモリ１に電力か供給され、メモリ内の内容は
保持さツユる。したがりてもし、主電源３からの電力が
ヌトノプした場合でも自動的に電源ユニット２から電力
が供給されるため、メモリの記憶内容が消失してし甘う
ことが回避できる。
まだ、第１，２図かられかるように゛電源ユニットは小
型化が可能でありメモリに直接塔載できるため実装面で
のヌベーヌの確保の問題は、はとんど考える必要性がな
い。
型化が可能でありメモリに直接塔載できるため実装面で
のヌベーヌの確保の問題は、はとんど考える必要性がな
い。
発明の効果
以」−の説明から明らかなように、本発明による不１月
＋発性＝ｒ−心外装置は、揮発性メモリに着脱可能な電
源ユニットを塔載することにより容勿に不揮発性メモリ
として使用することができる効果を有する。
＋発性＝ｒ−心外装置は、揮発性メモリに着脱可能な電
源ユニットを塔載することにより容勿に不揮発性メモリ
として使用することができる効果を有する。
第１図は本発明の一実施例による揮発性メモリに電源ユ
ニノ１−を塔載した装置の外観を示す図、第２図は主電
源、揮発メモリ、電源二二ノ１−の接続を示した第１図
の装置の回路図である。 １ ・−揮発性メモリ、２・・・電源ユニノ１−１３宇
電源、６．了・・・・・電源端子、８・・・・ＧＮＤ端
子、９・ バッテリー。 代理人の氏名 ブー「理士 中 尾 敏 男 ほか１名
第１図 ？ 第２図
ニノ１−を塔載した装置の外観を示す図、第２図は主電
源、揮発メモリ、電源二二ノ１−の接続を示した第１図
の装置の回路図である。 １ ・−揮発性メモリ、２・・・電源ユニノ１−１３宇
電源、６．了・・・・・電源端子、８・・・・ＧＮＤ端
子、９・ バッテリー。 代理人の氏名 ブー「理士 中 尾 敏 男 ほか１名
第１図 ？ 第２図
Claims (1)
- 端子の電位によって開閉される第１のスイッチをイＪす
る電源端子を備えた揮発性メモリと、主電鯨の電位によ
って開閉される第２のスイッチと電源とから構成される
電源ユニットとを有してなることを特徴とする不揮発性
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060144A JPS59186361A (ja) | 1983-04-06 | 1983-04-06 | 不揮発性半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060144A JPS59186361A (ja) | 1983-04-06 | 1983-04-06 | 不揮発性半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59186361A true JPS59186361A (ja) | 1984-10-23 |
Family
ID=13133651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58060144A Pending JPS59186361A (ja) | 1983-04-06 | 1983-04-06 | 不揮発性半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59186361A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110393A (ja) * | 1984-10-31 | 1986-05-28 | Fujisoku:Kk | 半導体記憶装置の記憶保持回路 |
| JPS61278097A (ja) * | 1985-06-03 | 1986-12-08 | Nippon Telegr & Teleph Corp <Ntt> | 記憶集積回路 |
| US5058075A (en) * | 1988-08-12 | 1991-10-15 | Mitsubishi Denki Kabushiki Kaisha | Battery circuit for an integrated circuit (IC) memory card |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642365A (en) * | 1979-09-13 | 1981-04-20 | Seiko Epson Corp | Semiconductor device |
| JPS5757324A (en) * | 1980-09-24 | 1982-04-06 | Toshiba Corp | Battery backup system of semiconductor storage device |
-
1983
- 1983-04-06 JP JP58060144A patent/JPS59186361A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642365A (en) * | 1979-09-13 | 1981-04-20 | Seiko Epson Corp | Semiconductor device |
| JPS5757324A (en) * | 1980-09-24 | 1982-04-06 | Toshiba Corp | Battery backup system of semiconductor storage device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110393A (ja) * | 1984-10-31 | 1986-05-28 | Fujisoku:Kk | 半導体記憶装置の記憶保持回路 |
| JPS61278097A (ja) * | 1985-06-03 | 1986-12-08 | Nippon Telegr & Teleph Corp <Ntt> | 記憶集積回路 |
| US5058075A (en) * | 1988-08-12 | 1991-10-15 | Mitsubishi Denki Kabushiki Kaisha | Battery circuit for an integrated circuit (IC) memory card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0288860A2 (en) | Fast flush for a first-in first-out memory | |
| JPS6273489A (ja) | 不揮発性半導体記憶装置 | |
| JPS59186361A (ja) | 不揮発性半導体装置 | |
| JPS59101098A (ja) | 記憶装置における記憶情報の喪失防止装置 | |
| JPH06274711A (ja) | Ｉｃカード | |
| JPS61165882A (ja) | 半導体メモリ回路 | |
| JP2504837B2 (ja) | 半導体集積回路装置 | |
| JPS62275379A (ja) | 外部信号を用いてメモリ編成を可逆変更するオンチツプ変換装置 | |
| JPS63251997A (ja) | Ｉｃメモリ・セル回路 | |
| JPS614242A (ja) | 半導体集積回路装置 | |
| JPS61110393A (ja) | 半導体記憶装置の記憶保持回路 | |
| JPS59117776A (ja) | 半導体記憶装置 | |
| JPH0110651Y2 (ja) | ||
| JPS60201419A (ja) | 半導体メモリ回路 | |
| JPS60195798A (ja) | 半導体装置 | |
| JPS5910130A (ja) | 電源回路 | |
| JPS58130491A (ja) | 外部記憶装置 | |
| JPH05174590A (ja) | 電源切り換え回路 | |
| JPH0289699U (ja) | ||
| JPH0374053U (ja) | ||
| JPS61172292A (ja) | 半導体記憶装置 | |
| WO2004084230A1 (ja) | 特殊書き込みモードを有する半導体記憶装置 | |
| JPH0226319B2 (ja) | ||
| JPS6364354A (ja) | 制御用入力回路 | |
| JPH04347786A (ja) | Ｉｃメモリ内蔵記憶媒体 |