JPS59185464A - 光電変換素子アレイの制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■技術分野 本発明は光電変換素子アレイの制御方式に関し、特に、
光電変換素子アレイに行配線と列配線を接続し蓄積型７
トリクス制御を行なう制御方式に関する。

■従来技術 ファクシミリ等、像読取を行なう装置においては、多数
の光電変換器を１次元又は２次元配列した光電変換素子
アレイを用いている。一般に、この種の光電変換素子ア
レイでは配線数を最小限とし制御回路を簡単にするため
、光電変換素子のそれぞれの配線を行単位および列単位
でそれぞれまとめて接続し、行配線および列配線の各グ
ループに順次と所定電圧を印加する７１−リクス制御を
行なっている。

また、この種の光電変換器では１画素あたりの信号読取
期間が短いので、信号読取期間以外の期間で像読取すな
わち電荷蓄積を行なっており、この期間中、光電変換器
に電荷蓄積のための所定バイアス電圧を印加している。

従来の光電変換素子アレイの制御方式の一例を第１ａ図
および第１ｂ図に示す。まず第１ａ図を参照して説明す
ると、１１１，１１２，１１３’・・・・・ｌｌｎ、１
２１，１２２．　　・・・、１２ｎ。

１３１．１３２．　　・・・１　ｍ　ｎが光電変換器で
ある。各々の光電変換器には、それぞれ分離用のダイオ
ード２１　！、　２１２．２．１．３・・・・、２１ｎ
、２２１，２２２・・・、２２ｎ、２３１，２３２・・
・２　ｍ　ｎが接続、しである。光電変換器のカソード
側は、隣接するｎ個単位毎を１つのグループとして互い
に接続し、これを行配線としである。また分離用ダイ４
−ドのカソード側は、ｒｉ個おきに隣接する各ｍ個を互
いに接続し、これを列配線としである。列配線には、読
み出し電圧（■ｔ）印加用のｎ個のスイッチング素子Ｓ
１と、アース電圧印加用のｎ個のスイッチング素子Ｓ２
を接続しである。行配線には、電荷蓄積のための電圧ｖ
ｂ印加用のｍ個のスイッチング素子Ｓ３および行選択用
のｍ個のスイッチング素子Ｓ４を接続しである。スイッ
チング素子Ｓ４の一端（出力端）は互いに接続し、この
端子に信号出力用のスイッング素子Ｓ５および接地用の
スイッチング素子Ｓ６を接続しである。スイッチング素
子Ｓ５の出力端に、増幅器ＡＭＰを接続しである。各ス
イッチング素子Ｓ１．’Ｓ２，８３．Ｓ４．Ｓ５および
Ｓ６は、制御信号のレベルがＨであるとオンし、Ｌであ
るとオフする。なお図中オーバラインを伺」すた記号は
、それを付けない記号で示される信号の相補信号を示す
。

第ｉｂ図を参照しながら動作を説明する。信号読取をし
ない状態では、Ｓｌが全てオフ、Ｓ２が全てオン、Ｓ３
が全てオン、Ｓ４が全てオフ、Ｓ５がオフ、Ｓ６がオン
している。したがって、分離用ダイオード２．ａｂ（１
≦ａ≦ｍ、］≦ｂ≦ｎ）のカソードがアースされ、光電
変換器１ａｂのカソードに電圧ｖｂが印加される。この
状態で各々の光電変換器セルに光学像に応じた電荷が蓄
積される。

第１行・第１列の光電変換セルから順次と信号読取を開
始する場合、まず行配線の第１ラインの電圧ｖｂを取り
去るとともにこのラインを出力端として選択（ψＸ１を
Ｉ−Ｉ）Ｌ、次いで所定時間後に所定周期で順次と列配
線の各ラインに電圧Ｖｔを印加（φｙｂをＨ）するとと
もにその各々のタイミングで行配線の出力端を増幅器Ａ
ＭＰに接続（φｘｒをＨ）する。第１行の信号読取が完
了すると、行配線の第１ラインに再度電圧ｖｂを印加す
るとともに、行配線の第２ラインの電圧ｖｂを取り去っ
てこれを行ラインの出力端とし、第１ラインの場合と同
様に順次と列配線の各ラインに電圧Ｖｔを印加し、以上
の動作を繰り返す。

このようにして信号を読取る場合、電荷蓄積期間中に各
光電変換セルに印加する電圧ｖｂの影響によって、各ブ
ロックに存在する寄生容量に電荷が蓄積される。この寄
生容量に蓄積された電荷は、光電変換器を信号読取状態
にすると同時に放電される。しきがって、光電変換器を
信号読取状態に設定してから直ちに信号の読取を行なう
と、寄生容量に基づく電流がノイズとして像読取信号に
含まれることになる。このため一般的には、光電変換器
を信号読取状態に設定した後、ノイズが放電されるのに
十分な時間待ってから実際の信号読取を行なうようにし
ている。

しかしながら、この待ち時間を長くすると像読取速度を
速くできないし、待ち時間を短くすれば読取信号のノイ
ズ成分が増加する。

■目的 本発明は、寄生容量に充電される電荷の放電に十分な時
間をかけて像読取信号に含まれるノイズをなくするとと
もに、待ち時間をなくして高速像読取を可能にすること
を目的とする。

■構成 像読取すなわち電荷蓄積を行なうためには、各々の光電
変換素子にバックグー１−電圧（ｖｂ）を印加して所定
のバイアス状態を作り出す必要がある。

すなわち、電荷蓄積モードでは光電変換素子および分離
用ダイオードを共に逆バイアスとし、両者の結合部の電
荷量が光以外では変化しないようにする必要があるが、
マトリクス制御の場合、信号読み出し電圧Ｖｔが周期的
に印加されるので、逆バイアスの状態を維持するために
は、バックゲート電圧ｖｂを印加しておく必要がある。

逆にいえば、信号読み出し電圧Ｖｔが印加されなければ
電圧ｖｂを印加する必要はない。

しかし従来、たとえば素子数が６４の光電変換素子をマ
トリクス制御する場合には、たとえば行配線を８本、列
配線を８木として構成してあったため、１つの行を選択
して順次８つの列を走査（Ｖｔを印加）する間に素子の
一端には比均的短い周期で必ず信号読み出し電圧Ｖｔが
印加されることになり、この間、バックゲート電圧ｖｂ
を外すことはできなかった。

そこで、たとえば素子数が６４の場合に行配線を８本、
列配線を１６本とし、列配線を８本づつ２つのグループ
に分けてそれぞれ異なる行に接続すれば、ａ行の行配線
に接続された素子グループの信号読み出しを行なう間（
Ｖｔを印加してｖｂの印加を禁止する間）にｂ行の行配
線に接続された素子グループには信号読み出し電圧Ｖｔ
が印加されないので、この期間にバックグー１〜電圧ｖ
ｂを外してもかまわない。

バックゲート電圧ｖｂを外してその端子を接地すれば、
寄生容量に蓄積された電荷が放電するので、複数グルー
プの行配線の電圧ｖｂを同時に取り去って、一方の行グ
ループに対応する列配線には信号読み出し電圧ｖｔを印
加し、他方の行グループに対応する列配線には信号読み
出し禁止電圧（たとえば接地電圧）を印加すれば、一部
の素子グループは信号読み出しモード、他の一部の素子
グループはノイズ電荷放電モー１−となる。

したがって、ノイズ電荷放電モードから直ちに信号読み
出しモードに移るように制御すれば、−性分程度の比較
的長い読み出し時間中に寄生容量からの電荷放電がでさ
、信号読み出しモードの前に特別にノイズ放電のための
時間待ちをする必要がない。

以下、図面を参照して本発明の詳細な説明する。

第２図に、実施例の回路構成を示す。第２図を参照して
説明する。第１ａ図の場合と同様に、１１１．１１２，
１１３・・・・、ｌｌｎ、１２１゜１２２・・・・１２
ｎ、１３１，１３２．・・・・１ｍｎが光電変換器であ
る。この実施例では光電変換器としてフォトダイオード
を用いている。各フォトダイオードは、第２図に示す順
に一次元配列しである。２１１，２１２．．２１３・・
・・２Ｉｎ、２２１，２２２・・・・２２ｎ、、２３１
゜２３２・・・・、２ｍｎが分離用のダイオードである
。

フォ１−ダイオードＩＮＮ（１≦ト１≦ｍ、１≦Ｎ≦ｎ
、以下同様）のカソード側に接続した回路には、第１ａ
図の場合と同様に、スイッチング素子Ｓ３およびＳ４が
備わっているが、スイッチング素子Ｓ４の出力端は２つ
のグループ（ａグループおよびｂグループ）に分かれて
互いに接続されている。

各々のグループの出力端には、スイッチング素子Ｓ５ａ
およびＳ６ａ、ならびにｓ　５　ｂおよびＳ６ｂが接続
されている。

分離用ダイオード２ＭＮのカソード側の配線は、Ｎが奇
数のもの同志、およびＮが偶数のもの同志を互いに接続
して、２Ｎのグループに分けである。

各々のグループの配線は、スイッチング素子Ｓ１ａおよ
びＳｌｂを介して直流電圧Ｖｔを出力する電源に接続さ
れ、またスイッチング素子Ｓ２ａおよびＳ２ｂを介して
アースに接続さ九でいる。スイッチング素子Ｓｌａおよ
びＳ２ａはフォトダイオード１トＩＮおよび分離用ダイ
オード２ＭＮのグループａ　（Ｎが奇数のものでなるグ
ループ、以下同様）に接続され、スイッチング素子Ｓｌ
ｂおよびＳ２ｂはＩＭＮおよび２ＭＮのグループｂ　（
Ｎが偶数のものでなるグループ、以下同様）にそれぞれ
接続されている。

各スイッチング素子Ｓｌａ、Ｓｌｂ、Ｓ２ａ、５２ｔｚ
　Ｓ３．’Ｓ４．．Ｓ５ａ、Ｓ５ｂ、Ｓ６ａおよびＳ６
ｂは、ＭＯＳタイプのトランジスタであり、この例では
制御信号入力端が高レベルＨになると導通（オン）し、
低レベルＬになると非導通（オフ）になる。各々のスイ
ッチング素子には、それぞれ図に記号で示す信号が印加
される。なお図中オーバラインを付けた記号は、それを
付けない記号で示される信号の相補信号（レベルＨ，Ｌ
が逆）を示す。

第３ａ図に、第２図の装置に印加される信号のタイミン
グを示し、また第３ｂ図に、各状態において第２図のフ
ォトダイオード１トＩＮおよび分離用ダイオード２　Ｍ
Ｎ′の端子に印加される電圧の状態を示す。

説明の都合上ここでは、第３ｂ図に左から順に示される
ような、フォトダイオードＩＭＮのカソードが接地され
分離用ダイオード２ＭＮに電圧Ｖｔが印加された状態を
第１のバイアス状態（又は信号読み出し状態）、ＩＭＮ
のカソードに電圧ｖｂが印加され２ＭＮのカソードに電
圧Ｖｔが印加された状態を第２のバイアス状態、ＩＮＮ
のカソードに電圧Ｖｂが印加され２ＭＮのカソードが接
地された状態を第３のバイアス状態、そし・て］ト！Ｎ
および２ＭＮのカソードが共に接地された状態を第４の
バイアス状態と呼ぶ。

各スイッチング素子に印加される信号に応じて、フォト
ダイオード１トＩＮおよび分離用ダイオード２ＭＮは、
第１のバイアス状態、第２のバイアス状態。

第３のバイアス状態又は第４のバイアス状態となり、こ
れらの状態が繰り返されることによって、全画素のフォ
トダイオードに対して、像に応じた電荷の蓄積と像信号
の読み出しが繰り返し行なわ才しる。

まず、各バイアス状態における信号の状態について説明
する。次の第１表に、各バイアス状態においてフ第１へ
ダイオードＩＭＮと分離用ダイオード２ＭＮとの接続点
Ｊに蓄えられる電荷Ｑ　ｊ＋接続点Ｊの電位ｖｊ、およ
びフォトダイオードＩＭＮの等価静電容量Ｃａに蓄えら
れる電荷Ｑａを示す。なお第１表番；おいて、Ｖｄはダ
イオード２ＭＮの順方向バイアス時電圧降下、Ｃｄは２
ＭＮの等価静電容旦をそれぞ九示し、またＩｐｈは光に
よってフォトダイオードＩＭＮに流れる電流を示す。

第１表 まず第１のバイアス状態になると、ＩＭＮのカソードが
接地され、アノードに２ＭＮの順方向電圧降下を差し引
いた電圧が印加される。したがってＩＭＮは逆バイアス
となり、静電容量Ｃ’ａに印加電圧に応じた所定の電荷
が蓄積される。なおこの状態では、Ｖｊ＞１Ｖｄ１であ
る。

続いて第２のバイアス状態になると、静電容量Ｃａに蓄
えられた電荷が放電しない状態でＩＭＮのカソードに電
圧ｖｂが印加されるので、電位Ｖｊが更に高くなり、こ
の電位は２ＭＮのカソード電位すなわちＶｔよりも高く
なるので、ダイオード１トＩＮおよび２ＭＮは共に逆バ
イアスになる。

ダイオードＩＮＮと２ＭＮが共に逆バイアスになると、
その状態が維持される限り、両者の接続点の電荷Ｑｊは
変化しない。ただし、ＩＭＮはフォ１−ダイオードであ
り、光が当たると電流Ｉｐｈが流れるので、電荷Ｑｊに
はＩｐｈ−ｔの変化がある。すなわち、ダイオードＩＭ
Ｎおよび２ＭＮを逆バイアスにした状態（第２のバイア
ス状態、第３のバイアス状態および第４のバイアス状態
）が電荷蓄積モードであり、この状態において、光強度
と露光時間の積に応じた電荷の変化があるので、この電
荷変化を信号として読み出すと、像信号が得られる。

７トリクス制御方式の電荷蓄積においては、信号読出し
のために複数ビン１〜に同時に読み出し電圧Ｖｔを印加
することになるが、読み出しを行なう単一ビッ１−以外
の素子は電荷蓄積モードに維持しなければならない。電
圧Ｖ［を素子の一端に印加した状態で電荷蓄積モードを
維持するためには、素子の他端に第２のバイアス状態の
ように所定の電圧（この例ではＶｂ）を印加しな番フれ
ばならなり箋。

しかし電圧ｖｂが印加されると、フォトダイオードＩＭ
Ｎのカソード側に存在する寄生容量に電荷が蓄積され、
ＩＭＮのカソード側端子を出力端に切換接続する際にこ
の電荷すなわちノイズが放電される。このノイズ電流は
微分波形であり、時間とともに小さくなるので、ＩＭＮ
のカソード側を電源端（Ｖｂ）から出力端に切換えた後
、所定時間Ｔｗ待ってから電圧Ｖｔを印加して信号読み
出し状態にセットすれば、像信号にノイズ電流の影響は
あまり現われない。Ｓ／Ｎ比（信号対雑音比）を大きく
するには時間Ｔｗを大きくすればよいが、そうすると１
ビツトを読み出す度にＴ’ｗ分余計に時間がかかるので
、高速像読取ができなくなる。

第１ａ図と第２図とを対比すると分かるように、この実
施例では分離用ダイオード２ＭＮのカソード側の引き出
し線を従来の２倍の数にし、フォトダイオードＩＭＮの
カソード側を２つのグループ（ａグループおよびｂグル
ープ）に分けである。

第３ａ図をも参照して説明する。まず、第１行第１列の
素子１１１，２１１に着目する。既に第１のバイアス状
態および第２のバイアス状態を経ているとすれば、両者
の接続点ｊには、前回の信号読み取り終了時から現在ま
での受光量に応じた電荷１ｐｈ−を等が蓄積されている
。φｘａｌがＨになると、ｌ］、Ｎのカソード側は、電
圧ｖｂが除去されグループａの出力端に接続される。

またこの時、スイッチング素子Ｓ５ａがオフ、Ｓので、
ｎ個のＩＩＮを接続する行配線等に形成された寄生容量
の電荷（ノイズ）が、Ｓ６ａを通って放電する。この状
態では、グループａのｙ側（分離用ダイオード側）に電
圧Ｖｔが印加されないので、電圧ｖｂを印加しなくとも
電荷蓄積状態が維持される。

一方第ｍ行の素子は、一端が電源端（ｖｂ）からグルー
プｂの出力端に接続され、たとえばφｙｂｌがＨとなる
読み出しタイミングで、２１１１のカソードに電圧Ｖｔ
が印加されるとどもに、１ｍｌのカソードが、スイッチ
ング素子Ｓ５ｂを介して増幅器ＡＭＰの入力端に接続さ
れる。これにより、１ｍｌのフォトダイオードに発生し
た電荷が増幅器ＡＭＰで増幅され、この信号が出力され
る。

φｘａｌがＨになってからＴ／２を経過すると、φ＜ａ
ｌがＨの状態を維持するとともにφｘｂｌがＨに、φｘ
ｂｎがＬにそれぞれ変化する。続いてφｙａｌがＨにな
り、ダイオード２１１のカソード端に電圧Ｖｔが印加さ
れて、信号読み出し状態になる。こＳ５ａがオンしてグ
ループａの出力端が増幅器ＡＭＰに接続され、Ｓ６ｂが
オンしてグループｂの出力端が接地される。ここで第１
行の素子に着目すると、φｘａｌがＨになってからＴ／
２を経過するまでの間、寄生容量からのノイズ電荷の放
電を行なっていたので、第１行の素子を信号読み出し状
態に設定しても、この行の寄生容量からはノイズ電流は
流れない。したがって、このタイミングでは一増幅器Ａ
’ＭＰにノイズを含まないＩｐｈ−ｔに応じた信号電流
が印加される。またこれと同時に、第２行の素子１２Ｎ
　・２２Ｎは第４のバイアス状態となるので、第２行の
寄生容量に蓄積された電荷が放電する。φｘｂｌがＨに
なってからＴ／２を経過すると、φｘａ２がＨ１φｘａ
ｌ　がＬにそれぞれ変化し、以下同様にＴ／２を経過す
る度に行制御信号φｘａＭおよびφｘｂＭの一方が順次
と変化する。

すなわち、この例では光電変換素子をグループａとグル
ープｂに分けてそれぞれマトリクス制御し、一方のグル
ープを寄生容量からのノイズ電荷放電モードにすると同
時に他方のグループを信号読み出しモードに設定し、こ
のモード設定をＴ／２経過毎に変えている。信号読み出
しモー１〜に設定されるのはノイズ電荷放電モートを経
てからであるので、信号読み出しモードでは寄生容量か
らのノイズ電流は流れない。グループａからのノイズ電
荷はスイッチング素子Ｓ６ａを通ってアースに流れ、グ
ループｂからのノイズ電荷はスイッチング素子ｓ６ｂを
通ってアースに流れる。

上記実施例においては、スイッチング素子Ｓ４の出力端
を２系統に分けて、そこからの出力信号を２系統のスイ
ッチング索子Ｓ５ａ°Ｓ６ａおよび５５ｂ−８６ｂで制
御しているが、たとえは第４図に示す構成でも同様に本
発明を実施しうる。

第４図を参照して説明する。この実施例では、スイッチ
ング素子Ｓ４の各々の制御入力端にアンドゲートＧａＭ
およびＧｂＭを接続し、グループａのゲー１−　Ｇ　ａ
　Ｍとグループｂのゲーｌ−ＱｂＭの各々の一入力端に
、それぞ九光電変換素子のグループａの信号読み出しタ
イミングおよびグループｂの信号読み出しタイミングに
応じた、信号出力許可信号φｅｎａおよびφｅｎｂを印
加する構成としである。

スイッチング素子Ｓ４の出力端は１系統であり、ここに
スイッチング素子Ｓ５およｉＳ６カ１接続されている。

その他の構成および信号タイミングζ±上記実施例と同
一である。

第４図に示す回路の信号タイミングを第５図番こ示す。

第４図および第５図を参照して説明する。

今、第１行の光電変換素子が信号読み出しモーＩζ、第
２行の光電変換素子がノイズ放電モー１４であるとずれ
ば、φｅｎａおよびφｘａｌは常時（Ｔ／２の期間）１
−■で、アントゲ−１−Ｇａ　ｌが開くので、第１行の
フォトダイオードのカソード側が出力端しこ接続される
。

所定のタイミングで所定列のダイオード２ＭＮのカソー
ド側に電圧ｙｔが印加さ、ｌするので、この電圧が印加
されたフォトダイオードＬＩＮからの信号電流が増幅器
ＡＭＰに印加される。また、信号φｘｂｌも常時（Ｔ／
２の期間）Ｈである力〜、第ｔ　ｆ−ｊの信号読み出し
タイミング（２ＭＮのカンードレ；電圧Ｖｔが印加され
るタイミング）では、信号φｅｎｌ＞がＬとなるので、
ゲーｌ−にｂｌが閉じ、ノイズ電流の出力端への流出が
禁市される。第２行の寄生容量に蓄えられたノイズ電荷
は、第１行の分離用ダイオードに電圧Ｖｔが印加さ才り
ないタイミングでのみ出力され、同時にこのときスイッ
チング素子Ｓ６がオンするのでノイズ電荷はアースに放
・なされる。

干犯実施例では、光電変換素子アレイを２組のそれぞれ
異なるマトリクスに分割して制御して％Ｎるが、マトリ
クスを３＃１以上としてもよい。３組とする場合の一例
を第６図に示し、この回路の信号タイミングを第７図に
示す。この実施例のようにすると、１行あたりの走査時
間が短い場合でもノーｒズ放電の時間を長くとることが
できるので、高速像読取シする場合に効果的である。

゛■効果 以上のとおり本発明によれば、複数系統の信号の読み取
りとノイズ電荷の放電とを同時に行なし）。

ノイズ電荷の放電をしてから信号読み取りをするので、
ノイズ電荷の放電に十分な時間をかけてＳ／Ｎ比を高く
しうると同時に、ノイズ放電のために信号読み取り制御
に待ち時間を設ける必要がないので、高速読み取りが可
能である。

【図面の簡単な説明】

第１ａ図は従来の光電変換素子アレイとその周辺回路を
示す回路図、第１ｂ図は第１ａ図の回路の信号を示すタ
イミングチャー１−である。 第２図、第４図および第６図は、それぞれ、本発明の一
実施例の回路構成を示す電気回路図である。 第３ａ図は第２図の回路の信号を示すタイミングチャー
ト、第３ｂ図は第２図の１組の光電変換素子と分離用ダ
イオードの各々の電圧印加状態を示すブロック図である
。 第５図は、第４図の回路の信号を示すタイミングチャー
トである。 第７図は、第６図の回路の信号を示すタイミングチャー
１〜である。 １１１４１２．１１３・・＝１ｉｎ、１２１．，１２２
．”−４ｍｎ　：フオトダイオード（光電変換素子） ２１１．２１２，２１３−＝２Ｉｎ、２２１，２２２．
＝＝＝２ｍｎ　：分離用ダイオード ５１　、Ｓ　ｌａ　、Ｓｌｂ　、Ｓ２．Ｓ２ａ　、　Ｓ
２ｂ、５３　、Ｓ４　、Ｓ５　、Ｓ５ａ　、Ｓ５ｂ、　
５６．５６ａ、Ｓ６ｂ　ニスイツチング素子 ＡＭＰ：増幅器 Ｇａｌ、Ｇｂｌ、Ｃ；ａ２．’　Ｇｂ２．Ｇａ３・・・
・・・・・Ｇ　ｂ　ｍ　：アントゲー１へ特許出願人　
株式会社　リコー

Claims (2)

【特許請求の範囲】
1. （１）光電変換素子と、該光電変換素子に接続した分離
   用ダイオードとでなる素゛子を複数備える光な変換素子
   アレイ； 光電変換索子アレイの各々の素子の一端を、複数のグル
   ープに分けて互いに接続する第１の配線； 第１の配線の各々のグループに選択的に信号読出し禁止
   電圧を印加する、第１の電圧印加手段； 第１の配線の各々のグループを選択的に信号出力端に接
   続する信号選択手段； 光電変換素子アレイの各々の素子の他端を、第１の配線
   の各々のグループに属するそれぞれ互いに対応位置にあ
   るもの同志、第１の配線の各グループ内の素子数の少な
   くとも２倍の数のグループに分けて、互いに接続する第
   ２の配線；第２の配線の各々のグループに選択的に信号
   読出し電圧を印加する第２の電圧印加手段；および 第１の電圧印加手段および第２の電圧印加手段を制御し
   て、光電変換素子アレイの各々の素子からの信号を順次
   と読み出す電子制御装置；を備える光電変換索子アレイ
   の□制御において；第１の配線に、そのうちの少なくと
   も２グループの配線に対して一部が重なるタイミングで
   順次と信号読出し禁止電圧の印加を解除し、第１の配線
   のタイミングの重なるグループのうち１つのグループの
   素子に接続された第２の配線に、順次と信号読出し電圧
   を印加することを特徴とする、光電変換素子アレイの制
   御方式。
2. （２）第２の配線が第１の配線の各グループ内素子数の
   ｎ倍のグループに分かれ、信号選択手段は、ｎ個の出力
   端を備える信号選択回路、該信号選択回路の出力端をそ
   れぞれ接地するｎグループの１要地回路、および各信号
   選択回路の出力端を信号出力端に接続するｎグループの
   出力回路を備える、前記特許請求の範囲第（１）項記載
   の光電変換素子アレイの制御方式。