JPS59190775A - 光電変換素子の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

■技術分野 本発明は光電変換素子の制御ｉこ関し、特に、光によっ
て生ずる電荷を所定時間蓄積することにより大きな信号
を得る電荷蓄積式の光電変換素子制御に関する。 ■従来技術 ファクシミリ等、像読取を行なう装置においては、多数
の光電変換器を１次元又は２次元配列した光電変換素子
アレイを用いている。一般に、この種の光電変換素子ア
レイでは配線数を最小限とし制御回路を簡単にするため
、光電変換素子のそれぞれの配線を行単位および列単位
でそれぞれまとめて接続し１行配線および列配線の各グ
ループに順次と所定電圧を印加する７１−リクス制御を
行なっている。 また、この種の光電変換器では１画素あたりの信号読取
期間が短いので、信号読取期間以外の期間で像読取すな
わち電荷蓄積を行なっており、この期間中、光電変換器
に電荷蓄積のための所定バイアス電圧を印加している。 従来の光電変換素子アレイの制御方式の一例を第１ａ図
および第１ｂ図に示す。まず第１ａ図を参照して説明す
ると、Ｉｌｌ、、１．１２，１１３・・・・・］、　１
．　ｎ　、　　１２１　、　１２２　、　　・・・、１
．２ｎ。 １３１．１３２．　　・・・］　ｍ　ｎが光電変換器で
ある。各々の光電変換器には、そ九ぞれ分ｍ用のダイオ
ード２１１．．２１２，２１．３・・・・、２Ｉｎ、２
２１，２２２・・＋、２２ｎ、２３１，２３２・・・２
　ｍ　ｎが接続しである。光電変換器のカソード側は、
隣接するｎ個単位毎を１つのグループとして互いに接続
し、これを行配線としである。また分離用ダイオードの
カソード側は、ｎ個おきに隣接する各ｍ個を互いに接続
し、これを列配線としである。列配線には、読み出し電
圧（Ｖｔ）印加用のｎ個のスイッチング素子ｓ１と、ア
ース電圧印加用のｎ個のスイッチング素子ｓ２を接続し
である。行配線には、電荷蓄積のための電圧ｖｂ印加用
のｍ個のスイッチング素子ｓ３および行選択用のｍ個の
スイッチング素子Ｓ４を接続しである。スイッチング素
子Ｓ４の一端（出力端）は互いに接続し、この端子に信
号出力用のスイソング素子Ｓ５および接地用のスイッチ
ング素子Ｓ６を接続しである。スイッチング素子Ｓ５の
出力端に、増幅器ＡＭＰを接続しである。各スイッチン
グ素子Ｓ＋、、Ｓ２．Ｓ３．Ｓ４．Ｓ５およびＳ６は、
制御信号のレベルがＨであるとオンし、Ｌであるとオフ
する。なお図中オーバラインを付けた記号は、それを付
けない記号で示される信号の相補信号を示す。 第１ｂ図を参照しながら動作を説明する。信号読取をし
ない状態では、Ｓｌが全てオフ、Ｓ２が全てオン、Ｓ３
が全てオン、Ｓ４が全てオフ、Ｓ５がオフ、Ｓ６がオン
している。したがって、分離用ダイオード２ａｂ（１≦
ａ≦ｍ、１≦ｂ≦ｎ）のカソードがアースされ、光電変
換器１ａｂのカソードに電圧ｖｂが印加される。この状
態で各々の光電変換器セルに光学像に応じた電荷が蓄積
される。 第１行・第１列の光電変換セルから順次と信号読取を開
始する場合、まず行配線の第１ラインの電圧ｖｂを取り
去るとともにこのラインを出力端として選択（φｘ１を
Ｈ）し１次いで所定時間後に所定周期で順次と列配線の
各ラインに電圧Ｖｔを印加（φｙｂをＨ）するとともに
その各々のタイミングで行配線の出力端を増幅器ＡＭＰ
に接続（φｘｒをＨ）する。第１行の信号読取が完了す
ると、行配線の第１ラインに再度電圧ｖｂを印加すると
ともに、行配線の第２ラインの電圧ｖｂを取り去ってこ
れを行ラインの出力端とし、第１行の場合と同様に順次
と列配線の各ラインに電圧Ｖｔを印加し、以上の動作を
繰り返す。 このようにして信号を読取る場合、電荷蓄積期間中に各
光電変換セルに印加する電圧ｖｂの影響によって、各ブ
ロックに存在する寄生容量に電荷が蓄積される。この寄
生容量に蓄積された電荷は、光電変換器を信号読取状態
にすると同時に放電される。したがって、光電変換器を
信号読取状態に設定してから直ちに信号の読取を行なう
と、寄生容量に基づく電流がノイズとして像読取信号に
含まれることになる。このため一般的には、光電変換器
を信号読取状態に設定した後、ノイズが放電されるのに
十分な時間待ってから実際の信号読取を行なうようにし
ている。 しかしながら、この待ち時間を長くすると像読取速度を
速くできないし、待ち時間を短くすわば読取信号のノイ
ズ成分が増加する。 また、一般に光電変換素子には光が当たらない状態でも
比較的かさな電流（暗電流すなわちノイズ）が流れるた
め、出力信号をそのまま光強度に対応伺けると読み取り
誤差を生ずる。しかし、この暗電流は周囲温度等に応じ
て変化するため、単純に電流の加算、減算等を行なって
も正確に信号レベルの補償をすることはできない。 ■目的 本発明は、暗信号レベルが変動する場合でも正確に信号
成分のみを抽出することを第１の目的とし、光電変換素
子をマトリクス駆動する場合に各々の配線等の寄生容量
に充電される電荷の放電によす生ずるノイズを信号から
排除するとともに、待ち時間をなくして高速像読取を可
能にすることを第２の目的とする。 ■構成 光電変換素子を電荷蓄積モードで制御する場合、各光電
変換素子ユニットに蓄積される電荷は、光強度に電荷蓄
積時間を乗じたものとなる。この電荷を信号として読み
出す場合には、蓄積された電荷に暗信号レベルが加算さ
れた信号レベルが出力される。信号成分に着目すると、
そのレベルは電荷蓄積を行なった時間に比例するので、
もしこの時間が極めて短かければ、光強度にかかわらず
信号レベルは零になる。しかし、電荷蓄積時間が非常に
短い場合でも暗電流のレベルはほとんど変わらない。 したがって、たとえば２種の電荷蓄積時間を設定し、そ
の一方は比較的長く、他方は比較的短くすると、長い電
荷蓄積時間を設定した場合には本来の信号レベルに暗信
号レベルを加算したレベルが出力され、短い電荷蓄積時
間を設定した場合には暗信号レベルのみが出力されるか
ら、両者の差を出力信号とすれば、その出力信号には暗
信号成分は含まれない。 光電変換素子を多数配列しそれらをマトリクス駆動する
場合、像読取すなわち電荷蓄積を行なうためには、各々
の光電変換素子にバックゲート電圧（Ｖｂ）を印加して
所定のバイアス状態を作り出す必要がある。すなわち、
電荷蓄積モードでは光電変換素子および分離用ダイオー
ドを共に逆バイアスとし、両者の結合部の電荷量が光以
外では変化しないようにする必要があるが、マトリクス
制御の場合、信号読み出し電圧Ｖｔが周期的に印加され
るので、逆バイアスの状態を維持するためには、バンク
ゲート電圧ｖｂを印加しておく必要がある。逆にいえば
、信号読み出し電圧Ｖｔが印加されなければ電圧ｖｂを
印加する必要はない。 しかし従来、たとえば素子数が６４の光電変換素子をマ
トリクス制御する場合には、たとえば行配線を８本、列
配線を８本として構成してあったため、１つの行を選択
して順次８つの列を走査（Ｖｔを印加）する間に素子の
一端には比均的短い周期で必ず信号読み出し電圧ｖｔが
印加されることになり、この間、バックゲート電圧Ｖ）
）を外すことはできなかった。 そこで、たとえば素子数が６４の場合に行配線を８本、
列配線を１６本とし、列配線を８本づつ２つのグループ
に分けてそれぞれ異なる行に接続すれば、ａ行の行配線
に接続さＩｔた素子グループの信号読み出しを行なう間
（Ｖｔを印加してｖｂの印加を禁止する間）にｂ行の行
配線に接続された素子グループには信号読み出し電圧Ｖ

【が印加されないので、この期間にバックゲート電圧ｖ
ｂを外してもかまわない。 バックゲート電圧ｖｂを外してその端子を接地すれば、
寄生容量に蓄積された電荷が放電するので、複数グルー
プの行配線の電圧ｖｂを同時に取り去って、一方の行グ
ループに対応する列配線には信号読み出し電圧Ｖｔを印
加し、他方の行グループに対応する列配線には信号読み
出し禁止電圧（たとえば接地電圧）を印加す九ば、一部
の素子グループは信号読み出しモード、他の一部の素子
グループはノイズ電荷放電モードとなる。 したがって、ノイズ電荷放電モードから直ちに信号読み
出しモードに移るように制御すれば、−骨分程度の比較
的長い読み出し時間中に寄生容量からの電荷放電ができ
、信号読み出しモードの前に特別にノイズ放電のための
時間待ちをする必要がない。 以下、図面を参照して本発明の詳細な説明する。 第２図に、実施例の回路構成を示す。第２図を参照して
説明する。第３．　ａ図の場合と同様に、］ＩＩ、１１
２，１１３・・・・、ｌｌｎ、１２１゜１２２・・・・
１２ｎ、１３１，１３２．　　・・・・１ｍｎが光電変
換器である。この実施例では光電変換器としてフォ１−
ダイオードを用いている。各フォトダイオードは、第２
図に示す順に一次元配列しである。２１１，２１２，２
１３・・・・２Ｉｎ、２２１，２２２・・・・２２ｎ、
２３１゜２３２・・・・、２ｍｎが分離用のダイオード
である。 フォトダイオードＩＭＮ（１≦阿≦ｍ、１≦Ｎ≦ｎ、以
下同様）のカソード側に接続した回路には、第１ａ図の
場合と同様に、スイッチング素子Ｓ３およびＳ４が備わ
っているが、スイッチング素子Ｓ４の出力端は２つのグ
ループ（８グループおよびｂグループ）に分かれて互い
に接続されている。 ａグループの出力端にはスイッチング素子Ｓ５ａおよび
Ｓ６ａが接続され、ｂグループの出力端にはスイッチン
グ素子Ｓ５ｂおよびＳ６ｂが接続されている。 スイッチング素子Ｓ５ａおよびＳ５ｂの出力端には、そ
れぞれ、電流増幅器ＡＭＩおよびＡ　Ｍ　２　カ接続さ
れ、電流増幅器ＡＭＩの出力端とＡＭ２の出力端が、差
動増幅器ＤＦＡのそれぞれ異なる入力端に接続されてい
る。スイッチング素子Ｓ６ａおよびＳ６ｂの一端は、そ
れぞれアースに接続されている。 分離用ダイオード２ＭＮのカソード側の構成は第１ａ図
のものと同一であり、各列毎に互いに接続され讐・各々
のラインに、一端が電源ラインＶｔに接続されたスイッ
チング素子Ｓ１と一端がアースラインに接続されたスイ
ッチング素子Ｓ２が接続されている。 第３ａ図に、第２図の電気回路に印加される信号のタイ
ミングを示し、また第３ｂ図に、各状態において第２図
のフ第１へダイオードＩＭＮのカソードおよび分離用ダ
イオード２ＭＮのカソードに印加される電圧の状態を示
す。 説明の都合上ここでは、第３１３図に左から順に示され
るような、フォトダイオードＩＭＮのカソードが接地さ
れ分離用ダイオード２ＭＮに電圧Ｖｔが印加された状態
を第１のバイアス状態（又は信号読み出し状ａ）、ＩＭ
Ｎのカン−１ごに電圧Ｖ　ｂが印加され２ＭＮのカソー
ドに電圧Ｖｔが印加された状態を第２のバイアス状態、
ＩＭＮのカソードに電圧Ｖｂが印加され２ＭＮのカソー
ドが接地された状態を第３のバイアス状態、そしてＩＭ
Ｎおよび２ＭＮのカソードが共に接地された状態を第４
のバイアス状態と呼ぶ。 各スイッチング素子に印加される信号に応じて、フォト
ダイオードＩＮＮおよび分離用ダイオード２ＭＮは、第
１のバイアス状態、第２のバイアス状態。 第３のバイアス状態又は第４のバイアス状態となり、こ
れらの状態が繰り返されることによって、全画素のフォ
トダイオードに対して、像に応した電荷の蓄積と像信号
の読み出しが繰り返し行なわれる。 まず、各バイアス状態における信号の状態について説明
する。次の第１表に、各バイアス状態においてフォ１へ
ダイオード］、ＭＮと分離用ダイオード２ＭＮとの接続
点Ｊに蓄えられる電荷Ｑ　Ｊ　＋接続点Ｊの電位Ｖ　Ｊ
　＋およびフォトダイオ−１−ＩＭＮの等価静電容量Ｃ
ａに蓄えられる電荷Ｑａを示す。なお第１表において、
Ｖｄはダイオード２ＭＮの順方向バイアス時電圧降下、
Ｃｄは２ＭＮの等価静電容量をそれぞれ示し、またＩｐ
ｈは光によってフォトダイオードＩＭＮに流れる電流を
示す。 第１表 まず第１のバイアス状態になると、ＩＭＮのカソードが
接地され、アノードに２ＭＮの順方向電圧降下を差し引
いた電圧が印加される。したがってＩＭＮは逆バイアス
となり、静電容量Ｃａに印加電圧に応じた所定の電荷が
蓄積される。なおこの状態では、Ｖｊ＞１Ｖｄｌである
。 続いて第２のバイアス状態になると、静電容ｉｃａに蓄
えられた電荷が放電しない状態でＩＭＮのカソードに電
圧ｖｂが印加されるので、電位Ｖｊが更に高くなり、こ
の電位は２ＭＮ０カソード電位すなわちＶｔよりも高く
なるので、ダイオード１．ＭＮおよび２ＭＮは共に逆バ
イアスになる。 ダイオード］、ＭＮと２ＭＮが共に逆バイアスになると
、その状態が維持される限り、両者の接続点の電荷Ｑｊ
は変化しない。ただし、ＩＮＮはフォトダイオードであ
り、光が当たると電流Ｉｐｈが流れるので、電荷Ｑｊに
はＩｐｈ−ｔの変化がある。すなわち、ダイオードＩＭ
Ｎおよび２ＭＮを逆バイアスにした状態（第２のバイア
ス状態、第３のバイアス状態および第４のバイアス状態
）が電荷Ｍ積モードであリ、この状態において、光強度
と露光時間の積に応じた電荷の変化があるので、この電
荷変化を信号として読み出すと、像信号が得られる。 マトリクス制御方式の電荷蓄積においては、信号読出し
のために複数ビットに同時に読み出し電圧Ｖｔを印加す
ることになるが、読み出しを行なう単一ビット以外の素
子は電荷蓄積モードに維持しなければならない。電圧Ｖ
ｔを素子の一端に印加した状態で電荷蓄積モードを維持
するためには、素子の他端に第２のバイアス状態のよう
に所定の電圧（この例ではｖｂ）を印加しなければなら
ない。 第３ａ図をも参照して動作を説明する。この例では、行
配線すなわちフォトダイオードＩＭＮのカソード側に接
続されたスイッチング素子Ｓ３およびＳ４に、それぞれ
のパルス幅の半分（Ｔ／２）相当、互いに位相のずれた
パルス信号がφｘ１．φＸ２、φＸ３・・・と順次に印
加され、これが繰り返される。−〇方、列配線すなわち
分離用ダイオード２ＭＮのカソード側に接続されたスイ
ッチング素子Ｓ１およびＳ２に、行配線側のスイッチン
グ素子Ｓ４のそれぞれに印加される信号のパルス幅の半
分（Ｔ／２）の時間内にＴ　／　２　ｎ相当それぞれ位
相のずれたｎ個のパルス信号が印加され、これが繰り返
される。 時間ｔｌにおける第２行、第１列のフォ１へダイオード
１２１に着目すると、前回この素子の信号読み取りが終
了した時点から（ｍ−１）　　・Ｔ／２の時間が経過し
ており、この間、フォトダイオード１２１および分離用
ダイオード２２１は電荷蓄積状態にバイアスされていた
ので、両者の接合部には光の強度に応じた信号電荷が蓄
えられている。 時間ｔ１において信号φｙ１がＨになると、電荷蓄積ユ
ニット１２１・２２１は第１のバイアス状態すなわち信
号読み出し状態になるので、蓄積されていた信号電荷が
ｂグループの出力端に読み出される。電圧Ｖｔが印加さ
れた信号読み出し状態においては、信号φｘｒがＨとな
りスイッチング素子Ｓ５ｂがオンし、読み出された電荷
は増幅器ＡＭ２に流れる。このとき流れる電流は、信号
電流と暗電流を含む。 また、時間ｔ１における第１行、第１列のフォトダイオ
ード１１１に着目すると、時間ｔｌより時間Ｔ／２だけ
前のタイミングし０で印加された信号φｙ１によってそ
れまでに蓄積された電荷は放電し、時間ｔｏから新たに
電荷蓄積状態にバイアスされている。したがって、時間
ｔ１において電荷蓄積ユニットＪ】１・２１１には光の
強度と時間Ｔ／２とに応じた電荷が蓄積されていること
になるが、ｍ　−Ｌ　＞＞　１でありこの蓄積電荷は略
零とみなせので、このとき流れる電流は暗電流のみであ
る。この電流はスイッチング素子Ｓ４を介してａグルー
プの出力端に読み出される。時間ｔ１のタイミングでは
、スイッチング素子Ｓ５ａがオンし、読み出された暗電
流は電流増幅器ＡＭＩに印加される。 すなわち、時間ｔ１においては増幅器ＡＭＩがａグルー
プのフォトダイオード１１１の暗電流を増幅すると同時
に、増幅器ＡＭ２がｂグループのフォトダイオード２１
１の信号電流および暗電流を増幅する。したがって、差
動増幅器ＤＦＡの出力には両者のレベルの差が得られる
。 この種のフォトダイオードアレイにおいては、各々のフ
ォトダイオード間で多少の特性（たとえば暗電流）のば
らつきは存在するが、そのばらつきは比較的小さく、し
かも暗電流の温度等に応じた変化は全てのフォトダイオ
ードで同一の方向の変化である。つまり、異なる光電変
換素子の暗電流を所定の光電変換素子の暗電流に置き換
えても大きな誤差は生じない。 したがって、差動増幅器ＤＦＡの出力に得られる信号の
レベルは、本来の信号レベルであり、暗電流の成分を含
まない。 第４図に、本発明のもう１つの実施例を示す。 第４図を参照して説明する。この実施例では、分離用ダ
イオード２ＭＮのカソード側に接続された列配線は、各
列毎にａグループとｂグループの２つに分かれ、全体で
２０のグループに分かれている。 列配線の各々のグループに、スイッチング素子Ｓ１ａ又
はＳｌｂを介して電源ラインＶｔが接続され、スイッチ
ング素％Ｓ２ａ又はＳ２ｂを介してアースラインが接続
されている。 また、各フォトダイオードＩＮＮのカソード側に接続さ
れた行配線の各々に接続されたスイッチング素子Ｓ４の
出力端は、行阿がｐ　（ｐ　＝　１．−ｍ／　４、以下
同様）の第１グループ、１十Ｐの第２グループ、２＋Ｐ
の第３グループおよび３＋ｐの第４グループに分かれて
いる。各々のグループには、スイッチング素子５５ａ−
８６８，５５ｂ−８６ｂ。 ５５ｃｍ５６ｃおよび５５ｄ−３６ｄが接続されている
。スイッチング素子Ｓ５’ａとＳ５ｂの出力端は電流増
幅器ＡＭＩの入力端に共通に接続されており、スイッチ
ング素子Ｓ５ｃとＳ５ｄの出力端は電流増幅器ＡＭ２の
入力端に共通に接続されている。 まず概略動作を説明する。各々のフォトダイオードＩＭ
Ｎのカソード端にバックゲート電圧ｖｂが印加される場
合、各々の行グループに存在する寄生静電容量に電荷が
充電される。この充電された電荷は、フォトダイオード
ＩＭＮのカソード端から電圧ｖｂを取り去ってこの端子
を任意の部分に接続することにより放電する。したがっ
て、各々のフォトダイオードからの信号電荷読み出しを
、バックゲート電圧ｖｂを外した直後に行なうと、信号
電荷に寄生容量からの放電電荷が重畳することになる。 寄生容量からの放電電流は微分波形であるので、放電開
始からある程度時間が経過すればこれの影響はなくなる
。しかし、このような待ち時間を設けると、全体の信号
読み出し時間が長くなり高速画像読み取りができない。 バックゲート電圧ｖｂを印加するのは、既に述べたよう
に、信号読み出し電圧Ｖｔが印加される場合でも、信号
読み出しをしない画素については電荷蓄積状態を維持す
るためである。 そこで、この実施例では、電荷読み出し電圧Ｖｔを印加
する列配線を通？ｉｔの２倍のクループに分け、ａグル
ープ（行）とｂグループ（行）とで電圧■ｔを印加する
タイミングをずらすことにより、同じタイミングで２つ
の行配線（ａグループおよびｂグループ）から電圧ｖｂ
を取り去ることを可能にしている。これにより、更に、
一方の行配線に接続された電荷蓄積ユニットを寄生容量
からのノイズ電荷放電モードとし、他方の電荷蓄積ユニ
ットを信号電荷読み出しモードとして動作させ、ノイズ
電荷放電モードに続いて信号電荷読み出しモードを設定
することにより、（ｎ号電荷読み出しモードでは寄生容
量からのノイズ電荷が出力されないようにしている。 第５図に、第４図の回路に印加される各々の信号のタイ
ミングの一例を示す。なお、この実施例で信号の符号中
に示されるｋはｎ　／　２であり、ｊはｍ　／　２であ
る。第５図をも参照しながら回路動作を説明する。 第１行、第２行、第３行および第４行の各々の第１列の
電荷蓄積ユニット１１１・２１１，１２１・２２１．１
．３１・２３１および１４１・２４１に着目する。時間
ｔ１において、φｘａｌがＨとなり、この信号が印加さ
れるスイッチング素子Ｓ４の１つがオンし、相補信号が
印加されるＳ３の１つがオフする。これにより、フォト
ダイオード１１１のカソード端がａグループ出力端に接
続され、しかも信号φｘｒがしてあるので、スイッチン
グ素子Ｓ６ａがオンしてフォトダイオード＋−１１のカ
ソードは接地される。 したがって、第１行の寄生容量に蓄積された電荷は、こ
のタイミングでアースに放電する。しかし、このタイミ
ング（１＋からＴ／４の間）では電圧ｖｔが分離用ダイ
オード２】１のカソード側に印加されないので、電荷蓄
積ユニットＩ　＋、　１・２１１は電荷（信号）蓄積状
態にある。なおこのタイミングにおいては、信号φｘｂ
ｌ　、φｘａ２およびφＸｂ２がＬであるから他の電荷
蓄積ユニット（ｍ行を除く）にはバックゲート電圧ｖｂ
が印加されている。 次に時間ｔ２において、信号φｘａｌは■１の状態を持
続し、信号φｘｂｌが新たにＨに反転する。このタイミ
ングでは、電荷蓄積ユニノ１へ１２１・２２１は時間ｔ
１における電荷蓄積ユニツｌ−］、　１１・２１１の場
合と同様に動作する。またこの時、信号φｙｂｔがＨと
なり、電荷蓄積ユニット１２１・２２１に信号電荷読み
出し電圧Ｖｔが印加されるので、ユニット１２１・２２
１から信号電荷が読み出される。 各電荷蓄積ユニットからの信号読み取り周期はｍ・Ｔ／
４であり、後述するように１回の信号読み取り期間に２
回の信号読み出し動作をするので、時間ｔ２以前で最後
に信号読み出し動作を行なってから時間ｔ２に達するま
でには、ＴＬ（＝（ｍ−２）・Ｔ／４）の時間が経過し
ている。すなわちその比較的長い時間ＴＬの間、ユニツ
Ｉ−１１１・２１１は電荷蓄積状態にあったことになる
ので、時間ＴＬと受光強度に応じた信号電荷が読み出さ
れる。 また、電荷蓄積ユニット１１１・２１１は、時間ｔ１で
電圧ｖｂを取り去ってからＴ、／２の時間が既に経過し
ているので、ユニット１１１・２１１に接続される行す
なわち第１行の行配線等に形成された寄生容量に蓄えら
ｈたノイズ電荷は、ｔ２においては完全に放電している
ので、ｔ２で読み出される信号中には含まれない。この
タイミングｔ２では、信号φｘｒがＨであり、スイッチ
ング素子Ｓ５ａがオンするので、読み出された信号電荷
は増幅器ＡＭＩに流れる。 次に時間ｔ３において、信号φｘａｌおよびφｘｂｌは
Ｈの状態を持続し、新たに信号φｘａ２が１１となる。 このタイミングでは、電荷蓄積ユニツ１−１２１・２２
１および１３１・２３１は、それぞれ時間ｔ２における
ユニツＩ−１１，］・２１１および１２１・２２１の場
合と同様の動作をする。またこの時、信号φｙａｌがＬ
のままであるので、電荷蓄積ユニ７＋１１１・２１１は
、電荷蓄積状態にある。 次に時間ｔ４において、信号φｘａ１．　、φｘｂｌお
よびφｘａ２はＨの状態を持続し、新たに信号φＸ））
２がＨになる。このタイミングでは、電荷蓄積ユニット
１２１・２２１，１３１・２３＋および１４１・２４１
が、それぞれ時間ｔ３における電荷蓄積ユニット１１１
・２１１，１２１・２２１．および１３１・２３１の場
合と同様の動作をする。またこの時、信号φｙａｌがＨ
となり、電荷蓄積ユニット１１１・２１１は電荷読み出
しモードになる。 電荷蓄積ユニツｌ−１１］　・２１１に着目すると。 時間ｔ４以前では、時間ｔ２において電荷読み出しを行
なった後Ｔ／２の期間電荷蓄積モードになっていたので
、時間ｔ４においては、時間１゛／２と受光強度とに応
じた電荷が読み出されることになる。しかしながら、ｍ
　−１＞＞　１であるのでこの時間Ｔ／２は非常に短く
、この時の電荷量は略零とみなしうる。ただし、この場
合でも所定レベルの暗電流が流れる。 このタイミングｔ４における、各電荷蓄積ユニットの状
態に注目すると、電荷蓄積ユニット１４１・２４１はス
イッチング素子Ｓ６ｄを介して寄生容量からのノイズ電
荷をアースに放電し、電荷蓄積ユニット１３１・２３１
は時間Ｔ　Ｌとこのユニノ１−の受光強度とに応した電
荷および暗電流をスイッチング素子Ｓ５ｃを介して増幅
器ＡＭ３に印加し、電荷蓄積ユニッＩ−１２１・２２１
は短時間の電荷蓄積状態にあり、電荷蓄積ユニット１．
１１・２１　、■は上述のようにスイッチング素子Ｓ５
ａを介して暗電流を増幅器ＡＭＩに印加している。すな
わち、差動増幅器ＤＦＡの出力端には、寄生容量に蓄積
されるノイズ電荷、およびフ第１・ダイオ−１：′自体
に生ずる暗信号の影響を受けない本来の信号レベルが出
力される。 更に、時間が′「／４を経過する毎に各々の行の動作状
態がシフトし、ｍ−Ｔ／４の周期で上記と同一の動作を
順次繰り返す。 なお図示しないが、上記２つの実施例において、信号出
力端には積分器が接続される。 上記実施例においては、隣接する行の同一列の電荷蓄積
ユニツ１への暗信号で目標とする画素信号を出力する電
荷蓄積ユニットの信号のレベルを補正しているが、同一
の電荷蓄積ユニノ１へに対して続けて２回の信号読み出
しを行なうようにしても同様に信号レベルを補正しうる
。その場合には、たとえば第６図に示す構成とすればよ
い。第６図を参照すると、増幅器ＡＭＰの出力端に２つ
のスイッチング素子Ｓ５ａおよびＳ５ｂを接続し、その
各々を別々の積分器の入力端に接続して、２つの積分器
の出力端を差動増幅器ＤＦＡの異なる入力端に接続しで
ある。 第６図の回路に印加される信号のタイミングを、第７図
に示す。第７図をも参照して説明する。１組の電荷蓄積
ユニット１１１・２１１に着目する。 信号φｘ１の立ち上がりのタイミングから所定時間後に
信号φｙ１に第１のパルスが呪われる。この第１のパル
スが印加されるまでの比較的長い期間、電荷蓄積ユニッ
ト１１１・２１１は電荷蓄積状態にあるので、第１のパ
ルスが印加されると、この期間に蓄積された光強度と時
間とに応じた電荷および暗信号が読み出される。また、
このタイミングで、信号φｘｒａがＨとなるのでスイッ
チング素子Ｓ５ａがオンし、読み出された信号電荷は一
方の積分器に印加される。 信号φｙ１には、第１のパルスに続いてすぐに第２のパ
ルスが印加される。このタイミングで電荷蓄積ユニット
１１１・２１１は再度電荷読み出し状態となるが、第１
のパルスが印加されなくなってから第２のパルスが印加
されるまでの電荷蓄積状態となる期間が非常に短いので
、このタイミングで読み出される信号レベルは暗信号レ
ベルとみなしうる。 また、この第２のパルスが印加されるタイミングで同時
に信号φｘｒａがり、φｘｒｂがＨとなるので、暗信号
は他方の積分器に印加される。第１のパルスと第２のパ
ルスのパルス幅は等しくしであるので、第２のパルスの
印加が終了した時点で、２つの積分器の出力端のレベル
の差を読み取れば、暗信号レベルを含まない本来の信号
レベルが得られる。２つの積分器の積分値は、信号読み
取りが完了した時点でリセットされる。 上記実施例では、光電変換素子アレイをマトリクス制御
する場合について説明したが、必ずしもマトリクス制御
を行なう必要はない。また、第６図に示すような構成で
あれば、光電変換素子は単一のものであってもよい。な
お本発明は、各実施例の細部の構成および各制御信号等
のタイミングを任意に変更しても実施しうる。

【図面の簡単な説明】

第１ａ回は従来の光電変換素子アレイとその周辺回路を
示す回路図、第１ｂ図は第１ａ図の回路の信号を示すタ
イミングチャートである。 第２図、第４図および第６図は、それぞれ、本発明の一
実施例の回路構成を示す電気回路図である。 第３ａ図は第２図の回路の信号を示すタイミングチャー
ト、第３ｂ図は第２図の１組の電荷蓄積ユニツ１−の各
々の状態における電圧印加状態を示すブロック図である
。 第５図は、第４図の回路の信号を示すタイミングチャー
トである。 第７図は、第６図の回路の信号を示すタイミングチャー
トである。 １１１、．１１２，１１３・・・・ｌｌｎ、１２１，１
．２２．・・・・１ｍｎ　：フォトダイオート（光電変
換素子） ２１１．２１２，２１３・・・・２Ｌｎ、２２］、、２
２２．・・・・２ｍｎ　：分離用ダイオード Ｓｌ、　、Ｓｌａ　、Ｓｌｂ　、Ｓ２．Ｓ２ａ　、　Ｓ
２ｂ　、　Ｓ３．Ｓ４　、Ｓ５　、　Ｓ５ａ　、　Ｓ５
ｂ、　Ｓ５ｃ、　Ｓ５ｄ、５６．Ｓ６ａ、Ｓ６ｂ、Ｓ６
ｃ、Ｓ６ｄ　ニスイツチング素子ＡＭＰ、ＡＭＩ、ΔＭ
２：増幅器 ＤＦＡＣ差動増幅器 特許出願人　株式会社　リコー

Claims (6)

【特許請求の範囲】
1. （１）光電変換素子と、該光電変換素子に接続した分離
   用ダイオードとでなる電荷蓄積ユニット；前記電荷蓄積
   ユニットの一端に電荷読み出し禁止電圧を印加する第１
   の電圧印加手段；前記電荷蓄積ユニットの一端を信号出
   力端に接続するスイッチ手段； 前記電荷蓄積ユニットの他端に電荷読み出し電圧を印加
   する第２の電圧印加手段；および前記第１の電圧印加手
   段、前記スイッチ手段および前記第２の電圧印加手段を
   制御して、電荷蓄積ユニットを電荷蓄積状態又は電荷読
   み出し状態に設定する電子制御装置； を備え、１回の信号読み取りについて、複数回の電荷蓄
   積および電荷読み出しをするとともに、その電荷蓄積時
   間を少なくとも２種とし、第１の電荷蓄積時間を設定し
   た時の読み出し電荷と第２の電荷蓄積時間を設定した時
   の読み出し電荷とに応じた信号を出力する、光電変換素
   子の制御方式。
2. （２）第１の電荷蓄積時間を設定した時の読み出し電荷
   と第２の電荷蓄積時間を設定した時の読み出し電荷との
   差に応じた信号を出方する、前記特許請求の範囲第（１
   ）項記載の光電変換素子の制御方式。
3. （３）光電変換素子と、該光電変換素子に接続した分離
   用ダイオードとでなる電荷蓄積ユニットを複数備える光
   電変換素子アレイ７ 光電変換素子アレイの各々の電荷蓄積ユニットの一端を
   、複数のグループに分けて互いに接続する第１の配線； 第１の配線の各々のグループに選択的に電荷読み出し禁
   止電圧を印加する、第１の電圧印加手段； 第１の配線の各々のグループを選択的に信号出力端に接
   続する信号選択手段霊 光電変換素子アレイの各々の電荷蓄積ユニットの他端を
   、複数のグループに分けて互いに接続する第２の配線； 第２の配線の各々のグループに選択的に電荷読み出し電
   圧を印加する第２の電圧印加手段；および 第１の電圧印加手段、信号選択手段および第２の電圧印
   加手段を制御して、光電変換素子アレイの各々の電荷蓄
   積ユニットを順次と電荷蓄積状態又は電荷読み出し状態
   に設定する電子制御装置： を備え、１つの電荷蓄積ユニットからの１回の信号読み
   取りについて、複数回の電荷蓄積および電荷読み出しを
   するとともに、その電荷蓄積時間を少なくとも２種とし
   、第１の電荷蓄積時間を設定した時の読み出し電荷と第
   ２の電荷蓄積時間を設定した時の読み出し電荷とに応じ
   た信号を出力する、前記特許請求の範囲第（１）項記載
   の光電変換素子の制御方式。
4. （４）１つの電荷蓄積ユニットからの１回の信号読み取
   りについて、第１の電荷蓄積時間を設定した第１の電荷
   蓄積ユニットからの読み出し電荷と、第２の電荷蓄積時
   間を設定した第２の電荷蓄積ユニットからの読み出し電
   荷とに応じた信号を出力する前記特許請求の範囲第（３
   ）項記載の光電変換素子の制御方式。
5. （５）第１の電荷蓄積時間を設定した時の読み出し電荷
   と第２の電荷蓄積時間を設定した時の読み出し電荷との
   差に応じた信号を出力する、前記特許請求の範囲第（３
   ）項又は第（４）項記載の光電変換素子の制御方式。
6. （６）第２の配線は、第１の配線の各グループに接続さ
   れたユニット数の少なくとも２倍の数のグループに分か
   れて、第１の配線の各々のグループに属するそれぞれ互
   いに対応位置にある電荷蓄積ユニット同志を接続し、第
   １の配線の少なくとも４グループの配線に対して一部が
   重なるタイミングで順次と電荷読み出し禁止電圧の印加
   を解除し、第１の配線のタイミングの重なるグループの
   うち２つのグループの電荷蓄積ユニットに接続された第
   ２の配線に順次と電荷読み出し電圧を印加する、前記特
   許請求の範囲第（３）項記載の光電変換素子の制御方式
   。