JP2003518798A - ダイオードマルチプレクサ回路及びこれを組み込んだ電子装置 - Google Patents

Abstract

(57)【要約】 個々の入力ライン（２；１０１）によって運ばれた複数の電流入力のうちの選択された１つを共通出力部に切り替えるマルチプレクサ回路を開示する。前記回路は、入力ラインごとに、各入力ラインと共通端子との間に設けられたダイオードクランプ（５；１０４）及び遮断手段（１０；１０９）を具える。前記ダイオードクランプ（５；１０４）は、電圧を前記クランプ端子に、前記ダイオードクランプのダイオード（８，９；１０７，１０８）が順バイアスされ、前記入力ライン（２；１０１）を、前記入力ラインから前記共通出力部への電流の伝播を防ぐ第１電圧に保持するように印可する第１モードと、前記電圧を前記クランプ端子に、前記ダイオードクランプのダイオードが逆バイアスされ、前記入力ラインから前記共通出力部への電流の伝播が許可されるように印可する第２モードとにおいて動作可能である。前記ダイオードクランプに関して２つのダイオードのみが、前記電流入力の切り換えを制御するために必要であり、前記スイッチは電流オフセットを出力に導入しない。

Description

【発明の詳細な説明】

【０００１】 本発明は、信号を切り替えるマルチプレクサ回路と、これを含む電子装置とに
関する。より特に、本発明は、行及び列において配置された電気素子のアレイか
らの、またはこの電気素子のアレイへの信号を切り替えるマルチプレクサ回路と
、これらと共に使用するマルチプレクサ列とに関する。とくに、しかし排他的に
ではなく、前記電気素子は、画像又は指紋センサアレイの画素を形成し、これら
の画素はダイオードを含んでもよい。

【０００２】 フォトダイオードを含む画素を有する光センサアレイは、例えば、WO９７／２
５７７９に記載のように既知である。スイッチング素子としてダイオードを有し
、該アレイと接触する指紋の輪郭にしたがって変化し得る電荷を格納する容量性
素子を有する指紋センサアレイも既知である。各々の場合において、高められた
空間解像度が、画素のサイズを縮小することによって達成される。しかしながら
、前記アレイへの外部接続は、画素間隔が減少するにつれて困難になる。

【０００３】 高解像度アレイにおける画素の行又は列への外部接続にマルチプレクサ回路を
使うことは既知である。各マルチプレクサ回路は、多数の入力部を単一の出力部
にリンクし、前記外部出力部を与えてもよい。外部接続部は、行又は列ごとには
必要ないが、各マルチプレクサ回路の出力部のみに設けてもよい。前記マルチプ
レクサ回路の制御に必要な外部導体を、前記アレイに関係するすべてのマルチプ
レクサ回路間で共有し、制限された数の追加の外部接続部のみが制御目的に必要
になるようにすることができる。このようにして、前記アレイに必要な外部接続
部の合計数を、前記マルチプレクサ回路の使用によって大幅に減少することがで
きる。

【０００４】 ダイオードのみから形成されたマルチプレクサ回路も既知であり、これをここ
ではダイオードマルチプレクサ回路と呼ぶ。前記マルチプレクサ回路におけるス
イッチング装置としてのダイオードの使用は、共通プロセスによって製造される
ダイオードベース画素アレイ及びマルチプレクサ回路を同じ基板において結合す
る装置の集積製造を容易にする。

【０００５】 画素のアレイを有する装置と結合して使用するダイオードマルチプレクサ回路
の一例は、ＷＯ９７／２５７７９において開示されている。この回路は、アレイ
の各列に接続されたマルチプレクサスイッチを有する。各スイッチは、ダイオー
ドブリッジを取り入れる。このブリッジの周囲の４つの接続点は、入力部と、出
力部と、２つの制御端子とを規定する。前記制御端子は、前記４つのダイオード
を、前記入力部が前記出力部にリンクされている場合の順バイアスと、前記出力
部が前記入力部から遮断されている場合の逆バイアスとの間で切り替えることを
可能にする。前記ブリッジのダイオードの出力特性の非一様性は、前記出力部に
おいて現れる電圧と、一定電圧レベルとの間に導かれるＤＣオフセット電流を生
じさせる。いくつかの用途は、列出力部における電流信号を、一定電圧において
動作する電荷測定回路を使用して積分することを含む。前記ＤＣオフセットを積
分し、信号処理チェーンにおいて後に減じなければならず、又は、アナログオフ
セット除去回路によって除去しなければならない。このオフセット電流を除去す
る必要性は、一般的に、前記マルチプレクサ回路を含むどのようなシステムの複
雑性も増す。

【０００６】 マルチプレクサ回路に必要なダイオード数のどのような減少も、これらの装置
の製造をさらに容易にし、これらを含むアレイを所定のアレイサイズに対するよ
り高い生産量を達成することを可能にする。

【０００７】 本発明によれば、個々の入力ラインによって運ばれた複数の電流入力のうちの
選択された１つを共通出力部に切り替えるマルチプレクサ回路において、該回路
が、入力ラインごとに、 第１及び第２クランプ端子と、これらのクランプ端子間に直列に配置された第
１及び第２クランプダイオードとを具えるダイオードクランプと、 各入力ラインと共通端子との間に設けられた遮断手段とを具え、 前記ダイオードクランプが２つのモード、すなわち、電圧を前記クランプ端子
に、前記ダイオードクランプのダイオードが順バイアスされ、前記入力ラインを
、前記入力ラインから前記共通出力部への電流の伝播を防ぐ第１電圧に保持する
ように印可する第１モードと、前記電圧を前記クランプ端子に、前記ダイオード
クランプのダイオードが逆バイアスされ、前記入力ラインから前記共通出力部へ
の電流の伝播が許可されるように印可する第２モードとにおいて動作可能である
、マルチプレクサ回路が提供される。

【０００８】 前記ダイオードクランプに関して２つの接続部のみが、前記電流入力の切り替
えを制御するのに必要である。これは、ダイオードブリッジをスイッチに組み込
むマルチプレクサ回路に必要な４つの接続部に比べて改善されている。

【０００９】 本発明の方法において使用する前記ダイオードクランプは、多数の入力部から
共通出力部への電流の伝播を制御する簡単なダイオードベース回路を与える。前
記第２モードにおいて、出力電流は前記列から直接流れ、オフセット電圧は前記
クランプ装置によって導入されない。したがって、前記信号電流に付加される結
果として生じるオフセット電流をより後の段階において除去する必要性は避けら
れる。

【００１０】 前記遮断手段は、遮断ダイオードを具えてもよく、この場合において、前記第
１電圧を、前記遮断ダイオードを逆バイアスするように選択し、前記入力ライン
から前記共通出力部に流れる電流を防いでもよい。

【００１１】 前記遮断手段は、代わりに遮断キャパシタを具えてもよく、この場合において
、前記第１電圧を前記入力電流源に応じて選択し、前記入力電流源から前記共通
出力部に流れる電流を防ぐようにしてもよい。前記遮断キャパシタそれ自体は電
流の伝播を防がないが、異なった入力ラインを、これらが各々前記共通出力部に
結合されていても、異なった電圧に保持することができる。

【００１２】 本発明は、行及び列において配置されると共に行及び列導体に結合された電荷
格納素子のアレイであって、前記列導体を少なくとも１つのグループにおいて配
置し、各グループが個々の共通出力部を有する、アレイと、上述したように前記
個々のグループの列導体を前記個々の共通出力部に結合する本発明によるマルチ
プレクサ回路と、前記共通出力部からの電荷の流れを測定する電荷測定装置とを
具える電子装置も提供する。

【００１３】 前記電荷格納素子は、フォトダイオード及びスイッチングダイオードを含む光
検出画素を具えてもよい。この場合において、前記第１電圧を、前記スイッチン
グダイオードを逆バイアスするように選択してもよい。好適には、この場合にお
いて、前記遮断手段は遮断キャパシタを具えてもよい。

【００１４】 前記第２モード中、電荷を各入力部から前記個々の遮断キャパシタに流れるよ
うに配置することができる。前記ダイオードクランプは、前記ダイオードクラン
プにおけるダイオードが順バイアスされ、前記入力ラインを、前記遮断キャパシ
タにおいて格納された電荷を前記遮断キャパシタと前記電荷測定手段との間に流
す第２電圧に保持するように、電圧を前記クランプ端子に印可する第３モードに
おいて動作可能である。

【００１５】 このモードは、前記信号電荷の前記電荷格納素子からの間接的な読み出しを、
電荷を前記電荷格納素子から前記遮断キャパシタに前記ダイオードクランプが前
記第２モードにあるときに転送するのを許可することによって可能にする。この
電荷を、その後、前記第３モードにおいて、前記遮断キャパシタを、前記個々の
ダイオードクランプを経て選択的に放電することによって測定することができる
。この電荷の流れを、前記電荷測定装置によって測定することができる。

【００１６】 前記電荷格納素子は、２つのダイオードと可変キャパシタとを含む容量性電荷
格納素子を具えることができ、電流測定を使用し、キャパシタンスを決定する。
この場合において、前記遮断手段は、遮断ダイオードを具えてもよい。

【００１７】 上述したように、本発明によるマルチプレクサ回路の出力信号は、前記スイッ
チにおいてダイオードブリッジを含むマルチプレクサ回路によって導入されるＤ
Ｃオフセット信号から解放される。本発明は、この問題を、外部源によって供給
されダイオードブリッジによる入力電流にのみ一致するよりも、前記入力部にお
ける電流によって直接供給される前記出力部における電流によって克服する。

【００１８】 前記ＤＣオフセットがないことは、電荷検出増幅器によって積分後に減算する
、又は、アナログオフセット除去回路によって除去する。集積回路ドライバを単
純化することから離れて、これは、測定ループの動作にタイムスロットを割り当
てる必要がなくなるため、より高速の読み出し処理を可能にする。この速度を、
より高いマルチプレクサ比と引き換えにしてもよい。

【００１９】 本発明によるマルチプレクサ回路は、ダイオードブリッジを用いるマルチプレ
クサ回路より少ないダイオードしか必要とせず、前記画素アレイと共に形成され
た集積して形成されたマルチプレクサを含むことを可能にし、よりよい生産量を
達成する。

【００２０】 前記ダイオードブリッジの排除は、信号減衰を減少させ、前記ブリッジを経て
前記増幅器へのノイズの直接な流れがないことを意味する。これは、増幅器入力
部オフセット電圧に対する感度を低下させ、前記回路の信号対ノイズ比を改善す
る。

【００２１】 本発明の実施形態を添付した図面の参照と共に例として説明する。

【００２２】 図１は、選択された入力部に流れる電流を共通出力部に切り替える本発明によ
るマルチプレクサ回路１の第１例を示す。このマルチプレクサ回路の例を、例え
ば、指紋検出アレイの容量検出素子と共に使用してもよい。マルチプレクサ回路
１は、入力部としてこの例においては３つある列の組２を有し、列ごとにマルチ
プレクサスイッチ４を有する。各マルチプレクサスイッチ４は、列２を、共有電
荷検出増幅器３からと、他の列から選択的に遮断する遮断ダイオード１０を含む
。これは、前記増幅器が列２のすべてと同時に連絡することを防ぐ。遮断を、遮
断ダイオードを逆バイアスすることによって達成する。

【００２３】 各スイッチ４は、正電源端子６と、負電源端子７と、２つのクランプダイオー
ド８及び９とから成るダイオードクランプ５を有する。前記クランプダイオード
を、直列に、同じ極性で（順方向において）端子６及び７の間に接続する。ダイ
オードクランプ５は、個々の列２における電圧の制御を可能にする。各遮断ダイ
オード１０を、前記ダイオードクランプによって印可される適切な電圧によって
選択的に逆バイアスすることができる。

【００２４】 各スイッチ４を別個に制御できるようにするために、別個の外部接続部を、正
及び負電源端子６及び７の対ごとに設ける。前記ダイオードクランプを、前記ク
ランプのダイオードが順バイアスされた場合にはオン、逆バイアスされた場合又
は少なくとも順バイアスされていない場合にはオフと呼んでもよい。前記”オン
”状態の場合、前記クランプのダイオードは分圧器を与える。ここに記載した実
施形態において、前記２つのダイオードは、前記列が保持される電圧を前記クラ
ンプ端子に印可される電圧の中間にするのと同様である。

【００２５】 マルチプレクサ回路１の代表的な動作は、各列２から流れる電荷を電荷検出増
幅器３によって、順序がばらばらの選択されていない列に対応する遮断ダイオー
ドにおいて逆バイアスを保持することによって、順々に集積できるようにするこ
とである。

【００２６】 図２は、指紋センサの画素２０と、増幅器３に接続された１つのマルチプレク
サスイッチ４との間の関係を示す。

【００２７】 前記指紋センサの画素２０は、電源ダイオード２２とスイッチングダイオード
２３との接続部に接続された容量検出素子２１を含む。検出素子２１は、誘電体
材料の層によって覆われた検出電極を具え、前記行及び列アレイにおけるすべて
の素子の誘電体材料は検出表面を与え、この検出表面上に、各々の検出素子にお
けるキャパシタを形成する人間の指が置かれ、前記キャパシタのキャパシタンス
は、指紋の溝又は隆線のどちらがその場所において存在するかによって決定され
る。電源ダイオード２２のアノードを行導体２４に接続する。スイッチングダイ
オード２３を、そのカソードにおいて列導体２５に接続する。検出素子２１は、
ダイオード２３が順バイアスされている場合にのみ放電することができ、スイッ
チングダイオード２３を、行導体２４及び列導体２５において印可される電圧に
よって順又は逆バイアスしてもよい。

【００２８】 ダイオードベースの容量性指紋検出アレイの一例は、ＷＯ９８／４９６９１に
おいて記載されており、この文献への参照は、構成及び一般的な動作の更なる詳
細に関して勧められる。

【００２９】 画素２０からの信号電荷の読み出しを、３ステップ処理として説明することが
できる。

【００３０】 第１ステップ、行アドレス処理は、前記検出素子を前充電する。これを行うた
め、例えば４Ｖの正電圧を、前記画素に行導体２４によって印可する。スイッチ
ングダイオード２３を逆バイアスし、適切な電圧を列導体２５において保証する
ことによって、電源ダイオード２２及びスイッチングダイオード２３が検出素子
２１における電圧を低下させる分圧器として働くことを防ぐ。遮断ダイオード１
０も逆バイアスし、高くなった電圧においてスイッチングダイオード２３を逆バ
イアスする列を、増幅器３から遮断する。これを、増幅器３の正端子１１を少な
くとも列導体２５と同じ電圧に上げることによって達成する。前記列導体におけ
る電圧を、電圧クランプ５によって従わせ、スイッチングダイオード２３の逆バ
イアスを保証する。

【００３１】 この時間中に素子２１において格納された電荷は、前記キャパシタンスの関数
であり、このキャパシタンスは、検出されている指紋の溝又は隆線のいずれが存
在するかに依存する。

【００３２】 この行アドレスステップは、行導体２４が０Ｖに戻ると終了する。この時点に
おいて、検出素子２１は充電され、電源ダイオード２２は逆バイアスされる。

【００３３】 次のステップにおいて、列導体２５における電圧を増幅器３に関する準備の０
Ｖに戻し、検出素子２１において格納された電荷を測定する。クランプダイオー
ド８及び９を再び順バイアスするが、このとき、バイアス電圧を、列２を０Ｖに
クランプするように選択する。これは、前記電源端子に印可されている＋２Ｖ及
び−２Ｖに対応する。

【００３４】 このステップ中、スイッチングダイオード２３は順バイアスされるようになる
かもしれず、検出素子２１からの少量の電荷が前記列に漏れ、ダイオードクラン
プ５を経て失われるかもしれない。この電荷の損失を最小にするために、このス
テップをできるだけ短く保つ。１−２マイクロ秒の期間が好適であり、結果とし
て、検出素子２１からの電荷の１０−２０％のみの損失にすることができる。

【００３５】 前記読み出し処理の最終ステップにおいて、検出素子２１に格納された電荷を
増幅器３によって積分する。ダイオードクランプ５をスイッチオフし、列２にお
ける電圧を”浮動”させ、前記増幅器におけるフィードバックスイッチを開く。
したがって、ダイオードクランプ５は、オフセット電圧を導入せず、電荷測定回
路３は、オフセット補償を必要としない信号を発生することができる。この測定
ステップの間、増幅器３の正端子１１に印可される電圧を低下させ、遮断ダイオ
ード１１が順バイアスされるのを保証する。代表的に、増幅器３の正端子１１に
おける−１Ｖが、前記遮断ダイオードの両端間の電圧降下を考慮する。

【００３６】 図１のマルチプレクサ回路１の動作を、ここで、画素の複数の列との使用に関
して説明する。

【００３７】 各列２に沿って流れる電荷を、上述した３つのステップ処理によって順次に読
み出す。１つの選択された列からの読み出しの処理を通じて、非選択列の前記増
幅器からの遮断を保持しなければならない。これを、上述したように、遮断ダイ
オード１０を逆バイアスすることによって達成する。逆バイアスされた遮断ダイ
オード１０を有するスイッチを、ここでは”開”と呼ぶ。

【００３８】 前記行アドレスステップ中、すべてのダイオードクランプ５を”オン”に切り
替え、スイッチングダイオード２３及び遮断ダイオード１０の双方を逆バイアス
する。クランプダイオード８及び９を順バイアスし、列２を増幅器３の正端子１
１以下の電圧にクランプする。代表的に、これらの列２における電圧を３Ｖとし
てもよい。この電圧を、前記画素のスイッチングダイオード２３が逆バイアスさ
れるのを保証するのに十分なほど高くし、前記検出素子を列導体２４によって充
電できるようにもしなければならない。

【００３９】 前記選択された列に関する読み出し処理の第２ステップ中、前記選択された列
に関するダイオードクランプ５をターンオフし、他のダイオードクランプを”オ
ン”のままにし、選択されていない列に関してスイッチを”開”に保持する。

【００４０】 前記第３の積分ステップ中、増幅器３の正端子１１における電圧を低下させる
。他の列２の遮断を保持するために、これらの列２における電圧を、これらの個
々のダイオードクランプ５によって低下させる。ダイオードクランプ５によって
列２に印可する代表的な電圧は−１Ｖである。

【００４１】 マルチプレクサ回路１に接続された画素２０の完全な組を読み出すために、行
アドレスステップが、列２を選択するたびに必要である。これは、各選択された
列２に関する積分ステップ中、非選択列２を−１Ｖにクランプし、前記スイッチ
を開に保持するためである。これは、対応するスイッチングダイオード２３を順
バイアスさせ、センサ素子２１を放電させ、これによって、追加の行アドレスス
テップが個々のセンサ素子２１を再充電するために必要になる。

【００４２】 前記アレイにおける画素の各行を、同様に順次に読み出す。

【００４３】 上述したマルチプレクサ回路は、スイッチごとに３つのダイオードのみを必要
とする。前記アレイ基板の小さい領域のみが前記ダイオードに関して必要であり
、改善された生産量を達成することができる。

【００４４】 図３は、光検出画素のアレイ用の列マルチプレクサ回路１００として使用する
本発明のマルチプレクサ回路の第２例を示す。

【００４５】 マルチプレクサ回路１００は、列１０１と共通電荷検出増幅器３との間に各々
接続された３つのマルチプレクサスイッチを有する。各スイッチ１０３は、ダイ
オードクランプ１０４と遮断キャパシタ１０９から成る。各ダイオードクランプ
１０４を、各々正及び負クランプ電源端子１０５及び１０６の間に同じ極性で接
続された２つのクランプダイオード１０７及び１０８によって形成する。ダイオ
ードクランプ１０４は、各列１０１における電圧を別々に制御することを可能に
し、遮断キャパシタ１０９は、列１０１の各々と前記列出力部との間の電圧を異
ならせることを可能にする。電荷検出増幅器３の正端子を接地する。

【００４６】 前記ダイオードクランプは、上述した実施形態に関するのと同じ機能を有する
。

【００４７】 列マルチプレクサ回路１００を、光検出画素１１０の１つの行に接続して示す
。各画素１１０は、関連するフォトダイオードキャパシタンス１１３ａを有する
フォトダイオード１１３と、スイッチングダイオード１１２とを含む。キャパシ
タンス１１３ａを、前記フォトダイオードの自己キャパシタンスとしてもよく、
又は、追加の構成要素としてもよい。スイッチングダイオード１１２のアノード
を行導体１１４に接続し、カソードをフォトダイオード１１３のカソードに接続
する。フォトダイオード１１３のアノードを列１０１に接続する。

【００４８】 マルチプレクサ回路１００の動作を、ここで、前記センサアレイから画像を得
る全体の処理を参照して説明する。この画像獲得処理は、広く３つのステップか
ら成り、最終ステップを２つの異なった処理に従って行うことができる。

【００４９】 前記画像獲得処理の第１ステップは、フォトダイオード１１３に関係するキャ
パシタンス１１３ａに格納された電荷の見地から、前記画素のすべてが既知の開
始状態にリセットされた後に生じる。これを、列１０１を０Ｖにクランプし、同
時に、行導体１１４のすべてを４Ｖのような正電圧にパルス化する。これを行選
択電圧と呼ぶことができる。これは、キャパシタ１１３ａと直列のスイッチング
ダイオード１１２を逆バイアスし、キャパシタ１１３ａを一定レベルに充電させ
る。

【００５０】 前記画像獲得処理における第２ステップは、前記アレイを光に露出させる。画
像データの読み出しの準備に、すべての行１１４を接地し、列１０１を正電圧に
クランプする。この電圧は、スイッチングダイオード１１２を逆バイアスし、電
荷が前記ダイオードクランプを経てアースに流れないことを保証する。この期間
中、前記フォトダイオードキャパシタンスは、入射光の関数として放電する。

【００５１】 最終ステップにおいて、信号電荷を画素１１０から読み出す。このために、行
導体１１４を正の選択電圧、例えば＋４Ｖにパルス化し、スイッチングダイオー
ド１１２を順バイアスし、キャパシタンス１１３ａを流れる電荷が、前記一定レ
ベルに再充電されるとき、電荷検出増幅器３において検出される。電荷の全体の
流れは、前記キャパシタが前記画像獲得中に放電される量を表し、この時間中の
前記画素に入射する光強度の関数である。

【００５２】 この最終ステップに関して、キャパシタンス１１３ａにおいて格納された電荷
を読み出す２つの選択的な処理がある。これらを、以下に直接読み出し処理及び
間接読み出し処理と呼ぶ。各々の場合において、前記遮断キャパシタは、異なっ
た電圧を異なった列に維持することを可能にするように機能し、その結果、前記
列を別々に制御することができる。

【００５３】 図４は、前記読み出し処理の直接読み出し処理に関するタイミング図であり、
７つの電圧プロファイル１５１ないし１５７を示す。第１プロファイル１５１は
、１つの行導体１１４に印可される電圧を示す。次の２つのプロファイル１５２
及び１５３は、読み出すべき画素の列に関するダイオードクランプ１０４の正電
源端子及び負電源端子１０５及び１０６に印可される電圧を各々示す。次の２つ
のプロファイル１５４及び１５５は、非選択列に関するダイオードクランプ１０
４の正及び負電源端子１０５及び１０６に印可される電圧を示す。次のプロファ
イル１５６は、選択された列１０１に、電圧１５２及び１５３が印可されるダイ
オードクランプ１０４によって印可される電圧を示す。下部のプロファイル１５
７は、電荷検出増幅器３の状態を示す。

【００５４】 図４は、信号電荷を画素１１０から読み出す前記直接読み出し処理によって必
要なマルチプレクサ回路１００の６つの異なった状態を示す。これらの状態の最
初の２つは、マルチプレクサ回路のすべての列に共通であり、最後の４つは、マ
ルチプレクサ回路１００の個々の列ごとに繰り返される。

【００５５】 露出終了状態と呼ばれる第１状態１５８は、列マルチプレクサ１００の光露出
期間終了時の状態である。前記ダイオードクランプを”オン”にし、前記列をす
べて０Ｖにおいて保持する。これを達成するために、電圧１５２及び１５３を各
々＋２Ｖ及び−２Ｖにし、クランプダイオード１０７及び１０８を各々２Ｖによ
って順バイアスする。

【００５６】 次の状態１５９の間、すべての列１０１を、前記スイッチングダイオードを逆
バイアスする電圧、代表的には４Ｖに駆動することによって”セット”する。こ
れは、次のステップの後、非選択列１０１が電荷検出増幅器３から遮断されるの
を保証する。

【００５７】 次の状態１６０において、電荷を読み出すべき画素１１０を有する列１０１を
、０Ｖに駆動することによって選択する。これを、＋２Ｖ及び−２Ｖをダイオー
ドクランプ１０４の正及び負電源端子に印可し、スイッチオンすることによって
達成する。非選択列１０１に関するダイオードクランプ１０４の正及び負電源端
子を＋６Ｖ及び＋２Ｖに駆動し、これらのダイオードクランプがスイッチオンさ
れ、個々の列１０１を＋４Ｖに保持し、スイッチングダイオード１１２の逆バイ
アスを保持するようにする。

【００５８】 状態１５９を、前記選択された行から省き、これによって、状態１６０を余分
にすることができる。

【００５９】 次の状態１６１において、選択された列１０１に対応するダイオードクランプ
１０４をターンオフし、列１０１の電圧を”浮動”にする。これを、電圧１５２
及び１５３を各々−３Ｖ及び＋３Ｖにすることによって達成し、これは、選択列
１０１に関するクランプ１０４のダイオード１０７及び１０８を逆バイアスする
ことに対応する。

【００６０】 次の状態１６２において、選択列１０１に接続された画素からの信号電荷を積
分する。この目的のため、前記行電圧を、例えば４Ｖにパルス化する。非選択列
１０１に関するスイッチ１０３の動作は、前記上昇した行電圧にもかかわらず、
これらの列１０１に接続された画素を電荷検出増幅器３から遮断する。したがっ
て、前記列電圧は、前記非選択列に関するスイッチングダイオードに逆バイアス
を印可するのに依然として十分でなければならない。電荷検出増幅器３において
受けた信号は、選択列１０１に接続された画素１０１の電荷信号を表す。

【００６１】 前記選択列に接続された画素に関して、行導体１１４に印可された正電圧パル
スは、スイッチングダイオード１１２を順バイアスする。これは、電荷を、フォ
トダイオード１１３に関係するキャパシタンス１１３ａから、選択列１０１に関
係する遮断キャパシタ１０９に流す（列１０１と連絡するかもしれない前記アレ
イの他の画素のどのような寄生キャパシタンスにも流す）。選択列１０１に関係
する遮断キャパシタ１０９において流れる対応する電流を、電荷検出増幅器３に
おいて検出し、次に電荷検出増幅器３は、前の照明期間中に前記フォトダイオー
ドによって発生された光電荷の量に比例する出力電圧を発生する。

【００６２】 最終状態１６３において、電荷検出増幅器３からの出力電圧をアナログディジ
タル変換器に渡す。同時に、ちょうど読み出した列１０１を、オフ電圧の＋４Ｖ
に駆動し戻す。

【００６３】 図４においてＹで示す最後の４状態を、列１０１ごとに（すなわち、列多重化
チャネルごとに）順次に繰り返す。

【００６４】 図５は、マルチプレクサ回路１００に接続された画素からの信号電荷を読み出
す間接読み出し処理に関するタイミング図である。このタイミング案は、前記直
接読み出し案の場合におけるような列ごとに１つと相違して、画素の行ごとに１
つの行パルスのみを必要とする。このタイミング図は、図４のものと同じ７つの
プロファイルを有するが、５つの状態のみを有する。これらの状態の最初の３つ
は、すべての列１０１に共通であり、最後の２状態は、列１０１ごとにこれらが
選択されると繰り返される。

【００６５】 第１状態１７０は、前記光露出期間の終了時における列マルチプレクサ回路１
００の状態である。すべての列１０１に関するダイオードクランプ１０４を”オ
ン”にし、列１０１を０Ｖにクランプする。

【００６６】 次の状態１７１において、前記ダイオードクランプを、前記行パルスに関する
準備にターン”オフ”する。前記共通端子は、増幅器３の効力によって０Ｖであ
る。

【００６７】 次の段階１７２において、前記行パルスを行導体１１４に印可する。状態１７
０の結果として前記列のすべてが０Ｖになると、前記正行パルスは前記画素にお
けるスイッチングダイオード１１２のすべてを順バイアスし、電流は前記画素を
通って列１０１を流れくだる。これらの電流は、各列１０１に関係する遮断キャ
パシタンス１０９を充電する（同じ列１０１に接続されているかもしれない他の
画素に関係する寄生キャパシタンスも充電する）。各キャパシタンス１１３ａに
格納された信号電荷の比率を、個々の列１０１の遮断キャパシタ１０９に複製す
る。

【００６８】 次の状態１７３において、遮断キャパシタ１０９の各々に格納された電荷を、
１つずつ積分することができる。最初に、電荷検出増幅器３を積分モードにする
。次に、選択列１０１に関係するダイオードクランプ１０４を、各々＋２Ｖ及び
−２Ｖである電圧１５２及び１５３によってパルス化する。これは、選択列１０
１を０Ｖに戻ってクランプし、関係する遮断キャパシタ１０９に格納された電荷
を、ダイオードクランプ１０４を経て、画素１１０によって供給される電流と逆
方向において流させる。画素１１０において格納された電荷を表すこの電荷の動
きを、電荷検出増幅器３において検出し、積分する。

【００６９】 最終状態１７４において、電荷検出増幅器３によって供給された信号を、格納
される前にアナログディジタル変換器を通過する。

【００７０】 Ｚで示す最後の２状態１７３及び１７４を、列１０１ごとに順次に繰り返す。

【００７１】 図６及び７は、多数の行及び列から成るアレイ全体に関する画像獲得処理を示
す。上述したマルチプレクサ回路は３つの列１０１のみを有するが、これをｎ列
に一般化してもよい。

【００７２】 図６は、開始１２０から、リセットステップ１２１と、露出ステップ１２２と
、アレイ読み出しステップ１２３と、処理の終了１２４への伝播を示す。前記リ
セットステップは、ステップ１２５において前記列を０Ｖに設定することと、次
にステップ１２６において行導体１１４を正電圧にパルス化することとを含む。
前記露出ステップは、ステップ１２６においてランプをスイッチオンし、前記画
素を光に露出することと、次に前記列を電圧Ｖｏｆｆにクランプし、前記フォト
ダイオードを逆バイアスすることとを含む。

【００７３】 アレイ読み出しステップ１２３は、ボックス１２９ないし１３１によって示す
、ｎ行の組から各行１２９−１３１を読み出すことを含む。

【００７４】 図７は、１つの行における画素から信号電荷を読み出す処理を示す。この図は
、上述したように、前記リセット動作が既に行われ、前記光源がすでに”オン”
にパルス化されていると仮定している。行全体を読み出す処理を、信号電荷を最
後のマルチプレクサチャネルの１つから読み出すのに使用するような処理の実行
を繰り返すことによって構成する。図７は、３つのマルチプレクサチャネルに関
する読み出し処理を、ボックス１４１ないし１４３として示す。２ステージ処理
１４６及び１４７を、チャネルごとに実行する。第１ステージ１４６は、前記行
がパルス化１４８された場合に生じる電荷獲得であり、電荷を電荷検出増幅器３
に列マルチプレクサ１００を経て転送する。これが完了したら、増幅器３からの
信号のアナログディジタル変換を行う。

【００７５】 前記電荷獲得及びアナログディジタル変換を、マルチプレクサチャネルごとに
１回、合計ｎ回行う。これらの獲得の終了時において、ラインストアは、前記ア
レイからのデータの完全な行を含み、次にステップ１４４においてこのデータを
、次の行獲得が始まる前にホストに転送する。

【００７６】 この実施形態は、前記スイッチにおいてダイオードブリッジを含むマルチプレ
クサ回路によって導入されるＤＣオフセット信号から開放された信号を供給する
光検出アレイ用マルチプレクサ回路を提供する。

【００７７】 本開示を読むことによって、他の変形例が当業者には明らかになるであろう。
これらのような変形例は、電気回路又は電子回路及びこれらの構成要素の設計及
び使用において既知であり、ここで既に記載した特長の代わり又はこれらに追加
して使用することができる他の特徴も含む。

【図面の簡単な説明】

【図１】 本発明の第１実施形態によるマルチプレクサ回路を示す。

【図２】 図１のマルチプレクサ回路の１つのスイッチに接続された指紋センサ
の画素を示す。

【図３】 本発明による他の実施形態によるマルチプレクサ回路を示す。

【図４】 図３のマルチプレクサ回路の直接読み出し処理における動作を示す状
態図である。

【図５】 図３のマルチプレクサ回路の間接読み出し処理における動作を示す状
態図である。

【図６】 図３のマルチプレクサ回路を使用して画像を獲得する処理を示す。

【図７】 図４又は５に示す処理のいずれかを用いることができる図６の処理の
読み出しステップを示す。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＪＰ Ｆターム(参考） 5J050 AA49 AA50 BB02 BB23 CC06 DD01 EE05 EE08 EE31 FF10 FF25

Claims (13)

【特許請求の範囲】
1. 【請求項１】 個々の入力ラインによって運ばれた複数の電流入力のうちの選択
   された１つを共通出力部に切り替えるマルチプレクサ回路において、該回路が、
   入力ラインごとに、 第１及び第２クランプ端子と、これらのクランプ端子間に直列に配置された第
   １及び第２クランプダイオードとを具えるダイオードクランプと、 各入力ラインと共通端子との間に設けられた遮断手段とを具え、 前記ダイオードクランプが２つのモード、すなわち、電圧を前記クランプ端子
   に、前記ダイオードクランプのダイオードが順バイアスされ、前記入力ラインを
   、前記入力ラインから前記共通出力部への電流の伝播を防ぐ第１電圧に保持する
   ように印可する第１モードと、前記電圧を前記クランプ端子に、前記ダイオード
   クランプのダイオードが逆バイアスされ、前記入力ラインから前記共通出力部へ
   の電流の伝播が許可されるように印可する第２モードとにおいて動作可能である
   ことを特徴とするマルチプレクサ回路。
2. 【請求項２】 請求項１に記載のマルチプレクサ回路において、前記遮断手段が
   遮断ダイオードを具えることを特徴とするマルチプレクサ回路。
3. 【請求項３】 請求項２に記載のマルチプレクサ回路において、前記第１電圧を
   、前記遮断ダイオードを逆バイアスするように選択し、これによって前記入力ラ
   インから前記共通出力部に流れる電流を防ぐことを特徴とするマルチプレクサ回
   路。
4. 【請求項４】 請求項１に記載のマルチプレクサ回路において、前記遮断手段が
   キャパシタを具えることを特徴とするマルチプレクサ回路。
5. 【請求項５】 請求項４に記載のマルチプレクサ回路において、前記第１電圧を
   前記入力電流源に応じて選択し、前記入力電流源から前記共通出力部に流れる電
   流を防ぐようにしたことを特徴とするマルチプレクサ回路。
6. 【請求項６】 行及び列において配置されると共に行及び列導体に結合された電
   荷格納素子のアレイであって、前記列導体を少なくとも１つのグループにおいて
   配置し、各グループが個々の共通出力部を有する、アレイと、前記個々のグルー
   プの列導体を前記個々の共通出力部に結合する請求項１に記載のマルチプレクサ
   回路と、前記共通出力部からの電荷の流れを測定する電荷測定装置とを具えるこ
   とを特徴とする電子装置。
7. 【請求項７】 請求項６に記載の電子装置において、前記電荷格納素子が、フォ
   トダイオード及びスイッチングダイオードを含む光検出画素を具えることを特徴
   とする電子装置。
8. 【請求項８】 請求項７に記載の電子装置において、前記遮断手段が遮断キャパ
   シタを具えることを特徴とする電子装置。
9. 【請求項９】 請求項８に記載の電子装置において、前記第２モード中、電荷が
   各入力部から前記個々の遮断キャパシタに流れ、前記ダイオードクランプを第３
   モードにおいて動作可能とし、この第３モードにおいて、前記ダイオードクラン
   プにおけるダイオードが順バイアスされ、前記入力ラインを、前記遮断キャパシ
   タにおいて格納された電荷を前記遮断キャパシタと前記電荷測定手段との間に流
   す第２電圧に保持するように、電圧を前記クランプ端子に印可することを特徴と
   する電子装置。
10. 【請求項１０】 請求項７ないし９のうちいずれか１項に記載の電子装置におい
    て、前記第１電圧を、前記スイッチングダイオードを逆バイアスするように選択
    したことを特長とする電子装置。
11. 【請求項１１】 請求項６に記載の電子装置において、前記電荷格納素子が、２
    つのダイオードと可変キャパシタとを含む容量性電荷格納素子を具え、電流測定
    を使用し、キャパシタンスを決定することを特徴とする電子装置。
12. 【請求項１２】 請求項１１に記載の電子装置において、前記遮断手段が遮断ダ
    イオードを具えることを特徴とする電子装置。
13. 【請求項１３】 請求項１１に記載の電子装置において、前記画素が容量性指紋
    検出素子を具え、前記容量性指紋検出素子において、前記可変キャパシタのキャ
    パシタンスを前記画素に重なっている指紋部分によって決定することを特徴とす
    る電子装置。