JPS60123175A - 光電変換素子アレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、光電変換素子アレイの制御に関し、特に光電
変換素子アレイに行配線と列配線を接続して蓄積型マト
リクス制御を行なう駆動制御に関する。

［従来技術１ ファクシミリ等、像読取を行なう装置においては、多数
の光電変換器を１次元又は２次元配列した光電変換素子
アレイを用いている。一般に、この種の光電変換素子ア
レイでは、配線数を最小限にするため、また制御回路を
簡単にするため、それぞれの光電変換素子の両端の配線
を行単位および列単位でそれぞれまとめて接続し、行配
線および列配線の各グループに、順次所定電圧を印加す
るマトリクス制御を行なっている。

また、この種の光電変換器では、１画素あたりの信号読
取期間が短いので、信号読取期間以外の期間で像読取す
なわち電荷蓄積登行なっており、この期間中、光電変換
器に電荷蓄積のために所定のバイアス電圧を印加してい
る。

ところで、階調画像の読取を行なう場合には、各々の画
素の濃度すなわち反射光強度を正確に判定しなければな
らない。そのためには、光電変換器の光／電気変換特性
が、検出すべき全てのレベルに対して直線的でなければ
ならない。しかしながら。

一般に）第１−ダイオード等の光電変換素子は光を受け
ない状態でも信号（これを暗信号という）を出力する。

しかも、この暗信号のレベルは各々の光電変換素子で大
きなばらつきがあり、更にそのレベルは周囲温度等に応
じて大きく変動する。このため、信号の暗信号レベルを
補償するのは非常に難しく、受光レベルが小さい領域で
は、大きな検出誤差が生ずるのを避けられない。光電変
換索子アレイの場合、電荷蓄積／続出し制御のためのス
イッチングによって生ずるノイズのレベルのばらつきが
、大きな誤差をもたらす。

［目的〕 本発明は、暗信号レベルの補償を行なって、受光レベル
の小さい領域でも正確に光強度に応じた電気信号レベル
を得ることを目的とする。

［構成］ 光電変換素子アレイは多数の光電変換素子を備えている
が、１つの光電変換素子アレイ内の各々の光電変換素子
は、同一の条件で製造されるため、暗信号レベル等の特
性が、温度変化も含めて略同−である。したがって、同
じ光電変換素子アレイ内に存在する光電変換素子から暗
信号レベルを読み出せるようにし、その出力と所定の光
電変換素子の出力との差をとれば、誤差のない、目的と
する信号レベルが得られる。暗信号レベルを得るには、
光電変換素子の受光面をマスクするか、又はその光電変
換素子の電荷蓄積時間が他の素子よりも短くなるように
制御すればよい。

スイッチングノイズは、素子や配線に存在する寄生容量
の充放電によって発生する。この影響をなくするには、
暗信号レベルを出力する光電変換素子に対して、信号読
出しを行なう光電変換素子と同一のタイミングで所定の
電圧印加を行なえばよい。マトリクス制御の場合には、
各々の行配線（又は列配線）に順次具なるタイミングで
所定の電圧を印加するので、例えば１つの光電変換素子
のみを暗信号読出しのために使用する場合には、その光
電変換素子の一端しこ、各々の行配線（あるいは列配線
）の電圧切換タイミングで所定の電圧印加を行なえばよ
い。

多数の素子を配列したアレイ装置においては、同一構成
の素子を更に付は加えることや同一形状の配線を行なう
のは比較的ｆｌｉｔ　１４１である。そこで、本発明の
１つの好ましい態様においては、暗信号読出しを行なう
光電変換素子として、少なくとも１ブロツク（すなわち
同一の行又は列に接続された複数の素子）を使用する。

これによれは、電圧印加のために特別な素子や形状の異
なる配線を付加する必要がないので製造が簡単になる。

スイッチングノイズを正確に打ち消すためには、暗信号
読出しを行なう光電変換素子を、他の光電変換素子と同
一の条件で制御するのが好ましい。

そのためには、暗信号読出しを行なう光電変換素子に対
しても、他の素子と同様に電荷蓄積状態において逆バイ
アス状態を維持するためのバックゲート電圧を印加すれ
ばよい。しかし、バックゲート電圧を印加している状態
では、暗信号を読出すことができない。

そこで、本発明の１つの好ましい態様においては、暗信
号読出しを行なう光電変換素子として複数ブロック（す
なわち、複数行又は複数列の素子）を使用し、一方のブ
ロックを信号読出し許可状態、他方のブロックを信号読
出し禁止状態（バックゲート電圧印加状態）にし、この
状態を交互に切換えて、１つのブロックを選択して暗信
号レベルを読出す。

以下、図面を参照して本発明の詳細な説明する。

第１図に、本発明を実施する一形式の光電変換素子アレ
イ装置を示す。第１図を参照すると、この装置にはｍ個
の光電変換ブロックＢｌ、Ｂ２゜Ｂ３・・・Ｂｍが備わ
っており、各々の光電変換ブロックには、ｎ個のフォト
ダイオードａｌ、ａ２、ａ３・・・ａｎとそれらにそれ
ぞれ接続されたｎ個の分離用ダイオードｂｌ、、ｂ２．
ｂ３．　・・・・・ｂｎが備わっている。フォトダイオ
ードのカソード端子と分離用ダイオードのカッ−１一端
子が互いに接続されている。この例では、フォトダイオ
ードは一次元配列になっている。また、光電変換ブロッ
クＢｍのフォトダイオ−１−は、受光面が遮光部材によ
りマスクされている。

各光電変換ブロックにおいて、ｎ個の７７ｉ　１−タイ
オードのアノード端子が互いに接続されており、各々の
光電変換ブロック８１〜Ｂｍから、二次元マトリクスの
ｙ側を形成するｍ本の配線ｒ−，ｘｌ、Ｌｘ２．　Ｌｘ
３．　・・・・・・Ｌｘ（ｍ−１）およびＬｘ＋ｎが引
き出されている。分離用ダイオードのカソード端子は、
各光電変換ブロックで互いに対応位置にあるもの同志、
すなわちｎ個おきに互いに接続されており、それら各々
から、二次元マトリクスのｙ側を形成する１本の配線Ｌ
　ｙ　１　＋　Ｉ−Ｙ　２　＋　’−Ｙ　３　・・・・
・［、ｙｎが引き出されている。

ｙ側の配線Ｌｙｌ、　Ｌｘ２．　ｔ、ｙ３−−−　・・
Ｉ、ｙｎの各々には、スイッチング素子ＳＩおよびＳ２
が接続されており、スイッチング素子Ｓ１の他端には直
流電源ラインＶｔが接続され、スイッチング素子Ｓ２の
他端は接地されている。ｙ側の配線Ｌｘｌ、　Ｉ、ｘ２
．　Ｌｘ３．　・・・・・・Ｌｘ（ｍ−１）の各々には
、スイッチング素子Ｓ３およびＳ４が接続され、ｙ側の
配線Ｌｘｍは増幅器ＡＭＩの入力端子に接続されている
。スイッチング素子Ｓ３の他端には電源ラインｖｂが接
続されている。またスイッチング素子Ｓ４の他端は、互
いに接続されて、スイッチング素子Ｓ５およびＳ６に接
続されている。スイッチング素子Ｓ５の他端は増幅器Ａ
Ｍ２の入力端子に接続されており、スイッチング素子Ｓ
６の他端は接地されている。増幅器ＡＭＩの出力端子と
増幅器ＡＭ２の出力端子は、差動増幅器ＤＦＡの互いに
異なる入力端子に接続されている。

各スイッチング素子Ｓｌ、Ｓ２．Ｓ３．Ｓ４．Ｓ５およ
びＳ６は、制御信号のレベルがＨ（高レベル）であると
オンし、してあるとオフする。なお、図中オーバライン
を付けた記号は、それを付けない記号で示される信号の
相補信号を示す。

第２図に、第１図の装置の制御信号のタイミングを示し
、第３図に、各状態において各々のフォトダイオードと
分離用ダイオードに印加される電圧の状態を示す。

なお、説明の都合上ここては、第３図に左から順に示さ
れるような、フォトダイオードａ（１〜ｎ）のカソード
が接地され分離用ダイオ−１；　ｂ　（１−ｎ）に電圧
Ｖｔが印加された状態、ａ（１〜ｎ）のカソードに電圧
ｖｂが印加されｂ（ｔ〜ｎ）のカッ−１くに電圧Ｖｔが
印加された状態、ａ（１−ｎ）のカソードに電圧ｖｂが
印加されｂ（１〜ｎ）のカソードが接地された状態、お
よび両者のカソードが共に接地された状態を、それぞれ
第１のバイアス状ｆｉ（又は信号読み出し状態）、第２
のバイアス状態、第３のバイアス状態および第４のバイ
アス状態と呼ぶ。

各スイッチング素子に印加される信号に応じて、フォト
ダイオードａ（］〜ｎ）および分離用ダイオ・−ドｂ（
］〜ｎ）は、第１のバイアス状態、第２のバイアス状態
、第３のバイアス状態又は第４のバイアス状態となり、
これらの状態が繰り返されることによって、全画素のフ
ォトダイオ−１−に対して、像に応じた電荷の蓄積と像
信号の読み出しが繰り返し行なわれる。

まず、各バイアス状態における信号の状態について説明
する。次の第１表に、各バイアス状態においてフォトダ
イオードと分離用ダイオードとの接続点Ｊに蓄えられる
電荷ＱＪ、接続点ｊの電位■〕、およびフォトダイオー
ドの等価静電容呈Ｏａに蓄えられる電荷Ｑａを示す。な
お第１表において、Ｖｄはダイオードｂ（１−ｎ）の順
方向バイアス時電圧降下、Ｃｄはｂ（１＝ｎ）の等価静
電容量をそ肛ぞれ示し、またＩｐｈは光によってフオト
ダ（オードに流れる電流を示す。

第１表 まず第１のバイアス状態になると、ａ（１〜ｎ）のカソ
ードが接地され、アノードにｂ（１−ｎ）の順方向電圧
降下を差し引い起電圧が印加される。したがってａ（１
〜ｎ）は逆バイアスとなり、静電容量ＣａＫ印加電圧に
応じた所定の電荷が蓄積される。

なおこの状態では、Ｖｊ＞ｌＶ＋Ｊｌである。

続いて第２のバイアス状態になると、静電容量ｃｄに蓄
えられた電荷が放電しない状態でａ（１〜ｎ）のカソー
ドに電圧ｖｂが印加されるので、電位Ｖｊが更に高くな
り、この電位はｂ（１〜ｎ）のカソード電位すなわちＶ
ｔよりも高くなるので、ダイオ−Ｆａ（］〜ｎ）および
ｂ（１〜ｎ）は共に逆バイアスになる。

ダイオードａ（１〜ｎ）とｂ（］〜ｎ）が共に逆バイア
スになると、その状態が維持される限り、両者の接続点
の電荷Ｑｊは変化しない。ただし、ａ（１−ｎ）はフォ
トダイオードであり、光が当たると電流工ｐｈが流れる
ので、電荷ＱｊにはＩｐｈ−ｔの変化がある。すなわち
、２つのダイオードを逆バイアスにした状態（第２のバ
イアス状態、第３のバイアス状態および第４のバイアス
状態）が電荷蓄積モードであり、この状態において、光
強度と露光時間の積に応じた電荷の変化があるので、こ
の電荷変化を信号として読み出すと、像信号電流が得ら
れる。

マトリクス制御方式の電荷蓄積においては、信号読出し
のために複数ビットに同時に読み出し電圧ｙｔを印加す
ることになるが、読み出し登行なう単一ピッｌ−以外の
素子は電荷蓄積モードに維持しなければならない。そこ
で、電圧Ｖｔを素子の一端に印加した状態で電荷蓄積モ
ードを維持するために、素子の他端に第２のバイアス状
態のように所定のバックグー１〜電圧（この例ではＶｂ
）を印加する。

ｍ−１本の各々のＸ側配線ＬＸＩ、　Ｌｘ２．　Ｉ、ｘ
３．・・・・・Ｌｘ（Ｉｌｌ−１）は所定時間゛Ｆの期
間、順次、バノクゲー１−電圧ｖｂの印加が解除され、
その期間内に、１本の各々のｙ側配線ｒ−ｙｔ、　ｒ−
ｙ２．　ｔ、ｙ３＋　”・・・Ｌｙｎに、Ｔ　／　２ｎ
の期間５順次、読出し電圧Ｖｔが印加され、選択された
ブロックの選択された光電変換セルが信号゛続出し状態
すなわち第１のバイアス状態になり、そこから信号が読
み出される。

ところで、各々の光電変換セルから読み出される信号に
は、光を受けない状態でも呪われる暗信号の成分とスイ
ッチング素子のスイッチングノイズ成分が含まれており
、これらのノイズ成分のレベルは、個々のスイッチング
素子でばらついており。

また温度等に応じて変動する。この実施例では、ｍ番目
の光電変換ブロックＢｍが、ノイズ成分を打ち消すため
に備わっている。

すなわち、光電変換ブロックＢｍの各々の分離用ダイオ
ードのアノード端子には、それぞれ他のブロックと同様
にｙ側配線が接続されており、信号読出しをするセルと
同時に電圧（Ｖｔ又はアース電圧）の印加を受ける。前
述のように光電変換ブロックＢｍの各々のフォトダイオ
ードの受光面は遮光されており、しかもＸ銅配線Ｌｘｍ
にはバックゲート電圧Ｖｂが印加されないので、光電変
換ブロックＢ　ｒｎにおいては、各々のセルの電荷蓄積
量が略零になっている。

したがって、光電変換ブロックＴ３　ｍから出力される
信号は暗信号成分とスイッチングノイズの成分のみであ
る。しかも、この例では光電変換ブロックＢｍが、信号
読出しを行なうブロックと同一のスイッチング素子（８
１および８２）に接続されているので、各々のスイッチ
ング素子のノイズ特性が大きくばらついている場合でも
、光電変換ブロックＢｍの出力端子に得られる借す−【
ノベルは。

所定のブロックから出力される信号のノイスレヘルと一
致する。

光電変換ブロック８１〜Ｂ（ｍ　ｌ）のいずれかから出
力される信号は増幅器ＡＭ２で増幅され、光電変換ブロ
ックＢ　ｒｎから出力されるノイズは増幅器ＡＭＩで増
幅され、増幅器ＡＭ２の出力レベルとＡＭＩの出力レベ
ルの差が、差動増幅器ＤＦＡで増幅されるので、ＤＦＡ
の出力端子には、暗信号やスイッチングノイズを含まな
い信号レベルが得られる。

第４図に他の実施例の回路構成を示し、第５図にその制
御信号のタイミングを示す。まず第４図を参照する。概
略でいうと、この実施例では補償を行なうために２つの
光電変換ブロックＢ（ｍ−１）およびＢｍを使用する。

前記実施例と大きく異なるのは、補償用の光電変換ブロ
ックＢ（ｍ−１）およびＢ　ｍにも他のブロックと同様
にバックゲート電圧ｖｂを印加する点である。そのため
、スイッチング素子Ｓ３は０１個で構成し、そのうちの
２つを配線Ｌｘ（ｍ−１）およびＬｘｍに接続しである
。また、配線Ｌｘ（ｍ−１）およびＬｘｍを選択的に出
力端に接続するため、および出力端を電圧ｖｂから分離
するために、スイッチング素子Ｓ７およびＳ８が設けで
ある。

第５図を参照すると、Ｘ側の配線Ｌｘｌ−Ｌｘ（ｍ−２
）に印加する電圧を制御する信号φに１〜φＸ（ＩＩ＋
−２）は前記実施例と同様であるが、Ｘ側の２本の配線
Ｌｘ（ｍ−１）およびＬｘｍに印加する電圧を制御する
信号φｘ（ｍ−１）およびφｘｍは、時間Ｔの間Ｈで次
の時間Ｔの間■−になる状態を周期２Ｔで繰り返すデユ
ーティ５０％の方形波であり、互いに相補信号になって
いる。

したがって、光電変換ブロック［３（ｍ−１）および１
３ｍにもバックゲート電圧Ｖ　ｌ＋が印加され、これら
の光電変換セルは、実質」二他のブロックの光′市変換
セルと同一の条件にバイアスされることになる。

しかし、電荷蓄積時間は、信号読出しのための光電変換
ブロックが（ｍ　−２）　Ｔであるのに対し、補償用の
光電変換ブロックではＴであるから非常に小さく（一般
に、ｍ＞＞１である）、Ｌ７かも受光面が遮光されるの
で、光電変換ブロックＢ　（ｍ−１）およびＢｍから出
力される信号は、暗信号成分およびスイッチングノイズ
成分のみでおる。

第６図に本発明のもう１つの実施例を示し、第７図にそ
の制御タイミンクを示す。第６図４参照すると、この例
では補償用の光電変換セルがＢＸｌつのみになっている
。読出し電圧Ｖ１および接地電圧を印加するために、ス
イノチン））素子Ｓ７およびＳ８が備わっている。これ
らのスイッチング素子Ｓ７およびＳ８は、第７図に示す
ように、光電変換セルＢＸが、信号読み出しを行なう他
の全ての光電変換セルと同時に信号読み出し状態（第１
のバイアス状態）になるように、Ｔ　／　ｎ周期の制御
信号が印加される。

［効果］ 以上のとおり、本発明によれば暗信号やスイッチングノ
イズの補償を行なって正確な信号レベルを読み出すこと
ができる。

【図面の簡単な説明】

第１図は、本発明を実施する一形式の装置の主要部を示
す等価回路図である。 第２図は、第１図の装置を制御する信号を示すタイミン
グチャートである。 第３図は、光電変換セルの各状態を示す等価回路図であ
る。 第４図は、本発明の他の実施例の装置の主要部を示す等
価回路図である。 第５図は、第３図の装置を制御する信号を示すタイミン
グチャートである。 第６図は、本発明のもう１つの実施例の装置の主要部を
示す等価回路図である。 第７図は、第５図の装置を制御する信号を示すタイミン
グチャートである。 ａｌ−ａｎ：フォトダイオード（光電変換素子）ｂ１〜
ｂｎ二分離用ダイオード Ｂ１〜Ｂｍ二光電変換ブロック Ｌｘｌ−Ｌｘｍｊ　ｘ細配線 ｔ、ｙｔ〜Ｌｙｎ：ｙ細配線 Ｓ　Ｉ、Ｓ２，３３．Ｓ４’、Ｓ５．Ｓ５　ａ、Ｓ５　
ｂ、８６゜８６　ａ、Ｓ６　ｂ、Ｓ７．Ｓ８　ニスイツ
チング素子ＡＭＩ、ＡＭ２：増幅器 ＤＦＡＣ差動増幅器

Claims (5)

【特許請求の範囲】
1. （１）光電変換素子と、該光電変換素子に接続した分離
   用ダイオードとでなる、複数の電荷蓄積ユニット； 前記電荷蓄積ユニットの一端を、複数のグループに分け
   て互いに接続する第１の配Ｍ；前記電荷蓄積ユニットの
   他端を、第１の配線の各々のグループに属するそれぞれ
   互いに対応位置にあるもの同志、互いに接続する第２の
   配線；前記第１の配線の各々に所定電圧を印加する第１
   の電圧印加手段； 前記第２の配線の各々に所定電圧を印加する第２の電圧
   印加手段； 前記第２の配線の各々を選択的に出力端に接続する信号
   選択手段；および 第１の電圧印加手段、第２の電圧印加手段。 および信号選択手段を周期的に制御し、順次、所定の電
   荷蓄積ユニットから信号を読み出す電子制御手段； を備える光電変換素子アレイ装置ｔ；おいて；少なくと
   も１つの電荷蓄積ユニットに対してその電荷蓄積量を他
   の電荷蓄積ユニットよりも小さくし、その電荷蓄積ユニ
   ットからの出力信号で、出力端に呪われる信号のレベル
   を補償することを特徴とする、光電変換素子アレイ装置
   。
2. （２）電子制御手段は、所定の電荷蓄積ユニットの出力
   レベルと、電荷蓄積量を小さくした電荷蓄積ユニットの
   出力レベルとの差を出力する、前記特許請求の範囲第（
   １）項記載の光電変換素子アレイ装置。
3. （３）第１の配線もしくは第２の配線で共通に接続され
   た少なくともニゲループの電荷ＷｆｊＶユニットに対し
   て、他のグループの電荷蓄積ユニットよりも電荷蓄積量
   を小さくする、前記特許請求の範囲第（１）項記載の光
   電変換素子アレイ装置。
4. （４）電荷蓄積量を小さくする電荷蓄積ユニットは複数
   グループであり、電子制御手段は周期的にそのうちの１
   つを選択して補償レベルを読取る、前記特許請求の範囲
   第（３）項記載の光電変換素子アレイ装置。
5. （５）電荷蓄積量を／Ｊ％さくする電荷蓄積ユニットの
   光電変換素子はその受光面が遮光された、前記特許請求
   の範囲第（１）項、第（２）項、第（３）項又は第（４
   ）項記載の光電変換素子アレイ装置。