JPH0865448A - 画像読み取り装置 - Google Patents
画像読み取り装置Info
- Publication number
- JPH0865448A JPH0865448A JP6192993A JP19299394A JPH0865448A JP H0865448 A JPH0865448 A JP H0865448A JP 6192993 A JP6192993 A JP 6192993A JP 19299394 A JP19299394 A JP 19299394A JP H0865448 A JPH0865448 A JP H0865448A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion element
- drive voltage
- applying means
- element unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【目的】駆動ゲートを減少させ、効率の良い安価な画像
読み取り装置を提供することを目的とする。 【構成】一次元方向に配列した所定個数（Ｘ×Ｙ個）の
光電変換素子を含む光電変換素子ユニット列において、
適宜選択された複数個（Ｘ個）の光電変換素子ユニット
を一単位として複数個（Ｙ個）の光電変換素子ユニット
群を構成し、それぞれの光電変換素子ユニット群に対し
ては一つの第１駆動電圧印加手段（Ｙ個）を、各光電変
換素子ユニット群における光電変換素子ユニットに対応
した計Ｘ個の電圧印加手段に対しては、それぞれマトリ
クスを構成して電気的に接続されたＸ個の第２駆動電圧
印加手段を設け、一つの電圧印加手段と一つの第２駆動
電圧印加手段を入力とする一方、光電変換素子ユニット
の他方の出力側個別極を出力として論理積回路を構成し
たことを特徴的構成とする。
読み取り装置を提供することを目的とする。 【構成】一次元方向に配列した所定個数（Ｘ×Ｙ個）の
光電変換素子を含む光電変換素子ユニット列において、
適宜選択された複数個（Ｘ個）の光電変換素子ユニット
を一単位として複数個（Ｙ個）の光電変換素子ユニット
群を構成し、それぞれの光電変換素子ユニット群に対し
ては一つの第１駆動電圧印加手段（Ｙ個）を、各光電変
換素子ユニット群における光電変換素子ユニットに対応
した計Ｘ個の電圧印加手段に対しては、それぞれマトリ
クスを構成して電気的に接続されたＸ個の第２駆動電圧
印加手段を設け、一つの電圧印加手段と一つの第２駆動
電圧印加手段を入力とする一方、光電変換素子ユニット
の他方の出力側個別極を出力として論理積回路を構成し
たことを特徴的構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ等の画像
入力装置に用いる画像読み取り装置に関するものであ
る。
入力装置に用いる画像読み取り装置に関するものであ
る。
【０００２】
【従来の技術】ファクシミリなどの原稿読み取り部に
は、電荷結合素子（charge coupled device;ＣＣＤ）を
用いた縮小光学系の画像読み取り装置に代わって、一般
に密着型イメージセンサと呼ばれる画像読み取り装置が
使用され始めている。この画像読み取り装置は、ガラス
基板上にアモルファスシリコン（a-Si）などの薄膜半導
体から成る光電変換素子が一次元状に複数形成されたも
ので、原稿上の画像を等倍で読み取ることができる。光
電変換素子には通常フォトダイオードが用いられるが、
フォトダイオードに生じる光電流は極めて微弱であるた
め、この光電流をフォトダイオードの接合容量に一旦蓄
積させてから検出する電荷蓄積法が広く採用されてい
る。さらに光電変換素子の数が非常に多くなるため、通
常はスイッチング素子の数が少なくて済むマトリックス
駆動方式が採用されている。
は、電荷結合素子（charge coupled device;ＣＣＤ）を
用いた縮小光学系の画像読み取り装置に代わって、一般
に密着型イメージセンサと呼ばれる画像読み取り装置が
使用され始めている。この画像読み取り装置は、ガラス
基板上にアモルファスシリコン（a-Si）などの薄膜半導
体から成る光電変換素子が一次元状に複数形成されたも
ので、原稿上の画像を等倍で読み取ることができる。光
電変換素子には通常フォトダイオードが用いられるが、
フォトダイオードに生じる光電流は極めて微弱であるた
め、この光電流をフォトダイオードの接合容量に一旦蓄
積させてから検出する電荷蓄積法が広く採用されてい
る。さらに光電変換素子の数が非常に多くなるため、通
常はスイッチング素子の数が少なくて済むマトリックス
駆動方式が採用されている。
【０００３】ここで、電荷蓄積法によるマトリックス駆
動方式の画像読み取り装置の一例を図面に基づき簡単に
説明する。
動方式の画像読み取り装置の一例を図面に基づき簡単に
説明する。
【０００４】図８に示すように、従来の画像読み取り装
置には光電変換素子としてのフォトダイオード５０がｍ
×ｎ個配列され、これらフォトダイオード５０にブロッ
キングダイオード５２が逆極性で直列に接続されてい
る。これらフォトダイオード５０やブロッキングダイオ
ード５２は、ｍ個毎にｎ個のブロックＢ1.Ｂ2.…Ｂn に
区分されている。これらブロッキングダイオード５２の
アノード端子は、各ブロックＢ1.Ｂ2.…Ｂn 毎に共通す
るバッファゲート５４を介してシフトレジスタ５６の各
出力端子に接続されている。
置には光電変換素子としてのフォトダイオード５０がｍ
×ｎ個配列され、これらフォトダイオード５０にブロッ
キングダイオード５２が逆極性で直列に接続されてい
る。これらフォトダイオード５０やブロッキングダイオ
ード５２は、ｍ個毎にｎ個のブロックＢ1.Ｂ2.…Ｂn に
区分されている。これらブロッキングダイオード５２の
アノード端子は、各ブロックＢ1.Ｂ2.…Ｂn 毎に共通す
るバッファゲート５４を介してシフトレジスタ５６の各
出力端子に接続されている。
【０００５】一方、フォトダイオード５０のアノード端
子は各ブロックＢ1.Ｂ2.…Ｂn 間で相対的に同一位置に
あるもの同士が、共通する電流増幅回路ＩＶ1.ＩＶ2.…
ＩＶm を介して積分回路ＩＮ1.ＩＮ2.… ＩＮm に接
続されている。さらに、積分回路ＩＮ1.ＩＮ2.… ＩＮ
m にはサンプルホールド回路ＳＨ1.ＳＨ2.… ＳＨmと
マルチプレクサ回路ＭＰＸと増幅回路５８とが接続され
ていて、これら電流増幅回路ＩＶ1.ＩＶ2.… ＩＶ
m と、積分回路ＩＮ1.ＩＮ2.… ＩＮm と、サンプルホ
ールド回路ＳＨ1.ＳＨ2.… ＳＨm と、マルチプレクサ
回路ＭＰＸと、増幅回路５８とにより、フォトダイオー
ドＰＤから流れ出す電流Ｉ1.Ｉ2.… Ｉm を時間積分等
するための信号処理回路が構成されている。
子は各ブロックＢ1.Ｂ2.…Ｂn 間で相対的に同一位置に
あるもの同士が、共通する電流増幅回路ＩＶ1.ＩＶ2.…
ＩＶm を介して積分回路ＩＮ1.ＩＮ2.… ＩＮm に接
続されている。さらに、積分回路ＩＮ1.ＩＮ2.… ＩＮ
m にはサンプルホールド回路ＳＨ1.ＳＨ2.… ＳＨmと
マルチプレクサ回路ＭＰＸと増幅回路５８とが接続され
ていて、これら電流増幅回路ＩＶ1.ＩＶ2.… ＩＶ
m と、積分回路ＩＮ1.ＩＮ2.… ＩＮm と、サンプルホ
ールド回路ＳＨ1.ＳＨ2.… ＳＨm と、マルチプレクサ
回路ＭＰＸと、増幅回路５８とにより、フォトダイオー
ドＰＤから流れ出す電流Ｉ1.Ｉ2.… Ｉm を時間積分等
するための信号処理回路が構成されている。
【０００６】この画像読み取り装置によれば、図９のタ
イムチャートに示すように、シフトレジスタ５６に入力
されたデータ入力パルスＤinは、クロックパルスＣＬＫ
にしたがってシフトレジスタ５６内を順にシフトしてい
き、その各出力端子から順番に出力される。これによ
り、各フォトダイオード５０にブロックＢ1.Ｂ2.… Ｂ
n 単位で順番に駆動電圧Ｖd が印加されることになる。
駆動電圧Ｖd が印加されたフォトダイオード５０には、
その接合容量に蓄積させられている光信号に相当する電
流Ｉ1.Ｉ2.… Ｉm が流れ、各電流増幅回路ＩＶ1.ＩＶ
2.… ＩＶm により増幅され、さらに積分回路ＩＮ1.Ｉ
Ｎ2.… ＩＮm と、サンプルホールド回路ＳＨ1.ＳＨ2.
… ＳＨm と、マルチプレクサ回路ＭＰＸと、増幅回路
５８から成る信号処理回路により、フォトダイオードＰ
Ｄから流れ出す電流Ｉ1.Ｉ2.… Ｉ m が信号処理されて
出力電力Ｖout が得られる。このようにして、各フォト
ダイオード５０の電気信号は、シフトレジスタ５６等に
よりブロックＢ1.Ｂ2.… Ｂ n 単位で順次走査され、１
つのブロック内のチャンネル分が同時に読み出されるの
である。
イムチャートに示すように、シフトレジスタ５６に入力
されたデータ入力パルスＤinは、クロックパルスＣＬＫ
にしたがってシフトレジスタ５６内を順にシフトしてい
き、その各出力端子から順番に出力される。これによ
り、各フォトダイオード５０にブロックＢ1.Ｂ2.… Ｂ
n 単位で順番に駆動電圧Ｖd が印加されることになる。
駆動電圧Ｖd が印加されたフォトダイオード５０には、
その接合容量に蓄積させられている光信号に相当する電
流Ｉ1.Ｉ2.… Ｉm が流れ、各電流増幅回路ＩＶ1.ＩＶ
2.… ＩＶm により増幅され、さらに積分回路ＩＮ1.Ｉ
Ｎ2.… ＩＮm と、サンプルホールド回路ＳＨ1.ＳＨ2.
… ＳＨm と、マルチプレクサ回路ＭＰＸと、増幅回路
５８から成る信号処理回路により、フォトダイオードＰ
Ｄから流れ出す電流Ｉ1.Ｉ2.… Ｉ m が信号処理されて
出力電力Ｖout が得られる。このようにして、各フォト
ダイオード５０の電気信号は、シフトレジスタ５６等に
よりブロックＢ1.Ｂ2.… Ｂ n 単位で順次走査され、１
つのブロック内のチャンネル分が同時に読み出されるの
である。
【０００７】
【発明が解決しようとする課題】以上説明したように、
電荷蓄積法によるマトリックス駆動方式の駆動電圧Ｖｄ
は、前記タイムチャートに示すように、シフトレジスタ
出力となっている。このため、たとえばＡ４版サイズの
８素子／mmの画像読み取り装置においては素子数が１７
２８個になり、３２チャンネル×５４ブロック、１６チ
ャンネル×１０８ブロックあるいは８チャンネル×２１
６ブロックのいずれかで構成され、通常は１６チャンネ
ル×１０８ブロックで構成されている。しかし、いずれ
の構成であっても多数のシフトレジスタを必要とすると
いう問題があった。また、ＩＣ化した場合、アナログ回
路部は高価であるため、安価なデジタル回路を多く用い
て構成する必要があった。
電荷蓄積法によるマトリックス駆動方式の駆動電圧Ｖｄ
は、前記タイムチャートに示すように、シフトレジスタ
出力となっている。このため、たとえばＡ４版サイズの
８素子／mmの画像読み取り装置においては素子数が１７
２８個になり、３２チャンネル×５４ブロック、１６チ
ャンネル×１０８ブロックあるいは８チャンネル×２１
６ブロックのいずれかで構成され、通常は１６チャンネ
ル×１０８ブロックで構成されている。しかし、いずれ
の構成であっても多数のシフトレジスタを必要とすると
いう問題があった。また、ＩＣ化した場合、アナログ回
路部は高価であるため、安価なデジタル回路を多く用い
て構成する必要があった。
【０００８】また、本来例えば４素子／mm程度の疎な読
み取り密度で充分な画像に対してでも、上記従来技術で
は、一走査動作として１７２８個の素子データを取り込
まなければならず、疎な画像を対象とする高速読み取り
が不可能であった。そこで、本発明者らは駆動ゲートを
減少させ、効率の良い安価な画像読み取り装置を提供す
るため鋭意研究を重ねた結果、本発明に至った。
み取り密度で充分な画像に対してでも、上記従来技術で
は、一走査動作として１７２８個の素子データを取り込
まなければならず、疎な画像を対象とする高速読み取り
が不可能であった。そこで、本発明者らは駆動ゲートを
減少させ、効率の良い安価な画像読み取り装置を提供す
るため鋭意研究を重ねた結果、本発明に至った。
【０００９】
【課題を解決するための手段】本発明は、並列に接続さ
れた複数個の光電変換素子を少なくとも備え、並列接続
した一方を入力側共通極とした光電変換素子ユニット
を、複数個一次元方向に配列した光電変換素子ユニット
列と、光電変換素子ユニット列を、複数個の光電変換素
子ユニットを含む複数個の光電変換素子ユニット群に分
割し、分割したそれぞれの光電変換素子ユニット群にお
ける複数個の光電変換素子ユニットの入力側共通極それ
ぞれに対応して設けた電圧印加手段に対して、一つの光
電変換素子ユニット群を一単位として第１の駆動電圧を
与える複数個の第１駆動電圧印加手段と、異なる複数個
の光電変換素子ユニット群のそれぞれから選択された複
数個の光電変換素子ユニットの入力側共通極に第２の駆
動電圧を与える、複数個の第２駆動電圧印加手段とを備
え、第１駆動電圧印加手段における一つの電圧印加手段
からの出力と、一つの第２駆動電圧印加手段からの出力
を入力とする一方、当該第１駆動電圧印加手段における
一つの電圧印加手段と、当該一つの第２駆動電圧印加手
段に対応する光電変換素子ユニットの他方の出力側個別
極を出力として論理積回路を構成した画像読み取り装置
により、上記駆動ゲートの減少という課題を解決する。
れた複数個の光電変換素子を少なくとも備え、並列接続
した一方を入力側共通極とした光電変換素子ユニット
を、複数個一次元方向に配列した光電変換素子ユニット
列と、光電変換素子ユニット列を、複数個の光電変換素
子ユニットを含む複数個の光電変換素子ユニット群に分
割し、分割したそれぞれの光電変換素子ユニット群にお
ける複数個の光電変換素子ユニットの入力側共通極それ
ぞれに対応して設けた電圧印加手段に対して、一つの光
電変換素子ユニット群を一単位として第１の駆動電圧を
与える複数個の第１駆動電圧印加手段と、異なる複数個
の光電変換素子ユニット群のそれぞれから選択された複
数個の光電変換素子ユニットの入力側共通極に第２の駆
動電圧を与える、複数個の第２駆動電圧印加手段とを備
え、第１駆動電圧印加手段における一つの電圧印加手段
からの出力と、一つの第２駆動電圧印加手段からの出力
を入力とする一方、当該第１駆動電圧印加手段における
一つの電圧印加手段と、当該一つの第２駆動電圧印加手
段に対応する光電変換素子ユニットの他方の出力側個別
極を出力として論理積回路を構成した画像読み取り装置
により、上記駆動ゲートの減少という課題を解決する。
【００１０】また、少なくとも光電変換素子を含む光電
変換素子列を複数個一次元方向に配列し、隣接する光電
変換素子列の一方の極が交互に異なる共通極に並列接続
されるとともに当該共通極を入力側共通極とした、複数
個の光電変換素子列からなる光電変換素子ユニットを、
複数個一次元方向に配列した光電変換素子ユニット列
と、光電変換素子ユニット列を、複数個の光電変換素子
ユニットを含む複数個の光電変換素子ユニット群に分割
し、分割したそれぞれの光電変換素子ユニット群におけ
る複数個の光電変換素子ユニットの入力側共通極それぞ
れに対応して設けた電圧印加手段に対して、一つの光電
変換素子ユニット群を一単位として第１の駆動電圧を与
える複数個の第１駆動電圧印加手段と、異なる複数個の
光電変換素子ユニット群のそれぞれから選択された複数
個の光電変換素子ユニットの入力側共通極に第２の駆動
電圧を与える、複数個の第２駆動電圧印加手段とを備
え、第１駆動電圧印加手段における一つの電圧印加手段
からの出力と、一つの第２駆動電圧印加手段からの出力
を入力とする一方、当該第１駆動電圧印加手段における
一つの電圧印加手段と、当該一つの第２駆動電圧印加手
段に対応する光電変換素子ユニットの他方の出力側個別
極を出力として論理積回路を構成した画像読み取り装置
により、上記駆動ゲートの減少並びに読み取り速度の向
上という課題を解決する。
変換素子列を複数個一次元方向に配列し、隣接する光電
変換素子列の一方の極が交互に異なる共通極に並列接続
されるとともに当該共通極を入力側共通極とした、複数
個の光電変換素子列からなる光電変換素子ユニットを、
複数個一次元方向に配列した光電変換素子ユニット列
と、光電変換素子ユニット列を、複数個の光電変換素子
ユニットを含む複数個の光電変換素子ユニット群に分割
し、分割したそれぞれの光電変換素子ユニット群におけ
る複数個の光電変換素子ユニットの入力側共通極それぞ
れに対応して設けた電圧印加手段に対して、一つの光電
変換素子ユニット群を一単位として第１の駆動電圧を与
える複数個の第１駆動電圧印加手段と、異なる複数個の
光電変換素子ユニット群のそれぞれから選択された複数
個の光電変換素子ユニットの入力側共通極に第２の駆動
電圧を与える、複数個の第２駆動電圧印加手段とを備
え、第１駆動電圧印加手段における一つの電圧印加手段
からの出力と、一つの第２駆動電圧印加手段からの出力
を入力とする一方、当該第１駆動電圧印加手段における
一つの電圧印加手段と、当該一つの第２駆動電圧印加手
段に対応する光電変換素子ユニットの他方の出力側個別
極を出力として論理積回路を構成した画像読み取り装置
により、上記駆動ゲートの減少並びに読み取り速度の向
上という課題を解決する。
【００１１】
【作用】本発明の画像読み取り装置は、以下の作用によ
って画像情報を読み取る。請求項１については、一次元
方向に配列した所定個数の光電変換素子を含む光電変換
素子ユニット列において、並列に接続された複数個の光
電変換素子を含んで適宜選択された複数個（Ｘ個）の光
電変換素子ユニットを一単位として複数個（Ｙ個）の光
電変換素子ユニット群を構成し、それぞれの光電変換素
子ユニット群に対して、一つの第１駆動電圧印加手段を
設けている。従って第１駆動電圧印加手段は、全体でＹ
個となる。そしてこのうちの一つの第１駆動電圧印加手
段からは、それぞれの光電変換素子ユニットに対応した
電圧印加手段が設けられている。従って、１個の第１駆
動電圧印加手段には、Ｘ個の電圧印加手段が設けられて
いることになる。一方、各光電変換素子ユニット群にお
ける一つの光電変換素子ユニットに対応した計Ｘ×Ｙ個
からなる全ての電圧印加手段に対して、各光電変換素子
ユニット群からの１個の電圧印加手段、すなわち計Ｙ個
の電圧印加手段を１個の第２電圧印加手段と電気的に接
続しつつ、この第２電圧印加手段を各光電変換素子ユニ
ット群内の計Ｘ個の電圧印加手段のそれぞれに対してマ
トリクスを構成して電気的に接続している。このような
構成によって、第１駆動電圧印加手段から電圧印加手段
を介した第１の駆動電圧と、第２駆動電圧印加手段から
の第２の駆動電圧が、同時に光電変換素子ユニットの入
力側共通極に印加され得る構成となる。そして本発明で
は、一つの電圧印加手段と一つの第２駆動電圧印加手段
を入力とする一方、光電変換素子ユニットの他方の出力
側個別極を出力として論理積回路を構成しているので、
読み取り動作に際しては、第１の駆動電圧と第２の駆動
電圧が同時に入力された光電変換素子ユニットのみから
画像信号が得られることになる。従って、読み取りの為
の電圧印加がマトリクス駆動となり、必要とする駆動ゲ
ートの数は、Ｘ＋Ｙ個となる。
って画像情報を読み取る。請求項１については、一次元
方向に配列した所定個数の光電変換素子を含む光電変換
素子ユニット列において、並列に接続された複数個の光
電変換素子を含んで適宜選択された複数個（Ｘ個）の光
電変換素子ユニットを一単位として複数個（Ｙ個）の光
電変換素子ユニット群を構成し、それぞれの光電変換素
子ユニット群に対して、一つの第１駆動電圧印加手段を
設けている。従って第１駆動電圧印加手段は、全体でＹ
個となる。そしてこのうちの一つの第１駆動電圧印加手
段からは、それぞれの光電変換素子ユニットに対応した
電圧印加手段が設けられている。従って、１個の第１駆
動電圧印加手段には、Ｘ個の電圧印加手段が設けられて
いることになる。一方、各光電変換素子ユニット群にお
ける一つの光電変換素子ユニットに対応した計Ｘ×Ｙ個
からなる全ての電圧印加手段に対して、各光電変換素子
ユニット群からの１個の電圧印加手段、すなわち計Ｙ個
の電圧印加手段を１個の第２電圧印加手段と電気的に接
続しつつ、この第２電圧印加手段を各光電変換素子ユニ
ット群内の計Ｘ個の電圧印加手段のそれぞれに対してマ
トリクスを構成して電気的に接続している。このような
構成によって、第１駆動電圧印加手段から電圧印加手段
を介した第１の駆動電圧と、第２駆動電圧印加手段から
の第２の駆動電圧が、同時に光電変換素子ユニットの入
力側共通極に印加され得る構成となる。そして本発明で
は、一つの電圧印加手段と一つの第２駆動電圧印加手段
を入力とする一方、光電変換素子ユニットの他方の出力
側個別極を出力として論理積回路を構成しているので、
読み取り動作に際しては、第１の駆動電圧と第２の駆動
電圧が同時に入力された光電変換素子ユニットのみから
画像信号が得られることになる。従って、読み取りの為
の電圧印加がマトリクス駆動となり、必要とする駆動ゲ
ートの数は、Ｘ＋Ｙ個となる。
【００１２】また請求項２について、第１駆動電圧印加
手段から電圧印加手段を介した第１の駆動電圧と、第２
駆動電圧印加手段からの第２の駆動電圧が、同時に光電
変換素子ユニットの入力側共通極に印加されうる構成の
もと、一つの電圧印加手段と一つの第２駆動電圧印加手
段を入力とする一方、光電変換素子ユニットの他方の出
力側個別極を出力として、論理積回路を構成し、読み取
り動作に際して第１の駆動電圧と第２の駆動電圧が、同
時に入力された光電変換素子ユニットから画像信号を得
ることにより、読み取りの為の電圧印加をマトリクス駆
動として、必要とする駆動ゲートの数をＸ＋Ｙ個とする
点は上記と同一であるが、以下の点で駆動ゲートの減少
に加えて読み取り速度を向上させるという作用が得られ
る。すなわち、光電変換素子ユニットを構成するに際
し、少なくとも光電変換素子を含む光電変換素子列を複
数個一次元方向に配列し、隣接する各光電変換素子列の
一方の極が、交互に異なる共通極に並列接続される。す
なわち、互いに隣接する個々の光電変換素子列が別々の
共通極を有する並列接続となって複数個の光電変換素子
ユニットが構成されている。例えば、一つの光電変換素
子ユニット群を構成する一次元配列した所定数の光電変
換素子列で説明すると、奇数番目の光電変換素子列によ
って一つの光電変換素子ユニットを構成し、偶数番目の
光電変換素子列によって別の光電変換素子ユニットを構
成する。さらにこれら２つの光電変換素子ユニットへの
電圧印加手段に対して、上記同様それぞれマトリクスを
構成して電気的に接続された第２駆動電圧印加手段を設
ける。そして全光電変換素子列をこの構成としておき、
一つ飛ばしの光電変換素子列に対応する第２駆動電圧印
加手段を選択的に駆動させることで、一つ飛ばしで画像
データを読み込めることになる。
手段から電圧印加手段を介した第１の駆動電圧と、第２
駆動電圧印加手段からの第２の駆動電圧が、同時に光電
変換素子ユニットの入力側共通極に印加されうる構成の
もと、一つの電圧印加手段と一つの第２駆動電圧印加手
段を入力とする一方、光電変換素子ユニットの他方の出
力側個別極を出力として、論理積回路を構成し、読み取
り動作に際して第１の駆動電圧と第２の駆動電圧が、同
時に入力された光電変換素子ユニットから画像信号を得
ることにより、読み取りの為の電圧印加をマトリクス駆
動として、必要とする駆動ゲートの数をＸ＋Ｙ個とする
点は上記と同一であるが、以下の点で駆動ゲートの減少
に加えて読み取り速度を向上させるという作用が得られ
る。すなわち、光電変換素子ユニットを構成するに際
し、少なくとも光電変換素子を含む光電変換素子列を複
数個一次元方向に配列し、隣接する各光電変換素子列の
一方の極が、交互に異なる共通極に並列接続される。す
なわち、互いに隣接する個々の光電変換素子列が別々の
共通極を有する並列接続となって複数個の光電変換素子
ユニットが構成されている。例えば、一つの光電変換素
子ユニット群を構成する一次元配列した所定数の光電変
換素子列で説明すると、奇数番目の光電変換素子列によ
って一つの光電変換素子ユニットを構成し、偶数番目の
光電変換素子列によって別の光電変換素子ユニットを構
成する。さらにこれら２つの光電変換素子ユニットへの
電圧印加手段に対して、上記同様それぞれマトリクスを
構成して電気的に接続された第２駆動電圧印加手段を設
ける。そして全光電変換素子列をこの構成としておき、
一つ飛ばしの光電変換素子列に対応する第２駆動電圧印
加手段を選択的に駆動させることで、一つ飛ばしで画像
データを読み込めることになる。
【００１３】
【実施例】次に、本発明に係る画像読み取り方法及びそ
の装置の実施例を図面に基づき詳しく説明する。図１に
示すように、本発明の画像読み取り装置１は、複数個の
光電変換素子としてのフォトダイオード３・・とブロッ
キングダイオード５を直列に接続した光電変換素子列７
を並列に接続し、並列接続した光電変換素子列７の一方
を入力側共通極９・・とした光電変換素子ユニットＢ1.
Ｂ2.・・Ｂn を、画像読み取り幅に亙って複数個一次元
方向に配列した光電変換素子ユニット列１１と、光電変
換素子ユニット列１１を、複数個（Ｘ個）の光電変換素
子ユニットＢ1.Ｂ2.・・を含む複数個（Ｙ個）の光電変
換素子ユニット群Ｃ1 Ｃ2 … Ｃy に分割し、分割した
それぞれの光電変換素子ユニット群Ｃ1 Ｃ2 … Ｃy に
おける複数個の光電変換素子ユニットＢ1.Ｂ2.・・の入
力側共通極９・・それぞれに対応して設けた電圧印加手
段１５に対して、一つの光電変換素子ユニット群Ｃ1 Ｃ
2… Ｃy を一単位として第１の駆動電圧を与える複数
個（Ｙ個）の第１駆動電圧印加手段Ｄ1 Ｄ2 … Ｄ
y と、異なる複数個（Ｙ個）の光電変換素子ユニット群
Ｃ1 Ｃ2 … Ｃy のそれぞれから選択された複数個（Ｙ
個）の光電変換素子ユニットＢ1.Ｂ2.・・Ｂn の入力側
共通極９に第２の駆動電圧を与える、複数個（Ｘ個）の
第２駆動電圧印加手段Ｅ1.Ｅ2.… Ｅx と、を備え、第
１駆動電圧印加手段Ｄ1 Ｄ2 … Ｄy における一つの電
圧印加手段１５からの出力と、一つの第２駆動電圧印加
手段Ｅ1.Ｅ2.… Ｅx からの出力を入力とする一方、当
該第１駆動電圧印加手段Ｄ1 Ｄ2 … Ｄy における一つ
の電圧印加手段１５と、当該一つの第２駆動電圧印加手
段Ｅ1.Ｅ2.… Ｅx に対応する光電変換素子ユニットＢ
1.Ｂ2.・・の他方の出力側個別極２１を出力とする、第
１抵抗Ｒｄと第２抵抗Ｒｅと光電変換素子列７からなる
論理積回路２３を構成したものである。従って、読み取
りの為の電圧印加がマトリクス駆動となり、必要とする
駆動ゲートの数は、第１駆動電圧印加手段Ｄ1 Ｄ2 …
Ｄy と、第２駆動電圧印加手段Ｅ1.Ｅ2.… Ｅx とを加
えた数、すなわちＸ＋Ｙ個となる。
の装置の実施例を図面に基づき詳しく説明する。図１に
示すように、本発明の画像読み取り装置１は、複数個の
光電変換素子としてのフォトダイオード３・・とブロッ
キングダイオード５を直列に接続した光電変換素子列７
を並列に接続し、並列接続した光電変換素子列７の一方
を入力側共通極９・・とした光電変換素子ユニットＢ1.
Ｂ2.・・Ｂn を、画像読み取り幅に亙って複数個一次元
方向に配列した光電変換素子ユニット列１１と、光電変
換素子ユニット列１１を、複数個（Ｘ個）の光電変換素
子ユニットＢ1.Ｂ2.・・を含む複数個（Ｙ個）の光電変
換素子ユニット群Ｃ1 Ｃ2 … Ｃy に分割し、分割した
それぞれの光電変換素子ユニット群Ｃ1 Ｃ2 … Ｃy に
おける複数個の光電変換素子ユニットＢ1.Ｂ2.・・の入
力側共通極９・・それぞれに対応して設けた電圧印加手
段１５に対して、一つの光電変換素子ユニット群Ｃ1 Ｃ
2… Ｃy を一単位として第１の駆動電圧を与える複数
個（Ｙ個）の第１駆動電圧印加手段Ｄ1 Ｄ2 … Ｄ
y と、異なる複数個（Ｙ個）の光電変換素子ユニット群
Ｃ1 Ｃ2 … Ｃy のそれぞれから選択された複数個（Ｙ
個）の光電変換素子ユニットＢ1.Ｂ2.・・Ｂn の入力側
共通極９に第２の駆動電圧を与える、複数個（Ｘ個）の
第２駆動電圧印加手段Ｅ1.Ｅ2.… Ｅx と、を備え、第
１駆動電圧印加手段Ｄ1 Ｄ2 … Ｄy における一つの電
圧印加手段１５からの出力と、一つの第２駆動電圧印加
手段Ｅ1.Ｅ2.… Ｅx からの出力を入力とする一方、当
該第１駆動電圧印加手段Ｄ1 Ｄ2 … Ｄy における一つ
の電圧印加手段１５と、当該一つの第２駆動電圧印加手
段Ｅ1.Ｅ2.… Ｅx に対応する光電変換素子ユニットＢ
1.Ｂ2.・・の他方の出力側個別極２１を出力とする、第
１抵抗Ｒｄと第２抵抗Ｒｅと光電変換素子列７からなる
論理積回路２３を構成したものである。従って、読み取
りの為の電圧印加がマトリクス駆動となり、必要とする
駆動ゲートの数は、第１駆動電圧印加手段Ｄ1 Ｄ2 …
Ｄy と、第２駆動電圧印加手段Ｅ1.Ｅ2.… Ｅx とを加
えた数、すなわちＸ＋Ｙ個となる。
【００１４】すなわち、光電変換素子ユニット群Ｃ1 Ｃ
2 … Ｃy に含まれる光電変換素子数×Ｙ個のフォトダ
イオード３と、これらに逆極性で直列に接続されたブロ
ッキングダイオード５とが一次元に配列され、所定数の
フォトダイオード３とブロッキングダイオード５とを一
単位として光電変換素子ユニットＢ1.Ｂ2.… Ｂn に区
分されている。これらフォトダイオード３及びブロッキ
ングダイオード５は、アモルファスシリコン（a-Si）な
どの薄膜半導体が、ｐｉｎ構造などで積層されて形成さ
れたものが適用され、両者は同一構造で構成されていて
も良く、あるいは異なる構造で構成されていても良い。
2 … Ｃy に含まれる光電変換素子数×Ｙ個のフォトダ
イオード３と、これらに逆極性で直列に接続されたブロ
ッキングダイオード５とが一次元に配列され、所定数の
フォトダイオード３とブロッキングダイオード５とを一
単位として光電変換素子ユニットＢ1.Ｂ2.… Ｂn に区
分されている。これらフォトダイオード３及びブロッキ
ングダイオード５は、アモルファスシリコン（a-Si）な
どの薄膜半導体が、ｐｉｎ構造などで積層されて形成さ
れたものが適用され、両者は同一構造で構成されていて
も良く、あるいは異なる構造で構成されていても良い。
【００１５】これらフォトダイオード３の各アノード端
子は、図例では各光電変換素子ユニットＢ1.Ｂ2.… Ｂ
n 間で相対的に同一位置にあるもの同士が、共通する出
力線側マトリックス配線２５に接続されている。なお、
これら出力線側マトリックス配線２５の出力端子には、
図示しないが、通常は電流増幅回路、積分回路、サンプ
ルホールド回路、マルチプレクサ回路などが接続され、
各フォトダイオード３に流れる電流Ｉ1 Ｉ2 …Ｉm を時
間積分してシリアルに出力するようにされている。
子は、図例では各光電変換素子ユニットＢ1.Ｂ2.… Ｂ
n 間で相対的に同一位置にあるもの同士が、共通する出
力線側マトリックス配線２５に接続されている。なお、
これら出力線側マトリックス配線２５の出力端子には、
図示しないが、通常は電流増幅回路、積分回路、サンプ
ルホールド回路、マルチプレクサ回路などが接続され、
各フォトダイオード３に流れる電流Ｉ1 Ｉ2 …Ｉm を時
間積分してシリアルに出力するようにされている。
【００１６】一方、ブロッキングダイオード５の各アノ
ード端子は、各光電変換素子ユニットＢ1.Ｂ2.… Ｂn
毎に共通する入力側共通極９に接続されていて、さらに
複数個に区分された光電変換素子ユニットＢ1.Ｂ2.…
Ｂn はＸ個毎にＹ個の光電変換素子ユニット群Ｃ1 Ｃ2
… Ｃy に区分されている。そして、各光電変換素子ユ
ニット群Ｃ1 Ｃ2 … Ｃy 内のＸ個の光電変換素子ユニ
ットＢ1.Ｂ2.… Ｂnそれぞれを単位に順番に第１の駆
動電圧を印加し得るように、光電変換素子ユニットＢ1.
Ｂ2.… Ｂn の入力側共通極９はそれぞれ抵抗Ｒｄを接
続した電圧印加手段１５を介して、共通する第１駆動電
圧印加手段Ｄ1 Ｄ2 … Ｄy に接続されている。さら
に、光電変換素子ユニット群Ｃ1 Ｃ2 … Ｃy 間で相対
的に同一位置にあるＹ個 光電変換素子ユニットＢ1.Ｂ
2.…ＢY の入力側共通極９は、それぞれ抵抗Ｒｅを介し
て共通する第２電圧印加手段Ｅ1.Ｅ2.… Ｅx に接続さ
れ、第２の駆動電圧を光電変換素子ユニット群Ｃ1 Ｃ2
… Ｃy 内の光電変換素子ユニットＢ1.Ｂ2.…Ｂx を個
別にかつ順番に印加し得るように構成されている。
ード端子は、各光電変換素子ユニットＢ1.Ｂ2.… Ｂn
毎に共通する入力側共通極９に接続されていて、さらに
複数個に区分された光電変換素子ユニットＢ1.Ｂ2.…
Ｂn はＸ個毎にＹ個の光電変換素子ユニット群Ｃ1 Ｃ2
… Ｃy に区分されている。そして、各光電変換素子ユ
ニット群Ｃ1 Ｃ2 … Ｃy 内のＸ個の光電変換素子ユニ
ットＢ1.Ｂ2.… Ｂnそれぞれを単位に順番に第１の駆
動電圧を印加し得るように、光電変換素子ユニットＢ1.
Ｂ2.… Ｂn の入力側共通極９はそれぞれ抵抗Ｒｄを接
続した電圧印加手段１５を介して、共通する第１駆動電
圧印加手段Ｄ1 Ｄ2 … Ｄy に接続されている。さら
に、光電変換素子ユニット群Ｃ1 Ｃ2 … Ｃy 間で相対
的に同一位置にあるＹ個 光電変換素子ユニットＢ1.Ｂ
2.…ＢY の入力側共通極９は、それぞれ抵抗Ｒｅを介し
て共通する第２電圧印加手段Ｅ1.Ｅ2.… Ｅx に接続さ
れ、第２の駆動電圧を光電変換素子ユニット群Ｃ1 Ｃ2
… Ｃy 内の光電変換素子ユニットＢ1.Ｂ2.…Ｂx を個
別にかつ順番に印加し得るように構成されている。
【００１７】ここで、任意の光電変換素子ユニットＢ1.
Ｂ2.… Ｂn における任意の一つの光電変換素子列７の
フォトダイオード３とブロッキングダイオード５、およ
び第１抵抗Ｒｄと第２抵抗Ｒｅとによって、図２（ａ）
に示すように論理積回路２３が構成されている。したが
って、入力Ｄ(y) 、Ｅ(x) からそれぞれ第１の駆動電圧
Ｄ＝５Ｖ、第２の駆動電圧Ｅ＝５Ｖが入力された時、Ｂ
点の電位Ｖｄは５Ｖであり、読出し状態となる。次に、
第１の駆動電圧Ｄ＝０Ｖ、第２の駆動電圧Ｅ＝０Ｖであ
る時は、Ｂ点の電位Ｖｄは０Ｖであり、またＤ＝０Ｖ、
Ｅ＝５Ｖ、又はＤ＝５Ｖ、Ｅ＝０Ｖが入力された時は、
Ｂ点の電位Ｖｄは２．５Ｖであり、いずれも蓄積状態と
なり、読み出されることはない。このように、Ｄ(y) と
Ｅ(x) の両方が５Ｖ、すなわちＯＮ状態となったときに
のみ読出し状態となる論理積回路となっている。このよ
うな動作態様を同図（ｂ）のタイムチャートによって示
している。
Ｂ2.… Ｂn における任意の一つの光電変換素子列７の
フォトダイオード３とブロッキングダイオード５、およ
び第１抵抗Ｒｄと第２抵抗Ｒｅとによって、図２（ａ）
に示すように論理積回路２３が構成されている。したが
って、入力Ｄ(y) 、Ｅ(x) からそれぞれ第１の駆動電圧
Ｄ＝５Ｖ、第２の駆動電圧Ｅ＝５Ｖが入力された時、Ｂ
点の電位Ｖｄは５Ｖであり、読出し状態となる。次に、
第１の駆動電圧Ｄ＝０Ｖ、第２の駆動電圧Ｅ＝０Ｖであ
る時は、Ｂ点の電位Ｖｄは０Ｖであり、またＤ＝０Ｖ、
Ｅ＝５Ｖ、又はＤ＝５Ｖ、Ｅ＝０Ｖが入力された時は、
Ｂ点の電位Ｖｄは２．５Ｖであり、いずれも蓄積状態と
なり、読み出されることはない。このように、Ｄ(y) と
Ｅ(x) の両方が５Ｖ、すなわちＯＮ状態となったときに
のみ読出し状態となる論理積回路となっている。このよ
うな動作態様を同図（ｂ）のタイムチャートによって示
している。
【００１８】ところで、Ｂ点の電位Ｖｄが２．５Ｖであ
る時、フォトダイオード３とブロッキングダイオード５
との間の電位ＶPDが２．５Ｖ以下に下がっていなけれ
ば、何ら問題が生ずることはない。また、フォトダイオ
ード３に入射する光が強すぎる場合、電位ＶPDが２．５
Ｖであっても読み出されてしまうことになる。しかし、
この場合であっても、蓄積時間を短くすれば、すなわち
高スピード化すれば、読出しを避けることができる。
る時、フォトダイオード３とブロッキングダイオード５
との間の電位ＶPDが２．５Ｖ以下に下がっていなけれ
ば、何ら問題が生ずることはない。また、フォトダイオ
ード３に入射する光が強すぎる場合、電位ＶPDが２．５
Ｖであっても読み出されてしまうことになる。しかし、
この場合であっても、蓄積時間を短くすれば、すなわち
高スピード化すれば、読出しを避けることができる。
【００１９】これら第１駆動電圧印加手段（マトリクス
の一方の入力端子に相当）Ｄ1 Ｄ2…Ｄy および第２駆
動電圧印加手段（マトリクスの他方の入力端子に相当）
Ｅ1.Ｅ2.…Ｅx にはそれぞれ図示しないバッファーゲー
トを介してシフトレジスタの各出力端子が接続されてい
て、これらによって第１駆動電圧印加手段および第２の
印加手段がそれぞれ機能する。従って、用いられるシフ
トレジスタには合計（Ｘ＋Ｙ）段のフリップフロップが
備えられていて、図８のように（Ｘ×Ｙ）段のフリップ
フロップが備えられていた従来のシフトレジスタと比較
して、大幅にゲート数を少なく構成することができる。
の一方の入力端子に相当）Ｄ1 Ｄ2…Ｄy および第２駆
動電圧印加手段（マトリクスの他方の入力端子に相当）
Ｅ1.Ｅ2.…Ｅx にはそれぞれ図示しないバッファーゲー
トを介してシフトレジスタの各出力端子が接続されてい
て、これらによって第１駆動電圧印加手段および第２の
印加手段がそれぞれ機能する。従って、用いられるシフ
トレジスタには合計（Ｘ＋Ｙ）段のフリップフロップが
備えられていて、図８のように（Ｘ×Ｙ）段のフリップ
フロップが備えられていた従来のシフトレジスタと比較
して、大幅にゲート数を少なく構成することができる。
【００２０】このような実施例において、使用される抵
抗Ｒｄ、Ｒｅは第１駆動電圧印加手段Ｄ1 Ｄ2 … Ｄy
及び第２駆動電圧印加手段Ｅ1.Ｅ2.… Ｅx の数に対応
して、抵抗ＲｄはＹ本、抵抗ＲｅはＸ本であり、抵抗を
Ｒｄ＝Ｒｅ＝Ｒ、第１又は第２の駆動電圧をＶとする
と、消費電流は第１駆動電圧印加手段Ｄ(y) 側は（Ｙ−
１）／２Ｒ×Ｖであり、第２駆動電圧印加手段Ｅ(x) 側
は（Ｘ−１）／２Ｒ×Ｖである。従って、例えば８ｃｈ
アナログ（２２０ブロック）をＹ＝１０、Ｘ＝２２のマ
トリックスで構成し、抵抗をＲｄ＝Ｒｅ＝Ｒ＝１０ｋ
Ω、第１または第２の駆動電圧をＶ＝５Ｖとすると、第
２電圧印加手段Ｅ(x) 側の消費電流は５．２５ｍＡ、入
力端子Ｄ(y) 側の消費電流は２．２５ｍＡとなる。故に
使用される抵抗ＲｄとＲｅの抵抗値はこれから逆に決め
られ、数ｋΩ〜数１００ｋΩが好ましく、５０ｋΩ程度
がより好適である。
抗Ｒｄ、Ｒｅは第１駆動電圧印加手段Ｄ1 Ｄ2 … Ｄy
及び第２駆動電圧印加手段Ｅ1.Ｅ2.… Ｅx の数に対応
して、抵抗ＲｄはＹ本、抵抗ＲｅはＸ本であり、抵抗を
Ｒｄ＝Ｒｅ＝Ｒ、第１又は第２の駆動電圧をＶとする
と、消費電流は第１駆動電圧印加手段Ｄ(y) 側は（Ｙ−
１）／２Ｒ×Ｖであり、第２駆動電圧印加手段Ｅ(x) 側
は（Ｘ−１）／２Ｒ×Ｖである。従って、例えば８ｃｈ
アナログ（２２０ブロック）をＹ＝１０、Ｘ＝２２のマ
トリックスで構成し、抵抗をＲｄ＝Ｒｅ＝Ｒ＝１０ｋ
Ω、第１または第２の駆動電圧をＶ＝５Ｖとすると、第
２電圧印加手段Ｅ(x) 側の消費電流は５．２５ｍＡ、入
力端子Ｄ(y) 側の消費電流は２．２５ｍＡとなる。故に
使用される抵抗ＲｄとＲｅの抵抗値はこれから逆に決め
られ、数ｋΩ〜数１００ｋΩが好ましく、５０ｋΩ程度
がより好適である。
【００２１】次に、この画像読み取り装置１の動作を、
図３（ａ）に示す駆動側を３×３にマトリックス化した
画像読み取り装置２７を例にして、同図（ｂ）に示すタ
イムチャートに基づき説明する。なお、この画像読み取
り装置２７は前述の図１に示す画像読み取り装置１を簡
略化したものであり、その構成は同様であるため、説明
を省略する。
図３（ａ）に示す駆動側を３×３にマトリックス化した
画像読み取り装置２７を例にして、同図（ｂ）に示すタ
イムチャートに基づき説明する。なお、この画像読み取
り装置２７は前述の図１に示す画像読み取り装置１を簡
略化したものであり、その構成は同様であるため、説明
を省略する。
【００２２】画像読み取り装置２７の第１駆動電圧印加
手段および第２駆動電圧印加手段を構成する入力端子Ｄ
１、Ｄ２、Ｄ３および入力端子Ｅ１、Ｅ２、Ｅ３にはそ
れぞれバッファーゲートを介してシフトレジスタの出力
端子が接続されていて、このシフトレジスタに入力され
たデータ入力パルスはクロックパルスＣＬＫにしたがっ
てシフトレジスタ内を順にシフトしていき、シフトレジ
スタの各出力端子から順番に出力される。
手段および第２駆動電圧印加手段を構成する入力端子Ｄ
１、Ｄ２、Ｄ３および入力端子Ｅ１、Ｅ２、Ｅ３にはそ
れぞれバッファーゲートを介してシフトレジスタの出力
端子が接続されていて、このシフトレジスタに入力され
たデータ入力パルスはクロックパルスＣＬＫにしたがっ
てシフトレジスタ内を順にシフトしていき、シフトレジ
スタの各出力端子から順番に出力される。
【００２３】すなわち第１駆動電圧印加手段Ｄ１、Ｄ
２、Ｄ３の各電圧印加手段１５から順番に入力された第
１の駆動電圧は、抵抗Ｒｄを接続した電圧印加手段１５
を介して、それぞれ光電変換素子ユニットＢ１、Ｂ２、
Ｂ３と、光電変換素子ユニットＢ４、Ｂ５、Ｂ６および
光電変換素子ユニットＢ７、Ｂ８、Ｂ９の光電変換素子
列（図中省略）に印加される。ここで、第１の駆動電圧
を順番に入力させるタイミングは立上りと立下りとを一
致させている。一方、第２駆動電圧印加手段Ｅ１、Ｅ
２、Ｅ３から順番に入力された第２の駆動電圧は抵抗Ｒ
ｅを介して、それぞれ光電変換素子ユニットＢ１、Ｂ
４、Ｂ７と、光電変換素子ユニットＢ２、Ｂ５、Ｂ８お
よび光電変換素子ユニットＢ３、Ｂ６、Ｂ９の光電変換
素子列（図中省略）に印加される。ここで、第２の駆動
電圧を順番に入力させるタイミングは立上りと立下りと
を一致させている。
２、Ｄ３の各電圧印加手段１５から順番に入力された第
１の駆動電圧は、抵抗Ｒｄを接続した電圧印加手段１５
を介して、それぞれ光電変換素子ユニットＢ１、Ｂ２、
Ｂ３と、光電変換素子ユニットＢ４、Ｂ５、Ｂ６および
光電変換素子ユニットＢ７、Ｂ８、Ｂ９の光電変換素子
列（図中省略）に印加される。ここで、第１の駆動電圧
を順番に入力させるタイミングは立上りと立下りとを一
致させている。一方、第２駆動電圧印加手段Ｅ１、Ｅ
２、Ｅ３から順番に入力された第２の駆動電圧は抵抗Ｒ
ｅを介して、それぞれ光電変換素子ユニットＢ１、Ｂ
４、Ｂ７と、光電変換素子ユニットＢ２、Ｂ５、Ｂ８お
よび光電変換素子ユニットＢ３、Ｂ６、Ｂ９の光電変換
素子列（図中省略）に印加される。ここで、第２の駆動
電圧を順番に入力させるタイミングは立上りと立下りと
を一致させている。
【００２４】その結果、第１駆動電圧印加手段Ｄ１、Ｄ
２、Ｄ３から順番に入力された第１の駆動電圧と、第２
駆動電圧印加手段Ｅ１、Ｅ２、Ｅ３から順番に入力され
た第２の駆動電圧とが、それぞれ抵抗ＲｄとＲｅおよび
前述した光電変換素子列７とから成る論理積回路２３に
入力されてＯＮ状態となり、その光電変換素子ユニット
Ｂ１、Ｂ１……Ｂ９の光電変換素子が駆動されるのであ
る。従って、たとえば第１駆動電圧印加手段Ｄ１から第
１の駆動電圧が入力されているときに、第２駆動電圧印
加手段Ｅ１、Ｅ２、Ｅ３から順番に第２の駆動電圧をシ
フトさせて印加することにより、論理積回路２３がＯＮ
となったことになって、光電変換素子ユニットＢ１、Ｂ
２、Ｂ３内の光電変換素子３は順番に駆動されたこと
に、すなわち蓄積電荷を放電しうる状態になる。また同
様に、第１駆動電圧印加手段Ｄ２から第１の駆動電圧が
入力されているときに、第２駆動電圧印加手段Ｅ１、Ｅ
２、Ｅ３から順番に第２の駆動電圧をシフトさせて印加
することにより、光電変換素子ユニットＢ４、Ｂ５、Ｂ
６内の光電変換素子３は順番に駆動されることになる。
２、Ｄ３から順番に入力された第１の駆動電圧と、第２
駆動電圧印加手段Ｅ１、Ｅ２、Ｅ３から順番に入力され
た第２の駆動電圧とが、それぞれ抵抗ＲｄとＲｅおよび
前述した光電変換素子列７とから成る論理積回路２３に
入力されてＯＮ状態となり、その光電変換素子ユニット
Ｂ１、Ｂ１……Ｂ９の光電変換素子が駆動されるのであ
る。従って、たとえば第１駆動電圧印加手段Ｄ１から第
１の駆動電圧が入力されているときに、第２駆動電圧印
加手段Ｅ１、Ｅ２、Ｅ３から順番に第２の駆動電圧をシ
フトさせて印加することにより、論理積回路２３がＯＮ
となったことになって、光電変換素子ユニットＢ１、Ｂ
２、Ｂ３内の光電変換素子３は順番に駆動されたこと
に、すなわち蓄積電荷を放電しうる状態になる。また同
様に、第１駆動電圧印加手段Ｄ２から第１の駆動電圧が
入力されているときに、第２駆動電圧印加手段Ｅ１、Ｅ
２、Ｅ３から順番に第２の駆動電圧をシフトさせて印加
することにより、光電変換素子ユニットＢ４、Ｂ５、Ｂ
６内の光電変換素子３は順番に駆動されることになる。
【００２５】このようにして画像読み取り装置２７が駆
動されるのであるが、上述したように第１及び第２の駆
動電圧のタイミングにおいてその立上りと立下りとを一
致させるとともに、抵抗ＲｄとＲｅの値を一致させるこ
とにより、Ｔ１からＴ２へ、Ｔ２からＴ３へと順番に移
行させる時、光電変換素子ユニットＢ１とＢ２、Ｂ２と
Ｂ３等との間の印加電圧の変化分はそれぞれ表１中の下
段に示す通りとなる。その結果、第１ブロックＢ１、Ｂ
１……Ｂ９毎の印加電圧の変化分の合計は０、すなわち
ブロック間で打ち消され、ノイズが出力されることはな
い。
動されるのであるが、上述したように第１及び第２の駆
動電圧のタイミングにおいてその立上りと立下りとを一
致させるとともに、抵抗ＲｄとＲｅの値を一致させるこ
とにより、Ｔ１からＴ２へ、Ｔ２からＴ３へと順番に移
行させる時、光電変換素子ユニットＢ１とＢ２、Ｂ２と
Ｂ３等との間の印加電圧の変化分はそれぞれ表１中の下
段に示す通りとなる。その結果、第１ブロックＢ１、Ｂ
１……Ｂ９毎の印加電圧の変化分の合計は０、すなわち
ブロック間で打ち消され、ノイズが出力されることはな
い。
【００２６】
【表１】
【００２７】以上、本発明の画像読み取り装置の一実施
例を詳述したが、本発明は上述の実施例に限定されるこ
となく、その他の態様でも実施し得るものである。
例を詳述したが、本発明は上述の実施例に限定されるこ
となく、その他の態様でも実施し得るものである。
【００２８】たとえば図４に示すように、画像読み取り
装置２９は前述の実施例と同様、光電変換素子としての
フォトダイオード３と、これらに逆極性で直列に接続さ
れたブロッキングダイオード５とが一次元に配列されて
いる。そして、これらフォトダイオード３の各アノード
端子は各光電変換素子ユニットＢ1.Ｂ2.…Ｂn 間で相対
的に同一位置にあるもの同士が、共通する出力側マトリ
ックス配線２５に接続されて、同様に構成されている。
装置２９は前述の実施例と同様、光電変換素子としての
フォトダイオード３と、これらに逆極性で直列に接続さ
れたブロッキングダイオード５とが一次元に配列されて
いる。そして、これらフォトダイオード３の各アノード
端子は各光電変換素子ユニットＢ1.Ｂ2.…Ｂn 間で相対
的に同一位置にあるもの同士が、共通する出力側マトリ
ックス配線２５に接続されて、同様に構成されている。
【００２９】一方、ブロッキングダイオード５の各アノ
ード端子は前述と同様に、各光電変換素子ユニットＢ1.
Ｂ2.…Ｂn 毎に共通する入力側共通極９に接続されてい
て、さらにこの光電変換素子ユニットＢ1.Ｂ2.…Ｂn は
Ｘ個毎にＹ個の光電変換素子ユニット群Ｃ1 Ｃ2 …Ｃy
に区分されている。そして、各光電変換素子ユニット群
Ｃ1 Ｃ2 …Ｃy 内のそれぞれＸ個の光電変換素子ユニッ
トＢ1.Ｂ2.…Ｂx を単位に順番に第１の駆動電圧を印加
し得るよう、光電変換素子ユニットＢ1.Ｂ2.…Ｂx の入
力側共通極９はそれぞれダイオードＤidを介して共通す
る第１駆動電圧印加手段Ｄ1 Ｄ2 …Ｄy に接続されてい
る。さらに、各光電変換素子ユニット群Ｃ1 Ｃ2 …Ｃy
間で相対的に同一位置にある光電変換素子ユニットＢ1.
Ｂ2.…Ｂ x の入力側共通極９はそれぞれダイオードＤie
を介して共通する第２駆動電圧印加手段Ｅ1.Ｅ2.…Ｅx
に接続され、第２の駆動電圧を光電変換素子ユニット群
Ｃ 1 Ｃ2 …Ｃy 内の光電変換素子ユニットＢ1.Ｂ2.…Ｂ
x を個別にかつ順番に印加し得るように構成されてい
る。そして、これらダイオードＤid及びＤieのアノード
端子はそれぞれブロッキングダイオード５のアノード端
子に直列に接続されていて、このアノード端子側に抵抗
Ｒを介してバイアス電圧Ｖａが印加される。図において
は、ダイオードＤid、Ｄieと光電変換素子列７によって
論理積回路２３を構成している。
ード端子は前述と同様に、各光電変換素子ユニットＢ1.
Ｂ2.…Ｂn 毎に共通する入力側共通極９に接続されてい
て、さらにこの光電変換素子ユニットＢ1.Ｂ2.…Ｂn は
Ｘ個毎にＹ個の光電変換素子ユニット群Ｃ1 Ｃ2 …Ｃy
に区分されている。そして、各光電変換素子ユニット群
Ｃ1 Ｃ2 …Ｃy 内のそれぞれＸ個の光電変換素子ユニッ
トＢ1.Ｂ2.…Ｂx を単位に順番に第１の駆動電圧を印加
し得るよう、光電変換素子ユニットＢ1.Ｂ2.…Ｂx の入
力側共通極９はそれぞれダイオードＤidを介して共通す
る第１駆動電圧印加手段Ｄ1 Ｄ2 …Ｄy に接続されてい
る。さらに、各光電変換素子ユニット群Ｃ1 Ｃ2 …Ｃy
間で相対的に同一位置にある光電変換素子ユニットＢ1.
Ｂ2.…Ｂ x の入力側共通極９はそれぞれダイオードＤie
を介して共通する第２駆動電圧印加手段Ｅ1.Ｅ2.…Ｅx
に接続され、第２の駆動電圧を光電変換素子ユニット群
Ｃ 1 Ｃ2 …Ｃy 内の光電変換素子ユニットＢ1.Ｂ2.…Ｂ
x を個別にかつ順番に印加し得るように構成されてい
る。そして、これらダイオードＤid及びＤieのアノード
端子はそれぞれブロッキングダイオード５のアノード端
子に直列に接続されていて、このアノード端子側に抵抗
Ｒを介してバイアス電圧Ｖａが印加される。図において
は、ダイオードＤid、Ｄieと光電変換素子列７によって
論理積回路２３を構成している。
【００３０】すなわち、任意の光電変換素子ユニットＢ
1.Ｂ2.…Ｂn における任意の一対のフォトダイオード３
とブロッキングダイオード５（光電変換素子列７）に対
し、図５に示すように、ダイオードＤidとダイオードＤ
ieが接続されるとともに、抵抗Ｒを介してバイアス電圧
Ｖａ＝５Ｖが印加されていて、ダイオードを用いた論理
積回路２３が構成されている。従って、順電圧ＶF ≒０
Ｖであるとき、理想的な出力がなされ、第１および第２
駆動電圧印加手段Ｄ(y) 、Ｅ(x) からそれぞれ第１の駆
動電圧Ｄ＝５Ｖ、第２の駆動電圧Ｅ＝５Ｖが入力された
時、Ｂ点の電位Ｖｄは５Ｖであり、読出し状態となる。
次に、第１の駆動電圧Ｄ＝０Ｖ、第２の駆動電圧Ｅ＝０
Ｖである時は、Ｂ点の電位Ｖｄは０Ｖであり、またＤ＝
０Ｖ、Ｅ＝５Ｖ、またはＤ＝５Ｖ、Ｅ＝０Ｖが入力され
た時は、Ｂ点の電位Ｖｄは０Ｖであり、いずれも蓄積状
態となり、読み出されることはない。
1.Ｂ2.…Ｂn における任意の一対のフォトダイオード３
とブロッキングダイオード５（光電変換素子列７）に対
し、図５に示すように、ダイオードＤidとダイオードＤ
ieが接続されるとともに、抵抗Ｒを介してバイアス電圧
Ｖａ＝５Ｖが印加されていて、ダイオードを用いた論理
積回路２３が構成されている。従って、順電圧ＶF ≒０
Ｖであるとき、理想的な出力がなされ、第１および第２
駆動電圧印加手段Ｄ(y) 、Ｅ(x) からそれぞれ第１の駆
動電圧Ｄ＝５Ｖ、第２の駆動電圧Ｅ＝５Ｖが入力された
時、Ｂ点の電位Ｖｄは５Ｖであり、読出し状態となる。
次に、第１の駆動電圧Ｄ＝０Ｖ、第２の駆動電圧Ｅ＝０
Ｖである時は、Ｂ点の電位Ｖｄは０Ｖであり、またＤ＝
０Ｖ、Ｅ＝５Ｖ、またはＤ＝５Ｖ、Ｅ＝０Ｖが入力され
た時は、Ｂ点の電位Ｖｄは０Ｖであり、いずれも蓄積状
態となり、読み出されることはない。
【００３１】また順電圧ＶF ≒１Ｖであるときは、第１
および第２駆動電圧印加手段Ｄ(y)、Ｅ(x) からそれぞ
れ第１の駆動電圧Ｄ＝５Ｖ、第２の駆動電圧Ｅ＝５Ｖが
入力された時、Ｂ点の電位Ｖｄは５Ｖであり、読出し状
態となる。次に、第１の駆動電圧Ｄ＝０Ｖ、第２の駆動
電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖｄは０．５Ｖと
なり、またＤ＝０Ｖ、Ｅ＝５Ｖ、又はＤ＝５Ｖ、Ｅ＝０
Ｖが入力された時は、Ｂ点の電位Ｖｄは１Ｖとなる。従
って、この場合はフォトダイオード３とブロッキングダ
イオード５との間の電位ＶPDが１Ｖ以下に下がらなけれ
ば、蓄積状態が保たれ、読出しが行われることはない。
および第２駆動電圧印加手段Ｄ(y)、Ｅ(x) からそれぞ
れ第１の駆動電圧Ｄ＝５Ｖ、第２の駆動電圧Ｅ＝５Ｖが
入力された時、Ｂ点の電位Ｖｄは５Ｖであり、読出し状
態となる。次に、第１の駆動電圧Ｄ＝０Ｖ、第２の駆動
電圧Ｅ＝０Ｖである時は、Ｂ点の電位Ｖｄは０．５Ｖと
なり、またＤ＝０Ｖ、Ｅ＝５Ｖ、又はＤ＝５Ｖ、Ｅ＝０
Ｖが入力された時は、Ｂ点の電位Ｖｄは１Ｖとなる。従
って、この場合はフォトダイオード３とブロッキングダ
イオード５との間の電位ＶPDが１Ｖ以下に下がらなけれ
ば、蓄積状態が保たれ、読出しが行われることはない。
【００３２】次に、この画像読み取り装置の動作を、図
６（ａ）に示す駆動側を３×３にマトリックス化した画
像読み取り装置３１を例にして、同図（ｂ）に示すタイ
ムチャートに基づき説明する。なお、この画像読み取り
装置３１は前述の図１に示す画像読み取り装置１を簡略
化したものであり、その構成は同様であるため、説明を
省略する。
６（ａ）に示す駆動側を３×３にマトリックス化した画
像読み取り装置３１を例にして、同図（ｂ）に示すタイ
ムチャートに基づき説明する。なお、この画像読み取り
装置３１は前述の図１に示す画像読み取り装置１を簡略
化したものであり、その構成は同様であるため、説明を
省略する。
【００３３】画像読み取り装置３１の、第１および第２
の駆動電圧印加手段Ｄ１、Ｄ２、Ｄ３およびＥ１、Ｅ
２、Ｅ３には、それぞれバッファーゲートを介してシフ
トレジスタの出力端子が接続されていて、このシフトレ
ジスタに入力されたデータ入力パルスはクロックパルス
ＣＬＫにしたがってシフトレジスタ内を順にシフトして
いき、シフトレジスタの各出力端子から順番に出力され
る。すなわち第１駆動電圧印加手段Ｄ１、Ｄ２、Ｄ３か
ら順番に入力された第１の駆動電圧は、それぞれ光電変
換素子ユニットＢ１、Ｂ２、Ｂ３と、光電変換素子ユニ
ットＢ４、Ｂ５、Ｂ６及び光電変換素子ユニットＢ７、
Ｂ８、Ｂ９のダイオードＤidを印加する。ここで、第１
の駆動電圧を順番に入力させるタイミングは立上りと立
下りとを一致させている。一方、第２駆動電圧印加手段
Ｅ１、Ｅ２、Ｅ３から順番に入力された第２の駆動電圧
は、それぞれ光電変換素子ユニットＢ１、Ｂ４、Ｂ７
と、光電変換素子ユニットＢ２、Ｂ５、Ｂ８及び光電変
換素子ユニットＢ３、Ｂ６、Ｂ９のダイオードＤieを印
加する。ここで、第２の駆動電圧を順番に入力させるタ
イミングは立上りと立下りとを一致させている。
の駆動電圧印加手段Ｄ１、Ｄ２、Ｄ３およびＥ１、Ｅ
２、Ｅ３には、それぞれバッファーゲートを介してシフ
トレジスタの出力端子が接続されていて、このシフトレ
ジスタに入力されたデータ入力パルスはクロックパルス
ＣＬＫにしたがってシフトレジスタ内を順にシフトして
いき、シフトレジスタの各出力端子から順番に出力され
る。すなわち第１駆動電圧印加手段Ｄ１、Ｄ２、Ｄ３か
ら順番に入力された第１の駆動電圧は、それぞれ光電変
換素子ユニットＢ１、Ｂ２、Ｂ３と、光電変換素子ユニ
ットＢ４、Ｂ５、Ｂ６及び光電変換素子ユニットＢ７、
Ｂ８、Ｂ９のダイオードＤidを印加する。ここで、第１
の駆動電圧を順番に入力させるタイミングは立上りと立
下りとを一致させている。一方、第２駆動電圧印加手段
Ｅ１、Ｅ２、Ｅ３から順番に入力された第２の駆動電圧
は、それぞれ光電変換素子ユニットＢ１、Ｂ４、Ｂ７
と、光電変換素子ユニットＢ２、Ｂ５、Ｂ８及び光電変
換素子ユニットＢ３、Ｂ６、Ｂ９のダイオードＤieを印
加する。ここで、第２の駆動電圧を順番に入力させるタ
イミングは立上りと立下りとを一致させている。
【００３４】その結果、第１駆動電圧印加手段Ｄ１、Ｄ
２、Ｄ３から順番に入力された第１の駆動電圧と、第２
駆動電圧印加手段Ｅ１、Ｅ２、Ｅ３から順番に入力され
た第２の駆動電圧とがそれぞれダイオードＤieとダイオ
ードＤidとを用いた論理積回路の入力側において一致し
た（ＯＮレベルとなった）時、印加電圧が出力され、そ
の光電変換素子ユニットＢ１、Ｂ１……Ｂ９の光電変換
素子が駆動させられるのである。したがって、例えば第
１駆動電圧印加手段Ｄ１から第１の駆動電圧が入力させ
られているときに、第２駆動電圧印加手段Ｅ１、Ｅ２、
Ｅ３から順番に第２の駆動電圧をシフトさせて印加する
ことにより、光電変換素子ユニットＢ１、Ｂ２、Ｂ３内
の光電変換素子は順番に駆動させられることになる。ま
た同様に、第１駆動電圧印加手段Ｄ２から第１の駆動電
圧が入力させられているときに、第２駆動電圧印加手段
Ｅ１、Ｅ２、Ｅ３から順番に第２の駆動電圧をシフトさ
せて印加することにより、光電変換素子ユニットＢ４、
Ｂ５、Ｂ６内の光電変換素子は順番に駆動させられるこ
とになる。
２、Ｄ３から順番に入力された第１の駆動電圧と、第２
駆動電圧印加手段Ｅ１、Ｅ２、Ｅ３から順番に入力され
た第２の駆動電圧とがそれぞれダイオードＤieとダイオ
ードＤidとを用いた論理積回路の入力側において一致し
た（ＯＮレベルとなった）時、印加電圧が出力され、そ
の光電変換素子ユニットＢ１、Ｂ１……Ｂ９の光電変換
素子が駆動させられるのである。したがって、例えば第
１駆動電圧印加手段Ｄ１から第１の駆動電圧が入力させ
られているときに、第２駆動電圧印加手段Ｅ１、Ｅ２、
Ｅ３から順番に第２の駆動電圧をシフトさせて印加する
ことにより、光電変換素子ユニットＢ１、Ｂ２、Ｂ３内
の光電変換素子は順番に駆動させられることになる。ま
た同様に、第１駆動電圧印加手段Ｄ２から第１の駆動電
圧が入力させられているときに、第２駆動電圧印加手段
Ｅ１、Ｅ２、Ｅ３から順番に第２の駆動電圧をシフトさ
せて印加することにより、光電変換素子ユニットＢ４、
Ｂ５、Ｂ６内の光電変換素子は順番に駆動させられるこ
とになる。
【００３５】このようにして画像読み取り装置３１は駆
動させられるのであるが、上述したように第１及び第２
の駆動電圧のタイミングにおいてその立上りと立下りと
を一致させるとともに、各ダイオードＤid、Ｄieにおけ
る順電圧ＶF の値を一致させることにより、Ｔ１からＴ
２へ、Ｔ２からＴ３へと順番に移行させる時、光電変換
素子ユニットＢ１とＢ２、Ｂ２とＢ３等との間の印加電
圧の変化分はそれぞれ表２中の下段に示す通りとなる。
その結果、光電変換素子ユニットＢ１、Ｂ１……Ｂ９毎
の印加電圧の変化分の合計は０、すなわちブロック間で
打ち消され、ノイズが出力されることはない。
動させられるのであるが、上述したように第１及び第２
の駆動電圧のタイミングにおいてその立上りと立下りと
を一致させるとともに、各ダイオードＤid、Ｄieにおけ
る順電圧ＶF の値を一致させることにより、Ｔ１からＴ
２へ、Ｔ２からＴ３へと順番に移行させる時、光電変換
素子ユニットＢ１とＢ２、Ｂ２とＢ３等との間の印加電
圧の変化分はそれぞれ表２中の下段に示す通りとなる。
その結果、光電変換素子ユニットＢ１、Ｂ１……Ｂ９毎
の印加電圧の変化分の合計は０、すなわちブロック間で
打ち消され、ノイズが出力されることはない。
【００３６】
【表２】
【００３７】次に、本発明に係る画像読み取り方法及び
その装置は上述の実施例に示すように、フォトダイオー
ド３とブロッキングダイオード５から成る光電変換素子
列７を、一定個数毎に複数の光電変換素子ユニットに区
分して多チャンネル化する際には、光電変換素子や画像
読み取り装置の応答性に応じて、適宜チャンネルを設定
することができる。
その装置は上述の実施例に示すように、フォトダイオー
ド３とブロッキングダイオード５から成る光電変換素子
列７を、一定個数毎に複数の光電変換素子ユニットに区
分して多チャンネル化する際には、光電変換素子や画像
読み取り装置の応答性に応じて、適宜チャンネルを設定
することができる。
【００３８】次に、上述の実施例はフォトダイオード３
とブロッキングダイオード５のカソード端子同士を接続
していたが、逆にフォトダイオード３とブロッキングダ
イオード５のアノード端子同士を接続してもよい。また
ブロッキングダイオード５でなく、ＴＦＴ（薄膜トラン
ジスタ）などによって選択駆動されるタイプのものにも
適用でき、さらには密着型だけでなく、いわゆる完全密
着型の画像読み取り装置にも適用し得ることは当然であ
る。
とブロッキングダイオード５のカソード端子同士を接続
していたが、逆にフォトダイオード３とブロッキングダ
イオード５のアノード端子同士を接続してもよい。また
ブロッキングダイオード５でなく、ＴＦＴ（薄膜トラン
ジスタ）などによって選択駆動されるタイプのものにも
適用でき、さらには密着型だけでなく、いわゆる完全密
着型の画像読み取り装置にも適用し得ることは当然であ
る。
【００３９】また、マトリックス駆動部である、上述
（図５）のダイオードを用いた論理積回路２３は正論理
方式の論理積回路で構成したが、ダイオードとバイアス
電源の極性を逆にした負論理方式の論理積回路で構成す
ることも可能である。さらに前述の抵抗やダイオードを
用いる以外にも、その他の構成に係る論理積回路を用い
ても良いのは当然である。
（図５）のダイオードを用いた論理積回路２３は正論理
方式の論理積回路で構成したが、ダイオードとバイアス
電源の極性を逆にした負論理方式の論理積回路で構成す
ることも可能である。さらに前述の抵抗やダイオードを
用いる以外にも、その他の構成に係る論理積回路を用い
ても良いのは当然である。
【００４０】ここで、論理積回路２３を構成するダイオ
ードＤid、Ｄieは、フォトダイオード３及びブロッキン
グダイオード５を構成するアモルファス半導体や結晶質
半導体を利用して形成するのが最も好ましい。また、論
理積回路２３を構成する抵抗Ｒは別途、抵抗体を蒸着さ
せたり、ワイヤーボンディング等によって形成しても良
く、あるいは半導体層のうち比較的良導体である部分を
利用して形成することも可能である。
ードＤid、Ｄieは、フォトダイオード３及びブロッキン
グダイオード５を構成するアモルファス半導体や結晶質
半導体を利用して形成するのが最も好ましい。また、論
理積回路２３を構成する抵抗Ｒは別途、抵抗体を蒸着さ
せたり、ワイヤーボンディング等によって形成しても良
く、あるいは半導体層のうち比較的良導体である部分を
利用して形成することも可能である。
【００４１】次に、本発明の画像読み取り装置は前述し
たように、光電変換素子３の駆動側をマトリックス化し
て駆動させることにあり、このような装置に各種の構成
を付加して実施することが可能である。
たように、光電変換素子３の駆動側をマトリックス化し
て駆動させることにあり、このような装置に各種の構成
を付加して実施することが可能である。
【００４２】例えば、本発明と同様の構成に係る一次元
に配列された複数の光電変換素子に駆動電圧を順番に印
加し、この光電変換素子の電気信号を読み出す画像読み
取り装置において、前記光電変換素子に駆動電圧を印加
する前に、光電変換素子とほぼ同一特性を有する複数の
疑似光電変換素子に駆動電圧を順番に印加することを繰
り返し２回以上行なうように構成しても良い。
に配列された複数の光電変換素子に駆動電圧を順番に印
加し、この光電変換素子の電気信号を読み出す画像読み
取り装置において、前記光電変換素子に駆動電圧を印加
する前に、光電変換素子とほぼ同一特性を有する複数の
疑似光電変換素子に駆動電圧を順番に印加することを繰
り返し２回以上行なうように構成しても良い。
【００４３】このような構成による画像読み取り動作に
よれば、正規の光電変換素子に駆動電圧が印加されるに
先立って、複数の疑似光電変換素子に駆動電圧が順番に
印加され、さらにもう１回以上これらの疑似光電変換素
子に駆動電圧が順番に印加される。つまり、最初の疑似
光電変換素子に駆動電圧が印加されてから最初の光電変
換素子に駆動電圧が印加されるまでの間に、疑似光電変
換素子に駆動電圧が数回印加されることになる。従っ
て、最初の疑似光電変換素子に駆動電圧が印加されたと
きに生じたキャパシタンスキックは、この間に充分に消
失させられる。これにより、光電変換素子からは信号成
分だけを含む電気信号が読み出されることになる。ま
た、複数の同じ疑似光電変換素子に繰り返し駆動電圧が
印加されるので、最初に生じたキャパシタンスキックを
消失させるのに必要な疑似光電変換素子の数は、比較的
少なくて済むことになる。
よれば、正規の光電変換素子に駆動電圧が印加されるに
先立って、複数の疑似光電変換素子に駆動電圧が順番に
印加され、さらにもう１回以上これらの疑似光電変換素
子に駆動電圧が順番に印加される。つまり、最初の疑似
光電変換素子に駆動電圧が印加されてから最初の光電変
換素子に駆動電圧が印加されるまでの間に、疑似光電変
換素子に駆動電圧が数回印加されることになる。従っ
て、最初の疑似光電変換素子に駆動電圧が印加されたと
きに生じたキャパシタンスキックは、この間に充分に消
失させられる。これにより、光電変換素子からは信号成
分だけを含む電気信号が読み出されることになる。ま
た、複数の同じ疑似光電変換素子に繰り返し駆動電圧が
印加されるので、最初に生じたキャパシタンスキックを
消失させるのに必要な疑似光電変換素子の数は、比較的
少なくて済むことになる。
【００４４】また、本発明と同様の構成による、一次元
に配列された複数の光電変換素子に駆動電圧が順番に印
加されて該光電変換素子の電気信号が読み出される画像
読み取り装置において、前記光電変換素子とほぼ同一特
性を有する疑似光電変換素子を複数設けるとともに、前
記光電変換素子に駆動電圧が印加される前に該疑似光電
変換素子に駆動電圧を順番に印加することを繰り返し２
回以上行なう初期化手段を設けて構成しても良い。
に配列された複数の光電変換素子に駆動電圧が順番に印
加されて該光電変換素子の電気信号が読み出される画像
読み取り装置において、前記光電変換素子とほぼ同一特
性を有する疑似光電変換素子を複数設けるとともに、前
記光電変換素子に駆動電圧が印加される前に該疑似光電
変換素子に駆動電圧を順番に印加することを繰り返し２
回以上行なう初期化手段を設けて構成しても良い。
【００４５】このような例の画像読み取り装置でも、初
期化手段によって疑似光電変換素子に駆動電圧が順番に
印加されることが繰り返し行なわれ、最初に生じたキャ
パシタンスキックは充分に消失させられることになる。
また、複数の同じ疑似光電変換素子に繰り返し駆動電圧
が印加されるので、疑似光電変換素子の数が比較的少な
いものになる。
期化手段によって疑似光電変換素子に駆動電圧が順番に
印加されることが繰り返し行なわれ、最初に生じたキャ
パシタンスキックは充分に消失させられることになる。
また、複数の同じ疑似光電変換素子に繰り返し駆動電圧
が印加されるので、疑似光電変換素子の数が比較的少な
いものになる。
【００４６】さらに、本発明に適用される画像読み取り
方法は、フォトダイオードに一定時間おきに駆動パルス
を印加し、この駆動パルスが印加されている間にフォト
ダイオードから流れ出す電流を時間積分することによっ
て、当該一定時間内にフォトダイオードに入射した光量
を電気信号として読み出す画像読み取り方法であり、前
記フォトダイオードと出力ラインを共通にする疑似フォ
トダイオードに、前記駆動パルスが立ち上がる時に立ち
下がり、かつ立ち下がる時に立ち上がる疑似駆動パルス
を印加し、前記駆動パルスが立ち下がった後まで時間積
分するようにした画像読み取り方法や、あるいは出力ラ
インを共通にする複数のフォトダイオードに、一定時間
おきに駆動パルスをそれぞれ順番に印加し、駆動パルス
が印加されている間にフォトダイオードから流れ出す電
流を時間積分することによって、当該一定時間内にフォ
トダイオードに入射した光量を電気信号として読み出す
画像読み取り方法において、前記駆動パルスが印加され
終わったフォトダイオードに、当該次のフォトダイオー
ドに印加される駆動パルスが立ち下がる時に立ち上がる
とともに、当該更に次のフォトダイオードに印加される
駆動パルスが立ち上がる時に立ち下がる補助駆動パルス
を印加し、前記駆動パルスから立ち下がった後まで時間
積分するようにした画像読み取り方法に適用することも
可能である。
方法は、フォトダイオードに一定時間おきに駆動パルス
を印加し、この駆動パルスが印加されている間にフォト
ダイオードから流れ出す電流を時間積分することによっ
て、当該一定時間内にフォトダイオードに入射した光量
を電気信号として読み出す画像読み取り方法であり、前
記フォトダイオードと出力ラインを共通にする疑似フォ
トダイオードに、前記駆動パルスが立ち上がる時に立ち
下がり、かつ立ち下がる時に立ち上がる疑似駆動パルス
を印加し、前記駆動パルスが立ち下がった後まで時間積
分するようにした画像読み取り方法や、あるいは出力ラ
インを共通にする複数のフォトダイオードに、一定時間
おきに駆動パルスをそれぞれ順番に印加し、駆動パルス
が印加されている間にフォトダイオードから流れ出す電
流を時間積分することによって、当該一定時間内にフォ
トダイオードに入射した光量を電気信号として読み出す
画像読み取り方法において、前記駆動パルスが印加され
終わったフォトダイオードに、当該次のフォトダイオー
ドに印加される駆動パルスが立ち下がる時に立ち上がる
とともに、当該更に次のフォトダイオードに印加される
駆動パルスが立ち上がる時に立ち下がる補助駆動パルス
を印加し、前記駆動パルスから立ち下がった後まで時間
積分するようにした画像読み取り方法に適用することも
可能である。
【００４７】また、本発明の画像読み取り装置は、フォ
トダイオードと、フォトダイオードに一定時間おきに駆
動パルス電圧を印加する駆動回路、と駆動パルス電圧が
印加されている間にフォトダイオードから流れ出す電流
を時間積分する信号処理回路とを備えた画像読み取り装
置において、前記フォトダイオードと出力ラインを共通
にする疑似フォトダイオードと、疑似フォトダイオード
に前記駆動パルス電圧が立ち上がる時に立ち下がるとと
もに、立ち下がる時に立ち上がる疑似駆動パルスを印加
する疑似駆動回路とを設け、かつ、前記信号処理回路を
前記駆動パルスが立ち下がった後まで時間積分するよう
に構成した画像読み取り装置や、あるいは出力ラインを
共通にする複数のフォトダイオードと、フォトダイオー
ドに一定時間おきに駆動パルスをそれぞれ順番に印加す
る駆動回路と、駆動パルスが印加されている間にフォト
ダイオードから流れ出す電流を時間積分する信号処理回
路とを備えた画像読み取り装置において、前記駆動パル
スが印加され終わったフォトダイオードに、当該次のフ
ォトダイオードに印加される駆動パルスが立ち下がる時
に立ち上がるとともに当該更に次のフォトダイオードに
印加される駆動パルスが立ち上がる時に立ち下がる補助
駆動パルスを印加する補助駆動回路を設け、かつ、前記
信号処理回路を前記駆動パルスが立ち下がった後まで時
間積分するように構成した画像読み取り装置に適用する
ことも可能である。
トダイオードと、フォトダイオードに一定時間おきに駆
動パルス電圧を印加する駆動回路、と駆動パルス電圧が
印加されている間にフォトダイオードから流れ出す電流
を時間積分する信号処理回路とを備えた画像読み取り装
置において、前記フォトダイオードと出力ラインを共通
にする疑似フォトダイオードと、疑似フォトダイオード
に前記駆動パルス電圧が立ち上がる時に立ち下がるとと
もに、立ち下がる時に立ち上がる疑似駆動パルスを印加
する疑似駆動回路とを設け、かつ、前記信号処理回路を
前記駆動パルスが立ち下がった後まで時間積分するよう
に構成した画像読み取り装置や、あるいは出力ラインを
共通にする複数のフォトダイオードと、フォトダイオー
ドに一定時間おきに駆動パルスをそれぞれ順番に印加す
る駆動回路と、駆動パルスが印加されている間にフォト
ダイオードから流れ出す電流を時間積分する信号処理回
路とを備えた画像読み取り装置において、前記駆動パル
スが印加され終わったフォトダイオードに、当該次のフ
ォトダイオードに印加される駆動パルスが立ち下がる時
に立ち上がるとともに当該更に次のフォトダイオードに
印加される駆動パルスが立ち上がる時に立ち下がる補助
駆動パルスを印加する補助駆動回路を設け、かつ、前記
信号処理回路を前記駆動パルスが立ち下がった後まで時
間積分するように構成した画像読み取り装置に適用する
ことも可能である。
【００４８】かかる画像読み取り方法又はその装置によ
れば、駆動回路などによってフォトダイオードに一定時
間おきに駆動パルスが印加され、疑似駆動回路などによ
り疑似フォトダイオードに疑似駆動パルスが印加され
る。この疑似駆動パルスは駆動パルスが立ち上がる時に
立ち下がるとともに立ち下がる時に立ち上がるようにさ
れているので、フォトダイオードの容量に起因して生じ
るキャパシタンスキックと疑似フォトダイオードの容量
に起因して生じるキャパシタンスキックとは互いに逆極
性になって、これらのほとんどは相殺されてなくなる。
れば、駆動回路などによってフォトダイオードに一定時
間おきに駆動パルスが印加され、疑似駆動回路などによ
り疑似フォトダイオードに疑似駆動パルスが印加され
る。この疑似駆動パルスは駆動パルスが立ち上がる時に
立ち下がるとともに立ち下がる時に立ち上がるようにさ
れているので、フォトダイオードの容量に起因して生じ
るキャパシタンスキックと疑似フォトダイオードの容量
に起因して生じるキャパシタンスキックとは互いに逆極
性になって、これらのほとんどは相殺されてなくなる。
【００４９】しかしながら、これらの容量には差がある
のでキャパシタンスキックに完全には相殺されずに少し
だけ残留する。すなわち、フォトダイオードの容量の方
が大きい場合には、駆動パルスが立ち上がる時にキャパ
シタンスキックの残留成分は正のノイズとして現れ、駆
動パルスが立ち下がる時に負のノイズとして現れる。逆
に疑似フォトダイオードの容量の方が大きい場合には、
駆動パルスが立ち上がる時にキャパシタンスキックの残
留成分は負のノイズとして現れ、駆動パルスが立ち下が
る時に正のノイズとして現れる。これらキャパシタンス
キックの残留成分は極性が逆になるだけでなく、或る特
定のフォトダイオードと疑似フォトダイオードとの間の
容量差に起因して残留するものであるから、それらの大
きさは全く同じになる。したがって、信号処理回路など
により駆動パルスが印加されている間だけでなく駆動パ
ルスが立ち下がった後までフォトダイオードから流れ出
す電流が時間積分されることによって、これらキャパシ
タンスキックの残留成分は完全に相殺され、その一定時
間内にフォトダイオードに入射した光量だけが電気信号
として読み出されることになる。
のでキャパシタンスキックに完全には相殺されずに少し
だけ残留する。すなわち、フォトダイオードの容量の方
が大きい場合には、駆動パルスが立ち上がる時にキャパ
シタンスキックの残留成分は正のノイズとして現れ、駆
動パルスが立ち下がる時に負のノイズとして現れる。逆
に疑似フォトダイオードの容量の方が大きい場合には、
駆動パルスが立ち上がる時にキャパシタンスキックの残
留成分は負のノイズとして現れ、駆動パルスが立ち下が
る時に正のノイズとして現れる。これらキャパシタンス
キックの残留成分は極性が逆になるだけでなく、或る特
定のフォトダイオードと疑似フォトダイオードとの間の
容量差に起因して残留するものであるから、それらの大
きさは全く同じになる。したがって、信号処理回路など
により駆動パルスが印加されている間だけでなく駆動パ
ルスが立ち下がった後までフォトダイオードから流れ出
す電流が時間積分されることによって、これらキャパシ
タンスキックの残留成分は完全に相殺され、その一定時
間内にフォトダイオードに入射した光量だけが電気信号
として読み出されることになる。
【００５０】また、駆動回路などにより複数のフォトダ
イオードに一定時間おきに駆動パルスがそれぞれ順番に
印加され、これらの駆動パルスが印加され終わったフォ
トダイオードに補助駆動回路などにより補助駆動パルス
が印加される。この補助駆動パルスはその次のフォトダ
イオードに印加される駆動パルスが立ち下がる時に立ち
上がるとともにその更に次のフォトダイオードに印加さ
れる駆動パルスが立ち上がる時に立ち下がるようにされ
ているので、駆動パルスが立ち上がる時に生じるキャパ
シタンスキックはその２つ前のフォトダイオードに印加
される補助駆動パルスが立ち下がる時に生じるキャパシ
タンスキックによって相殺され、駆動パルスが立ち下が
る時に生じるキャパシタンスキックはその１つ前のフォ
トダイオードに印加される補助駆動パルスが立ち上がる
時に生じるキャパシタンスキックによって相殺される。
イオードに一定時間おきに駆動パルスがそれぞれ順番に
印加され、これらの駆動パルスが印加され終わったフォ
トダイオードに補助駆動回路などにより補助駆動パルス
が印加される。この補助駆動パルスはその次のフォトダ
イオードに印加される駆動パルスが立ち下がる時に立ち
上がるとともにその更に次のフォトダイオードに印加さ
れる駆動パルスが立ち上がる時に立ち下がるようにされ
ているので、駆動パルスが立ち上がる時に生じるキャパ
シタンスキックはその２つ前のフォトダイオードに印加
される補助駆動パルスが立ち下がる時に生じるキャパシ
タンスキックによって相殺され、駆動パルスが立ち下が
る時に生じるキャパシタンスキックはその１つ前のフォ
トダイオードに印加される補助駆動パルスが立ち上がる
時に生じるキャパシタンスキックによって相殺される。
【００５１】このようにキャパシタンスキックのほとん
どは相殺されてなくなるが、これら３つのフォトダイオ
ードの容量には差があるのでキャパシタンスキックは完
全には相殺されずに少しだけ残留する。これらキャパシ
タンスキックの残留成分は極性が逆になるだけでなく、
或る特定のフォトダイオードと１つ前又は２つ前のフォ
トダイオードとの間の容量差に起因して残留するもので
あるから、それらの大きさはほとんど同じになる。した
がって、信号処理回路などにより駆動パルスが印加され
ている間だけでなく駆動パルスが立ち下がった後までフ
ォトダイオードから流れ出す電流が時間積分されること
によって、これらキャパシタンスキックの残留成分はほ
ぼ完全に相殺され、その一定時間内にフォトダイオード
に入射した光量だけが電気信号として読み出されること
になる。
どは相殺されてなくなるが、これら３つのフォトダイオ
ードの容量には差があるのでキャパシタンスキックは完
全には相殺されずに少しだけ残留する。これらキャパシ
タンスキックの残留成分は極性が逆になるだけでなく、
或る特定のフォトダイオードと１つ前又は２つ前のフォ
トダイオードとの間の容量差に起因して残留するもので
あるから、それらの大きさはほとんど同じになる。した
がって、信号処理回路などにより駆動パルスが印加され
ている間だけでなく駆動パルスが立ち下がった後までフ
ォトダイオードから流れ出す電流が時間積分されること
によって、これらキャパシタンスキックの残留成分はほ
ぼ完全に相殺され、その一定時間内にフォトダイオード
に入射した光量だけが電気信号として読み出されること
になる。
【００５２】このように、本発明に係る画像読み取り方
法及びその装置に上述の構成を付加することによって駆
動電圧に伴うノイズを容易に軽減することができる。
法及びその装置に上述の構成を付加することによって駆
動電圧に伴うノイズを容易に軽減することができる。
【００５３】その他、本発明はキャパシタンスキックが
生じ易い電荷蓄積型のものの他、光電変換素子にＣｄＳ
−ＣｄＳｅ、ＣｄＳ−ＣｄＴｅなどを用いた光導電型の
ものにも適用し得るなど、その趣旨を逸脱しない範囲内
で当業者の知識に基づき種々なる改良、修正、変形を加
えた態様で実施し得るものである。
生じ易い電荷蓄積型のものの他、光電変換素子にＣｄＳ
−ＣｄＳｅ、ＣｄＳ−ＣｄＴｅなどを用いた光導電型の
ものにも適用し得るなど、その趣旨を逸脱しない範囲内
で当業者の知識に基づき種々なる改良、修正、変形を加
えた態様で実施し得るものである。
【００５４】続いて、請求項２の実施例について説明す
る。請求項２の構成は、光電変換素子ユニットを構成す
るに際し、少なくとも光電変換素子を含む光電変換素子
列を複数個一次元方向に配列し、隣接する各光電変換素
子列の一方の極が、交互に異なる共通極に並列接続され
る、すなわち、互いに隣接する個々の光電変換素子列が
別々の共通極を有する並列接続となって複数個の光電変
換素子ユニットが構成されているものであり、その他の
構成は上述した実施例と同一であるためここでは省略
し、以下光電変換素子ユニットと第１および第２の駆動
電圧印加手段との関係について説明する。図７には、当
該実施例の画像読み取り装置の要部を表している。図例
のものは光電変換素子となるフォトダイオード３とブロ
ッキングダイオード５よりなる光電変換素子列Ｐ1.Ｐ2
…Ｐ(n) を複数個一次元方向に配列し、隣接する光電変
換素子列Ｐ1.Ｐ2 …Ｐ(n) の一方の極が交互に異なる共
通極に並列接続されるとともに、当該共通極を入力側共
通極９（９ａ、９ｂ）とした、複数個の光電変換素子列
Ｐ1.Ｐ2 …Ｐ(n) からなる光電変換素子ユニットＢ1.Ｂ
2 …Ｂ(n) を、複数個一次元方向に配列した光電変換素
子ユニット列１１と、光電変換素子ユニット列１１を、
複数個（Ｘ個）の光電変換素子ユニットＢ1.Ｂ2 …Ｂ
(X) を含む複数個（Ｙ個）の光電変換素子ユニット群Ｃ
1.Ｃ2 …Ｃ(Y)に分割し、分割したそれぞれの光電変換
素子ユニット群Ｃ1.Ｃ2 …Ｃ(Y) における複数個（Ｘ
個）の光電変換素子ユニットＢ1.Ｂ2 …Ｂ(X) の入力側
共通極９（９ａ、９ｂ）それぞれに対応して設けた電圧
印加手段１５に対して、一つの光電変換素子ユニット群
Ｃ1.Ｃ2 …Ｃ(Y) を一単位として第１の駆動電圧を与え
る複数個の第１駆動電圧印加手段Ｄ1.Ｄ2 …Ｄ(Y) と、
異なる複数個（Ｙ個）の光電変換素子ユニット群Ｃ1.Ｃ
2 …Ｃ(Y) のそれぞれから選択された複数個（Ｙ個）の
光電変換素子ユニットの入力側共通極に第２の駆動電圧
を与える、複数個（Ｘ個）の第２駆動電圧印加手段Ｅ1.
Ｅ2 …Ｅ(X) とを備え、第１駆動電圧印加手段Ｄ1.Ｄ2
…Ｄ(Y) における一つの電圧印加手段１５からの出力
と、一つの第２駆動電圧印加手段Ｅ1.Ｅ2 …Ｅ(X) から
の出力を入力とする一方、当該第１駆動電圧印加手段Ｄ
1.Ｄ2 …Ｄ(Y) における一つの電圧印加手段１５と、当
該一つの第２駆動電圧印加手段Ｅ1.Ｅ2 …Ｅ(X) に対応
する光電変換素子ユニットＢ1.Ｂ2 …Ｂ(X) の他方の出
力側個別極２１を出力として論理積回路２３を構成した
画像読み取り装置３３である。なお図は、一つの第１駆
動電圧印加手段Ｄ1 の部分のみを表したものである。
る。請求項２の構成は、光電変換素子ユニットを構成す
るに際し、少なくとも光電変換素子を含む光電変換素子
列を複数個一次元方向に配列し、隣接する各光電変換素
子列の一方の極が、交互に異なる共通極に並列接続され
る、すなわち、互いに隣接する個々の光電変換素子列が
別々の共通極を有する並列接続となって複数個の光電変
換素子ユニットが構成されているものであり、その他の
構成は上述した実施例と同一であるためここでは省略
し、以下光電変換素子ユニットと第１および第２の駆動
電圧印加手段との関係について説明する。図７には、当
該実施例の画像読み取り装置の要部を表している。図例
のものは光電変換素子となるフォトダイオード３とブロ
ッキングダイオード５よりなる光電変換素子列Ｐ1.Ｐ2
…Ｐ(n) を複数個一次元方向に配列し、隣接する光電変
換素子列Ｐ1.Ｐ2 …Ｐ(n) の一方の極が交互に異なる共
通極に並列接続されるとともに、当該共通極を入力側共
通極９（９ａ、９ｂ）とした、複数個の光電変換素子列
Ｐ1.Ｐ2 …Ｐ(n) からなる光電変換素子ユニットＢ1.Ｂ
2 …Ｂ(n) を、複数個一次元方向に配列した光電変換素
子ユニット列１１と、光電変換素子ユニット列１１を、
複数個（Ｘ個）の光電変換素子ユニットＢ1.Ｂ2 …Ｂ
(X) を含む複数個（Ｙ個）の光電変換素子ユニット群Ｃ
1.Ｃ2 …Ｃ(Y)に分割し、分割したそれぞれの光電変換
素子ユニット群Ｃ1.Ｃ2 …Ｃ(Y) における複数個（Ｘ
個）の光電変換素子ユニットＢ1.Ｂ2 …Ｂ(X) の入力側
共通極９（９ａ、９ｂ）それぞれに対応して設けた電圧
印加手段１５に対して、一つの光電変換素子ユニット群
Ｃ1.Ｃ2 …Ｃ(Y) を一単位として第１の駆動電圧を与え
る複数個の第１駆動電圧印加手段Ｄ1.Ｄ2 …Ｄ(Y) と、
異なる複数個（Ｙ個）の光電変換素子ユニット群Ｃ1.Ｃ
2 …Ｃ(Y) のそれぞれから選択された複数個（Ｙ個）の
光電変換素子ユニットの入力側共通極に第２の駆動電圧
を与える、複数個（Ｘ個）の第２駆動電圧印加手段Ｅ1.
Ｅ2 …Ｅ(X) とを備え、第１駆動電圧印加手段Ｄ1.Ｄ2
…Ｄ(Y) における一つの電圧印加手段１５からの出力
と、一つの第２駆動電圧印加手段Ｅ1.Ｅ2 …Ｅ(X) から
の出力を入力とする一方、当該第１駆動電圧印加手段Ｄ
1.Ｄ2 …Ｄ(Y) における一つの電圧印加手段１５と、当
該一つの第２駆動電圧印加手段Ｅ1.Ｅ2 …Ｅ(X) に対応
する光電変換素子ユニットＢ1.Ｂ2 …Ｂ(X) の他方の出
力側個別極２１を出力として論理積回路２３を構成した
画像読み取り装置３３である。なお図は、一つの第１駆
動電圧印加手段Ｄ1 の部分のみを表したものである。
【００５５】すなわち、奇数番目の光電変換素子列Ｐ1.
Ｐ3 …が、それぞれ同じ入力側共通極９ａに並列接続さ
れる一方、偶数番目の光電変換素子列Ｐ2.Ｐ4 …が上記
と異なる入力側共通極９ｂにそれぞれ並列接続され、奇
数番目の光電変換素子列Ｐ1.Ｐ3 …と、偶数番目の光電
変換素子列Ｐ2.Ｐ4 …それぞれによって異なる光電変換
素子ユニットＢ1.Ｂ2.… Ｂ(X) を構成し、光電変換素
子ユニット群Ｃ1.Ｃ2…Ｃ(X) からの電圧印加手段１５
のそれぞれが一つの光電変換素子ユニットＢ1.Ｂ2.…Ｂ
(X) の入力側共通極９（９ａまたは９ｂ）に接続されて
いる。そして上記同様、光電変換素子ユニット群Ｃ1.Ｃ
2 …Ｃ(X) における光電変換素子ユニットＢ1.Ｂ2.…
Ｂ(X) のそれぞれに対して第２の駆動電圧を与える第２
駆動電圧印加手段Ｅ1.Ｅ2 …Ｅ(X) が、光電変換素子ユ
ニットＢ1.Ｂ2.… Ｂ (X) への各電圧印加手段１５に対
して、それぞれマトリクスを構成して電気的に接続され
ている。このような本図例の構成においては、一つ飛ば
しの光電変換素子列Ｐ1.Ｐ3 …またはＰ2.Ｐ4 …、すな
わち第２駆動電圧印加手段のうちＥ1.Ｅ3 …またはＥ2.
Ｅ4 …のいずれかを選択的に駆動させることで、一つ飛
ばしで画像データを読み込めることになる。従って、フ
ァクシミリ等において、本来例えば４素子／mm程度の疎
な読み取り密度で充分な画像に対しては、従来の半分の
読み取り速度で原稿を読み取ることができる。
Ｐ3 …が、それぞれ同じ入力側共通極９ａに並列接続さ
れる一方、偶数番目の光電変換素子列Ｐ2.Ｐ4 …が上記
と異なる入力側共通極９ｂにそれぞれ並列接続され、奇
数番目の光電変換素子列Ｐ1.Ｐ3 …と、偶数番目の光電
変換素子列Ｐ2.Ｐ4 …それぞれによって異なる光電変換
素子ユニットＢ1.Ｂ2.… Ｂ(X) を構成し、光電変換素
子ユニット群Ｃ1.Ｃ2…Ｃ(X) からの電圧印加手段１５
のそれぞれが一つの光電変換素子ユニットＢ1.Ｂ2.…Ｂ
(X) の入力側共通極９（９ａまたは９ｂ）に接続されて
いる。そして上記同様、光電変換素子ユニット群Ｃ1.Ｃ
2 …Ｃ(X) における光電変換素子ユニットＢ1.Ｂ2.…
Ｂ(X) のそれぞれに対して第２の駆動電圧を与える第２
駆動電圧印加手段Ｅ1.Ｅ2 …Ｅ(X) が、光電変換素子ユ
ニットＢ1.Ｂ2.… Ｂ (X) への各電圧印加手段１５に対
して、それぞれマトリクスを構成して電気的に接続され
ている。このような本図例の構成においては、一つ飛ば
しの光電変換素子列Ｐ1.Ｐ3 …またはＰ2.Ｐ4 …、すな
わち第２駆動電圧印加手段のうちＥ1.Ｅ3 …またはＥ2.
Ｅ4 …のいずれかを選択的に駆動させることで、一つ飛
ばしで画像データを読み込めることになる。従って、フ
ァクシミリ等において、本来例えば４素子／mm程度の疎
な読み取り密度で充分な画像に対しては、従来の半分の
読み取り速度で原稿を読み取ることができる。
【００５６】本実施例は、画像を読み取る際、光電変換
素子列Ｐ1.Ｐ2 …Ｐ(n) を一つ飛ばしに駆動する以外
は、上記詳説した実施例と同様の動作態様となるもので
あり、他の構成、実施例についての詳細な説明は省略す
る。
素子列Ｐ1.Ｐ2 …Ｐ(n) を一つ飛ばしに駆動する以外
は、上記詳説した実施例と同様の動作態様となるもので
あり、他の構成、実施例についての詳細な説明は省略す
る。
【００５７】
【発明の効果】本発明によれば、一次元方向に配列した
所定個数の光電変換素子を含む光電変換素子ユニット列
のうち、適宜選択された複数個の光電変換素子ユニット
を一単位として複数個の光電変換素子ユニット群を構成
し、それぞれの光電変換素子ユニット群に対して、一つ
の第１駆動電圧印加手段を設け、一つの第１駆動電圧印
加手段からは、それぞれの光電変換素子ユニットに対応
した電圧印加手段が設けられる一方、各光電変換素子ユ
ニット群における一つの光電変換素子ユニットに対応し
た電圧印加手段に対して、それぞれマトリクスを構成し
て電気的に接続された第２駆動電圧印加手段を設け、第
１駆動電圧印加手段から電圧印加手段を介した第１の駆
動電圧と、第２駆動電圧印加手段からの第２の駆動電圧
が、同時に光電変換素子ユニットの入力側共通極に印加
されたときに、各光電変換素子ユニットから画像信号を
読み取る構成となっているので、読み取りの為の電圧印
加がマトリクス駆動となり、必要とする駆動ゲートの数
は「光電変換素子ユニット群の数＋一つの光電変換素子
ユニット群を構成する光電変換素子ユニットの数」とな
り、従来に比べて大幅に駆動ゲートの数を減少させるこ
とができる。さらに本発明では、一つの電圧印加手段と
一つの第２駆動電圧印加手段を入力とする一方、光電変
換素子ユニットの他方の出力側個別極を出力として論理
積回路を構成しているので、読み取り動作に際しては、
第１の駆動電圧と第２の駆動電圧が同時に入力された光
電変換素子ユニットのみから、確実に画像信号が得られ
ることになる。
所定個数の光電変換素子を含む光電変換素子ユニット列
のうち、適宜選択された複数個の光電変換素子ユニット
を一単位として複数個の光電変換素子ユニット群を構成
し、それぞれの光電変換素子ユニット群に対して、一つ
の第１駆動電圧印加手段を設け、一つの第１駆動電圧印
加手段からは、それぞれの光電変換素子ユニットに対応
した電圧印加手段が設けられる一方、各光電変換素子ユ
ニット群における一つの光電変換素子ユニットに対応し
た電圧印加手段に対して、それぞれマトリクスを構成し
て電気的に接続された第２駆動電圧印加手段を設け、第
１駆動電圧印加手段から電圧印加手段を介した第１の駆
動電圧と、第２駆動電圧印加手段からの第２の駆動電圧
が、同時に光電変換素子ユニットの入力側共通極に印加
されたときに、各光電変換素子ユニットから画像信号を
読み取る構成となっているので、読み取りの為の電圧印
加がマトリクス駆動となり、必要とする駆動ゲートの数
は「光電変換素子ユニット群の数＋一つの光電変換素子
ユニット群を構成する光電変換素子ユニットの数」とな
り、従来に比べて大幅に駆動ゲートの数を減少させるこ
とができる。さらに本発明では、一つの電圧印加手段と
一つの第２駆動電圧印加手段を入力とする一方、光電変
換素子ユニットの他方の出力側個別極を出力として論理
積回路を構成しているので、読み取り動作に際しては、
第１の駆動電圧と第２の駆動電圧が同時に入力された光
電変換素子ユニットのみから、確実に画像信号が得られ
ることになる。
【００５８】また、光電変換素子ユニットを構成するに
際し、少なくとも光電変換素子を含む光電変換素子列を
複数個一次元方向に配列し、隣接する各光電変換素子列
の一方の極が、交互に異なる共通極に並列接続、すなわ
ち、互いに隣接する個々の光電変換素子列が別々の共通
極を有する並列接続となって複数個の光電変換素子ユニ
ットを構成すると、光電変換素子列を一つ飛ばしで読み
取ることができる。これは一つの光電変換素子ユニット
群を構成する一次元配列した所定数の光電変換素子列に
おいて、例えば奇数番目の光電変換素子列によって一つ
の光電変換素子ユニットを構成し、偶数番目の光電変換
素子列によって別の光電変換素子ユニットを構成し、さ
らにこれら２つの光電変換素子ユニットへの電圧印加手
段に対して、上記同様それぞれマトリクスを構成して電
気的に接続された第２駆動電圧印加手段を設け、全光電
変換素子列をこの構成としておいて、一つ飛ばしの光電
変換素子列に対応する第２駆動電圧印加手段を選択的に
駆動させることで実現することができる。このようにす
ると、本来例えば４素子／mm程度の疎な読み取り密度で
充分な画像に対してでも、上記従来技術では、一走査動
作として例として１７２８個の素子データを取り込まな
ければならなかったところ、半分の８６４個の素子デー
タの取り込みで読み取りができる。従って、読み取り速
度を大幅に向上させることができる。さらに、駆動電圧
はノイズマージンが高いため、画像読み取り装置の設計
が簡便なものとなる。また、画像読み取り装置の読み取
り速度は駆動側のシフトレジスタの性能によって大きく
影響されるが、マトリックス化することによって、シフ
トレジスタの性能にかかわらず読み取り速度を向上させ
ることが可能となる。このように本発明によれば、駆動
ゲート数の大幅な低減と、読み取り速度の大幅な向上が
実現できる。
際し、少なくとも光電変換素子を含む光電変換素子列を
複数個一次元方向に配列し、隣接する各光電変換素子列
の一方の極が、交互に異なる共通極に並列接続、すなわ
ち、互いに隣接する個々の光電変換素子列が別々の共通
極を有する並列接続となって複数個の光電変換素子ユニ
ットを構成すると、光電変換素子列を一つ飛ばしで読み
取ることができる。これは一つの光電変換素子ユニット
群を構成する一次元配列した所定数の光電変換素子列に
おいて、例えば奇数番目の光電変換素子列によって一つ
の光電変換素子ユニットを構成し、偶数番目の光電変換
素子列によって別の光電変換素子ユニットを構成し、さ
らにこれら２つの光電変換素子ユニットへの電圧印加手
段に対して、上記同様それぞれマトリクスを構成して電
気的に接続された第２駆動電圧印加手段を設け、全光電
変換素子列をこの構成としておいて、一つ飛ばしの光電
変換素子列に対応する第２駆動電圧印加手段を選択的に
駆動させることで実現することができる。このようにす
ると、本来例えば４素子／mm程度の疎な読み取り密度で
充分な画像に対してでも、上記従来技術では、一走査動
作として例として１７２８個の素子データを取り込まな
ければならなかったところ、半分の８６４個の素子デー
タの取り込みで読み取りができる。従って、読み取り速
度を大幅に向上させることができる。さらに、駆動電圧
はノイズマージンが高いため、画像読み取り装置の設計
が簡便なものとなる。また、画像読み取り装置の読み取
り速度は駆動側のシフトレジスタの性能によって大きく
影響されるが、マトリックス化することによって、シフ
トレジスタの性能にかかわらず読み取り速度を向上させ
ることが可能となる。このように本発明によれば、駆動
ゲート数の大幅な低減と、読み取り速度の大幅な向上が
実現できる。
【図１】本発明の画像読み取り装置の一実施例を表す説
明用回路図
明用回路図
【図２】図１の画像読み取り装置の基本的構成を表す説
明図で、（ａ）は論理積回路部を、（ｂ）は基本動作を
表す説明図
明図で、（ａ）は論理積回路部を、（ｂ）は基本動作を
表す説明図
【図３】本発明の画像読み取り装置の動作態様を表す説
明図で、（ａ）は図１に示した実施例を簡略化したも
の、（ｂ）はその基本動作を表す説明用タイムチャート
明図で、（ａ）は図１に示した実施例を簡略化したも
の、（ｂ）はその基本動作を表す説明用タイムチャート
【図４】本発明の画像読み取り装置の一実施例を表す説
明用回路図
明用回路図
【図５】図４の画像読み取り装置の論理積回路部と動作
電圧を表す説明図
電圧を表す説明図
【図６】本発明の画像読み取り装置の動作態様を表す説
明図で、（ａ）は図４に示した実施例を簡略化したも
の、（ｂ）はその基本動作を表す説明用タイムチャート
明図で、（ａ）は図４に示した実施例を簡略化したも
の、（ｂ）はその基本動作を表す説明用タイムチャート
【図７】本発明の画像読み取り装置の一実施例を表す説
明用回路図
明用回路図
【図８】従来の画像読み取り装置の一例を表す説明用回
路図
路図
【図９】図８に示した従来の画像読み取り装置の動作を
表す説明用タイムチャート
表す説明用タイムチャート
１、２７、２９、３１、３３ 画像読み取り装置 ５
６ シフトレジスタ ３、５０ フォトダイオード ５
８ 増幅回路 ５、５２ ブロッキングダイオード ７ 光電変換素子列 ９、９ａ、９ｂ 入力側共通極 １１ 光電変換素子ユニット列 １５ 電圧印加手段 ２１ 出力側個別極 ２３ 論理積回路 ２５ マトリックス配線 ５４ バッファゲート
６ シフトレジスタ ３、５０ フォトダイオード ５
８ 増幅回路 ５、５２ ブロッキングダイオード ７ 光電変換素子列 ９、９ａ、９ｂ 入力側共通極 １１ 光電変換素子ユニット列 １５ 電圧印加手段 ２１ 出力側個別極 ２３ 論理積回路 ２５ マトリックス配線 ５４ バッファゲート
Claims (2)
- 【請求項１】並列に接続された複数個の光電変換素子を
少なくとも備え、並列接続した一方を入力側共通極とし
た光電変換素子ユニットを、複数個一次元方向に配列し
た光電変換素子ユニット列と、 光電変換素子ユニット列を、複数個の光電変換素子ユニ
ットを含む複数個の光電変換素子ユニット群に分割し、
分割したそれぞれの光電変換素子ユニット群における複
数個の光電変換素子ユニットの入力側共通極それぞれに
対応して設けた電圧印加手段に対して、一つの光電変換
素子ユニット群を一単位として第１の駆動電圧を与える
複数個の第１駆動電圧印加手段と、 異なる複数個の光電変換素子ユニット群のそれぞれから
選択された複数個の光電変換素子ユニットの入力側共通
極に第２の駆動電圧を与える、複数個の第２駆動電圧印
加手段と、を備え、 第１駆動電圧印加手段における一つの電圧印加手段から
の出力と、一つの第２駆動電圧印加手段からの出力を入
力とする一方、当該第１駆動電圧印加手段における一つ
の電圧印加手段と、当該一つの第２駆動電圧印加手段に
対応する光電変換素子ユニットの他方の出力側個別極を
出力として論理積回路を構成した画像読み取り装置。 - 【請求項２】少なくとも光電変換素子を含む光電変換素
子列を複数個一次元方向に配列し、隣接する光電変換素
子列の一方の極が交互に異なる共通極に並列接続される
とともに当該共通極を入力側共通極とした、複数個の光
電変換素子列からなる光電変換素子ユニットを、複数個
一次元方向に配列した光電変換素子ユニット列と、 光電変換素子ユニット列を、複数個の光電変換素子ユニ
ットを含む複数個の光電変換素子ユニット群に分割し、
分割したそれぞれの光電変換素子ユニット群における複
数個の光電変換素子ユニットの入力側共通極それぞれに
対応して設けた電圧印加手段に対して、一つの光電変換
素子ユニット群を一単位として第１の駆動電圧を与える
複数個の第１駆動電圧印加手段と、 異なる複数個の光電変換素子ユニット群のそれぞれから
選択された複数個の光電変換素子ユニットの入力側共通
極に第２の駆動電圧を与える、複数個の第２駆動電圧印
加手段と、を備え、 第１駆動電圧印加手段における一つの電圧印加手段から
の出力と、一つの第２駆動電圧印加手段からの出力を入
力とする一方、当該第１駆動電圧印加手段における一つ
の電圧印加手段と、当該一つの第２駆動電圧印加手段に
対応する光電変換素子ユニットの他方の出力側個別極を
出力として論理積回路を構成した画像読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6192993A JPH0865448A (ja) | 1994-08-17 | 1994-08-17 | 画像読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6192993A JPH0865448A (ja) | 1994-08-17 | 1994-08-17 | 画像読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0865448A true JPH0865448A (ja) | 1996-03-08 |
Family
ID=16300444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6192993A Pending JPH0865448A (ja) | 1994-08-17 | 1994-08-17 | 画像読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0865448A (ja) |
-
1994
- 1994-08-17 JP JP6192993A patent/JPH0865448A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532243B2 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| US7501609B2 (en) | Image sensor with linearly mounted image sensor IC's | |
| US6570615B1 (en) | Pixel readout scheme for image sensors | |
| EP0627847B1 (en) | Photoelectric conversion device | |
| WO2007074549A1 (ja) | 固体撮像装置及びその駆動方法 | |
| US5719626A (en) | Solid-state image pickup device | |
| US4584607A (en) | Photoelectric element control system | |
| US7015449B2 (en) | Linear image sensor | |
| US7872674B2 (en) | Solid-state imaging device and method of operating solid-state imaging device | |
| US5572255A (en) | Image reading apparatus and method for driving appropriate photoelectric energy converting elements when first and second driving voltages are applied simultaneously | |
| US6700611B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JPH0865448A (ja) | 画像読み取り装置 | |
| EP0233020B1 (en) | Switch array apparatus for use in a photoelectric conversion device | |
| US6452151B1 (en) | Image-sensing semiconductor device and image-sensing device | |
| JP3393688B2 (ja) | 画像読取装置 | |
| JPH06303393A (ja) | 画像読取方法及びその装置 | |
| JP2008065085A (ja) | 電子装置 | |
| JPH07221919A (ja) | 画像読取方法 | |
| JPH0584971B2 (ja) | ||
| JP2009296451A (ja) | 固体撮像装置 | |
| JPH0879441A (ja) | 画像読み取り装置 | |
| JPH0548842A (ja) | 原稿読み取り装置 | |
| JPH0142186B2 (ja) | ||
| JPS6337995B2 (ja) | ||
| JP4209367B2 (ja) | 固体撮像装置、電荷転送装置、及び電荷転送装置の駆動方法 |