JPS59182518A - マイクロ帯域溶融法 - Google Patents

マイクロ帯域溶融法

Info

Publication number
JPS59182518A
JPS59182518A JP58057224A JP5722483A JPS59182518A JP S59182518 A JPS59182518 A JP S59182518A JP 58057224 A JP58057224 A JP 58057224A JP 5722483 A JP5722483 A JP 5722483A JP S59182518 A JPS59182518 A JP S59182518A
Authority
JP
Japan
Prior art keywords
zone
melting
micro
groove
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58057224A
Other languages
English (en)
Inventor
Junji Sakurai
桜井　潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58057224A priority Critical patent/JPS59182518A/ja
Publication of JPS59182518A publication Critical patent/JPS59182518A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は基板上で加熱体を移動して行うマイクロ弗酸／
８融法の改善に関する。
（ｂ）　　従来技術と問題点 最近、５ｉ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ　　（Ｓ　ＯＩ
　）あるいは三次元の年積口路を実現するための重要な
技術として、マイクロ帯域溶融法がある。それは、別名
をラテラルエピタキシャル成長法とも呼んでおり、例え
ばガラス草根のような絶縁基板上に非晶質シリコツ層を
被着して（外部から単結晶膜を用意するなどして）、一
方向から結晶化を開始し順次に加熱を水平方向に移行し
、熔融帯域を横方向に掃引して全面を結晶膜にする結晶
作成方法である。
加熱にはレーザ光、電子ビームなどのビーム光を照射し
、これをスキャンニング（走査）して、順次に一定方向
に移動する方法が一般的であるが、その他に棒状の赤外
線やカーボンヒークを用いて、これを一定方向に移行す
る方法も採られる。しかし、いづれも溶融帯域を一定の
横方向例えば直角横方向に移動させる方法に変わりばな
（、固化部分が結晶化して結晶膜が形成されるものであ
る。
この際に偏析すＪ果も加わり結晶膜の純度も向上する。
ここに記載した熔融帯域とは、実際は溶融線域とも言う
べき幅数顛以下の極めて細い幅を持った溶融帯域のこと
で、従来のゾーンリファイニング等で知られる熔融帯域
とは著しく異なった性質の帯域である。
ところで、このようなマイクロ弗′域溶融法は上記のよ
うに立体的な集積回路を作成することが主目的であって
、このマイクロ帯域熔融後はその結晶膜にはウェハープ
ロセスを適用して微少な半導体素子が形成される。その
ためには、精度の良い平滑な表面が形成されていなけれ
ば、微細なパターンニングは困難である。
しかしながら、このマイクロ帯域溶融法で溶融部分を移
動させると、熔融部分にマスフロー（Ｍａｓｓ　Ｆｌｏ
ｉｕ　）が起こり、最後の固化部分に盛り上がり（Ａｇ
ｇｌｏｍｅｒａｔｉｏｎ　）部が発生する。
第１図にこのような従来のマイクロ帯域熔融後の基板断
面図を示しており、１は絶縁基板、２はシリコン結晶膜
、３はその盛り上がり部で、この盛り上がり部３が高精
度な半導体素子を形成するためのエンエバープロセスの
障害になる。
また、このような盛り上がり部をエツチングあるいはポ
リッシングによって除去することができるが、除去工程
は大変複雑になる。
ＦＣ＋　　発明の目的 本発明は、このような盛り上がり部を除去し、高精度な
平滑表面が得られるマイクロ帯域熔融法を提唱するもの
である。
（ｄｌ　　発明の構成 その目的は、絶縁基板上に被着した非単結晶半導体膜を
帯状に溶融し、該熔融帯域を掃引して単結晶膜を形成す
るマイクロ帯域溶融法において、上記絶縁基板上に上記
溶融ｇＩａに平行して、該溶融帯域の進行方向に垂直な
条溝を設けたマイクロＭ域溶融法によって達成される。
（ｅｌ　　発明の実施例 以下１図面を参照して実施例によって本発明を説明する
。第２図は本発明のマイクロ帯域ｌ容融前の基板断面図
を示しており、絶縁基板１に幅３μｒｎ、高さ１μｍ程
度の条溝４　（図面に垂直な溝）を設りておき、その上
に膜厚０．５〜１μｍのアモルファスシリコン膜５をス
パック法によって被着させる。
かくして、第３図に示すように矢印方向に電子ヒームを
スキャンニングすれば、最終の盛り上がり部は条溝４内
に落ち込んで、画部分が消滅して表面ば平滑化されたシ
リコン結晶膜６が形成される。第４図はその条溝４の部
分拡大図を示し、同図（，１）は第２図の部分拡大図、
同図（ｂ）は第２図の部分拡大図である。図において、
条ａ４内では結晶化後は寧ろ凹状態に形成されているが
、熱処理条件に合せて予め高の形状を調整すれば凹部は
ウェハープロセスにおいては無害になる程度に平坦化で
きる。
次ぎに、第５図は本発明にかかる他の実施例の基板断面
図を示している。即ち、絶縁基板１に多数の条溝４を設
けて、マイクロ帯域熔融しシリコン結晶膜６を形成して
、ウェハープロセスによって結晶膜に半導体素子を形成
する。その後、その条溝４に沿ってスクライブすると、
チップ破断工程が大変容易になる。また、第６図の部分
図に示すように同時に半導体素子領域７をも四部状にし
た絶縁基板面に結晶膜６を形成しても良い。
その他、種々の条溝の形成方法を通用して、絶縁基板面
を平滑化することができる。
（ｆ）　　発明の効果 以上の説明から明らかなように、本発明によればマイク
ロ帯域溶融法によって平坦な表面をもった結晶膜が形成
されるから、半導体素子を精度良く形成することができ
て、Ｓｏｌ又は三次元半導体装置の形成に顕著に寄与す
るものである。
【図面の簡単な説明】
第１図は従来の基板断面図、第２図および第３図は本発
明にかかる工程前後の基板断面図、第４図（ａｇ、　ｆ
ｂｌはその部分拡大断面図、第５図は本発明にかかる他
の実施例の基板断面図、また第６図は更に他の実施例の
部分拡大断面図である。 図中、１は絶縁基板、２，６はシリコン結晶膜。 ３は盛り上がり部、４ば条溝、５ばアモルファスシリコ
ン膜を示している。

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板上に被着した非単結晶半導体膜を帯状に溶融し
    、該溶融帯域を掃引して単結晶膜を形成するマイクロ帯
    域溶融法であって、上記絶縁基板上に上記溶融帯域に平
    行して、該溶融帯域の進行方向に垂直な条溝を設けたこ
    とを特徴とするマイクロ帯域溶融法。
JP58057224A 1983-03-31 1983-03-31 マイクロ帯域溶融法 Pending JPS59182518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58057224A JPS59182518A (ja) 1983-03-31 1983-03-31 マイクロ帯域溶融法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58057224A JPS59182518A (ja) 1983-03-31 1983-03-31 マイクロ帯域溶融法

Publications (1)

Publication Number Publication Date
JPS59182518A true JPS59182518A (ja) 1984-10-17

Family

ID=13049554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58057224A Pending JPS59182518A (ja) 1983-03-31 1983-03-31 マイクロ帯域溶融法

Country Status (1)

Country Link
JP (1) JPS59182518A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162320A (ja) * 1987-12-19 1989-06-26 Agency Of Ind Science & Technol 半導体薄膜形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162320A (ja) * 1987-12-19 1989-06-26 Agency Of Ind Science & Technol 半導体薄膜形成方法

Similar Documents

Publication Publication Date Title
JPS59182518A (ja) マイクロ帯域溶融法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS59148322A (ja) 半導体装置の製造方法
EP0431685A1 (en) Method of forming thin defect-free strips of monocrystalline silicon on insulators
JPS5983993A (ja) 単結晶半導体層の成長方法
JPS61185917A (ja) 半導体装置の製造方法
JPS59184517A (ja) 積層型半導体装置の製造方法
JPS59121823A (ja) 単結晶シリコン膜形成法
JPS5856457A (ja) 半導体装置の製造方法
JPS5880829A (ja) シリコン単結晶膜の形成法
JPS59114813A (ja) 単結晶薄膜の形成方法
JPS63304615A (ja) 半導体装置の製造方法
JPS59158515A (ja) 半導体装置の製造方法
JP2674751B2 (ja) Ｓｏｉ基板の製造方法
JPS5886716A (ja) 単結晶半導体膜形成法
JPS6319808A (ja) 半導体単結晶層の製造方法
JPH03293720A (ja) 半導体装置の製造方法
JPS5961117A (ja) 半導体装置の製造方法
JPS63108708A (ja) Ｓｉ単結晶薄膜形成法
JPS5919311A (ja) 半導体装置の製造方法
JPS63147313A (ja) Ｓｏｉ膜の形成方法
JPH03145716A (ja) 半導体薄膜の製造方法
JPS62208620A (ja) 半導体装置の製造方法
JPH01199435A (ja) 半導体装置の製造方法
JPS6339553B2 (ja)