JPS59181825A - 電流還流回路 - Google Patents
電流還流回路Info
- Publication number
- JPS59181825A JPS59181825A JP5596183A JP5596183A JPS59181825A JP S59181825 A JPS59181825 A JP S59181825A JP 5596183 A JP5596183 A JP 5596183A JP 5596183 A JP5596183 A JP 5596183A JP S59181825 A JPS59181825 A JP S59181825A
- Authority
- JP
- Japan
- Prior art keywords
- current
- load
- transistor
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0133—Modifications for accelerating switching in bipolar transistor circuits by bootstrapping, i.e. by positive feed-back
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はイングクティブキックを応用した電流還流回
路に係り、特にその低電圧動作化を図ったものにβし１
する。
路に係り、特にその低電圧動作化を図ったものにβし１
する。
従来、音響機器を含む電子機器一般に広く使用される電
流還流回路として第１図に示すように、インダクティブ
キックを応用し、且つ還流素子としてダイオードを利用
したものが知られている。
流還流回路として第１図に示すように、インダクティブ
キックを応用し、且つ還流素子としてダイオードを利用
したものが知られている。
すなわち、Ｑｌはスイッチング動作ｆるパフ−トランで
あり、Ｐは負荷であり、しおよびＣは平滑用素子となる
インダクタンスおよびコンデンサであり、Ｄｌは還流作
用を有するダイオードである。
あり、Ｐは負荷であり、しおよびＣは平滑用素子となる
インダクタンスおよびコンデンサであり、Ｄｌは還流作
用を有するダイオードである。
そして、第２図（ａ）に示す如きスイッチング信号を図
示Ａ点に印加することにより、パフ−トランソスタＱｌ
が短時間にオン・オフ動作をすると、オンの期間中にイ
ンダクタンスＬ ＩＩＣ ａれた電流がオフ期間となっ
て遮断されようとする瞬間に該インダクタンスＬの両端
にいわゆるイングクティブキックと称される高電圧ＶＬ
が発生することにある。
示Ａ点に印加することにより、パフ−トランソスタＱｌ
が短時間にオン・オフ動作をすると、オンの期間中にイ
ンダクタンスＬ ＩＩＣ ａれた電流がオフ期間となっ
て遮断されようとする瞬間に該インダクタンスＬの両端
にいわゆるイングクティブキックと称される高電圧ＶＬ
が発生することにある。
この高電圧ｖＬは電源ｖｃｏ電位に加算される方向であ
るから、図示Ｂ点の電位が第２図（ｂ）に破断）で示す
ようにＶＣＣよりも高くなってダイオードＤ、をオンさ
せることになる。
るから、図示Ｂ点の電位が第２図（ｂ）に破断）で示す
ようにＶＣＣよりも高くなってダイオードＤ、をオンさ
せることになる。
これによって、パワートランジスタＱ１のオフ期間中に
も負荷Ｐに電ｆｌｉｆｔ’、を供給することが可能とな
る如くした電流還流作用を奏するものである。
も負荷Ｐに電ｆｌｉｆｔ’、を供給することが可能とな
る如くした電流還流作用を奏するものである。
なお、第２図（ｃ）は第１図の図示Ｃ点の電圧波形ｖｃ
ｃ Ｖｏを示している。
ｃ Ｖｏを示している。
しかしながら、腿上のような従来の電流還流回路にあっ
ては、ダイオードＤｌの順方向電圧降下ＶＦ ｆ−０，
７Ｖ （第２ 図（ｂ） （７） 斜線部） ’Ｉｃ
、Ｊ： ル。
ては、ダイオードＤｌの順方向電圧降下ＶＦ ｆ−０，
７Ｖ （第２ 図（ｂ） （７） 斜線部） ’Ｉｃ
、Ｊ： ル。
スがあるために、特にＩＣ等で要求される低電圧動作化
が阻害されがちであるという問題を有していた。
が阻害されがちであるという問題を有していた。
そこで、この発明は以上のような点に鑑みてなされたも
ので、簡易な構成で確実に低電圧動作化が図れるように
改良した極めて良好なる電流還流回路を提供することを
目的としている。
ので、簡易な構成で確実に低電圧動作化が図れるように
改良した極めて良好なる電流還流回路を提供することを
目的としている。
すなわち、この発明による電流還流回路は、インダクテ
ィブキックより発生される電圧で速流素子を駆動するこ
とにより負荷に電流還流を施してなるものにおいて、前
記還５１ｆ、素子として用いられるものでコレクターエ
ミッタ通路が還流路に設定されたトランジスタと、この
トランジスタに対し駆動時に飽和状態とするに足るベー
スバイアスを与える充電回路と、この充電回路の充電電
流を前記負荷にＭｊ：給する手段とを具備してなること
を特徴としている。
ィブキックより発生される電圧で速流素子を駆動するこ
とにより負荷に電流還流を施してなるものにおいて、前
記還５１ｆ、素子として用いられるものでコレクターエ
ミッタ通路が還流路に設定されたトランジスタと、この
トランジスタに対し駆動時に飽和状態とするに足るベー
スバイアスを与える充電回路と、この充電回路の充電電
流を前記負荷にＭｊ：給する手段とを具備してなること
を特徴としている。
以下図面を参照してこの発明の一実施例てっぎ詳細に説
明する。
明する。
すなわち、第３図に示すようにスイッチング信号となる
あるデユティ比を有したノｅルス状信号が印加される入
力端ＩＮにベースが接続されたスイッチング動作用のノ
ＲワートランジスタＱｌはそのエミッタが接地ＧＮＤに
接続され且つそのコレクタがインダクタンスしおよび負
荷Ｐ全一直列に介して電ＵｒｔＶｃｃに接６ｃされてい
る。
あるデユティ比を有したノｅルス状信号が印加される入
力端ＩＮにベースが接続されたスイッチング動作用のノ
ＲワートランジスタＱｌはそのエミッタが接地ＧＮＤに
接続され且つそのコレクタがインダクタンスしおよび負
荷Ｐ全一直列に介して電ＵｒｔＶｃｃに接６ｃされてい
る。
ここで、負荷Ｐの両唱には上記インダクタンスＬと−Ｉ
ｔ：；ｃ平ｉ’ｉ：用素子となるコンデンサＣ１が並列
に接続されている。
ｔ：；ｃ平ｉ’ｉ：用素子となるコンデンサＣ１が並列
に接続されている。
また゛、上記−やワートランジスタＱ１のコレクタにそ
のコレクタが接続された還流作用を営むトランジスタＱ
２はそのエミッタが上記電源ＶＣＣに接りウ１；され且
つそのベースが抵抗Ｒ，，Ｒ２を直列に介（−で」二記
負荷ＰとインダクタンスＬの接続中点に接続されている
。
のコレクタが接続された還流作用を営むトランジスタＱ
２はそのエミッタが上記電源ＶＣＣに接りウ１；され且
つそのベースが抵抗Ｒ，，Ｒ２を直列に介（−で」二記
負荷ＰとインダクタンスＬの接続中点に接続されている
。
ここで、抵抗ＲＩ ＋ Ｒ２の接続中点とトランジス
タＱ２のコンク２間にはコンデンサＣ２の両端が接す、
二されている。
タＱ２のコンク２間にはコンデンサＣ２の両端が接す、
二されている。
而して、１す上の構成においてスイッチング信号が印加
されることによって）ぞワートランゾスタＱ１がオンす
ると、インダクタンスＬを介して負７Ｊ、ｔ ｐに電流
が供給されると共に、抵抗Ｒ２ヲ介（〜でコンデンサＣ
２に対する充電が所定の時定数（Ｒ２・Ｃ２）でなされ
るようになる。
されることによって）ぞワートランゾスタＱ１がオンす
ると、インダクタンスＬを介して負７Ｊ、ｔ ｐに電流
が供給されると共に、抵抗Ｒ２ヲ介（〜でコンデンサＣ
２に対する充電が所定の時定数（Ｒ２・Ｃ２）でなされ
るようになる。
そして、ノＲワートランジスタＱ１がオンからオフにな
った瞬間に前述したと同様のインダクティブキックによ
る高電圧が図示ａ点に発生する。これによって、図示ａ
点の電位は第４図に破線で示すように電源Ｖ。Ｃ電位よ
りも茜い電圧値となる。
った瞬間に前述したと同様のインダクティブキックによ
る高電圧が図示ａ点に発生する。これによって、図示ａ
点の電位は第４図に破線で示すように電源Ｖ。Ｃ電位よ
りも茜い電圧値となる。
また、このとき図示す点の電位は、上述したように充電
されるコンデンサＣのプートストラップ的作用によって
、やはり電源Ｖｃｃ電泣よりも高い電圧値となっている
。
されるコンデンサＣのプートストラップ的作用によって
、やはり電源Ｖｃｃ電泣よりも高い電圧値となっている
。
従って、図示す点の電位が′電源■ｃｃ電位よりベース
・エミッタ間電圧ＶＢＥ（Ｑ２）分だけ上ったときに、
トランジスタＱ２はオン状態となって負荷Ｐへの還流作
用を奏することになる。
・エミッタ間電圧ＶＢＥ（Ｑ２）分だけ上ったときに、
トランジスタＱ２はオン状態となって負荷Ｐへの還流作
用を奏することになる。
この場合、ｌ・ランジスクＱ２はオンしたとぎに飽和状
態にあるため、コレクタ・エミ、り間電圧ＶｃＥｓａｔ
（Ｑ２ ） （第４図斜線部）が約０．２Ｖ程度と非
常に小さな値となり、従来のダイオード全利用するもの
に比してロスを大幅に１１（−減することができる。こ
れによって、特にＪ Ｃｉ？：で要求される低電圧動作
化を図ることが可能となる。
態にあるため、コレクタ・エミ、り間電圧ＶｃＥｓａｔ
（Ｑ２ ） （第４図斜線部）が約０．２Ｖ程度と非
常に小さな値となり、従来のダイオード全利用するもの
に比してロスを大幅に１１（−減することができる。こ
れによって、特にＪ Ｃｉ？：で要求される低電圧動作
化を図ることが可能となる。
この場合作だ、コンデンサＣ２の充電経路は実グ・′↓
自勺に負ヤ１“了Ｐを介して設けられていることにより
、コンデンサＣ２の充電電流も負荷Ｐに供靴妬凡る工う
にムるので、その分だけロスを軽６にして７（コ力の第
１ｊ用効率を改善することができるという利点をイ］し
ている・ な：ｊ′−・、との発明は」二記し且つ図示した実施例
のみに限定されることなく、との発明の要旨を逸脱しな
い範囲で石ｉ々の変形や適用が可能であることは言う迄
もない。
自勺に負ヤ１“了Ｐを介して設けられていることにより
、コンデンサＣ２の充電電流も負荷Ｐに供靴妬凡る工う
にムるので、その分だけロスを軽６にして７（コ力の第
１ｊ用効率を改善することができるという利点をイ］し
ている・ な：ｊ′−・、との発明は」二記し且つ図示した実施例
のみに限定されることなく、との発明の要旨を逸脱しな
い範囲で石ｉ々の変形や適用が可能であることは言う迄
もない。
し１］えは、第５図に示すように電源ＶＣＣ電位にいく
ぶんの余裕がある場合には抵抗Ｒ２の代りに図示極性の
如きダイオードＤ２を用いるようにしてもよい。これに
よってコンデンサＣ２の放電電流ｌはその殆んどがトラ
ンジスタＱ２のペース電流として供給されることになる
。
ぶんの余裕がある場合には抵抗Ｒ２の代りに図示極性の
如きダイオードＤ２を用いるようにしてもよい。これに
よってコンデンサＣ２の放電電流ｌはその殆んどがトラ
ンジスタＱ２のペース電流として供給されることになる
。
従って、以上詳述したようにこの発明によれば、簡易な
溝数で確実に低電圧動作化が図れるように改良した極め
て良好なる電流還流回路を提供することが可能となる。
溝数で確実に低電圧動作化が図れるように改良した極め
て良好なる電流還流回路を提供することが可能となる。
第１図は従来の電流還流回路を示す構成説明図、第２図
は第１図の作用を説明するための各部の波形図、第３図
はこの発明知係る電流還流回路の一実旗例を示す構成費
明図、第４図は第３図の作用を説明するだめの波形図、
第５図はこの発明の他の実施例を説明するだめの構成説
明図である。 ＩＮ、・スイッチング信号入力端子、Ｑｌ、Ｑ２・・・
トランジスタ、Ｌ・・インダクタンス、Ｃ１。 Ｃ２・・・コンデンサ、Ｒ１ｌ Ｒ２・・抵抗、Ｐ・・
負荷、Ｖｃｃ・・電源、ＧＮＤ・・接地、Ｄ２ ・ダイ
オード。
は第１図の作用を説明するための各部の波形図、第３図
はこの発明知係る電流還流回路の一実旗例を示す構成費
明図、第４図は第３図の作用を説明するだめの波形図、
第５図はこの発明の他の実施例を説明するだめの構成説
明図である。 ＩＮ、・スイッチング信号入力端子、Ｑｌ、Ｑ２・・・
トランジスタ、Ｌ・・インダクタンス、Ｃ１。 Ｃ２・・・コンデンサ、Ｒ１ｌ Ｒ２・・抵抗、Ｐ・・
負荷、Ｖｃｃ・・電源、ＧＮＤ・・接地、Ｄ２ ・ダイ
オード。
Claims (1)
- インダクティブギックにより発生される電圧で還流素子
を駆動することにより負荷に電流還流を施してなる電流
還流回路において、前記還流素子として用いられるもの
でコレクターエミッタ通路が還流路に設定されたトラン
ジスタと、このトランジスタに対し駆動時に飽和状態と
するに足るベースバイアスを与える充電回路と、この充
電回路の充電電流を前記負荷に供給する手段とを具備し
てなることを特徴とする電流還流回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5596183A JPS59181825A (ja) | 1983-03-31 | 1983-03-31 | 電流還流回路 |
| DE19843411912 DE3411912A1 (de) | 1983-03-31 | 1984-03-30 | Schaltender regler |
| GB08408425A GB2137443B (en) | 1983-03-31 | 1984-04-02 | Switching regulator circuit |
| US06/596,049 US4598244A (en) | 1983-03-31 | 1984-04-02 | Switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5596183A JPS59181825A (ja) | 1983-03-31 | 1983-03-31 | 電流還流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181825A true JPS59181825A (ja) | 1984-10-16 |
Family
ID=13013673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5596183A Pending JPS59181825A (ja) | 1983-03-31 | 1983-03-31 | 電流還流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181825A (ja) |
-
1983
- 1983-03-31 JP JP5596183A patent/JPS59181825A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587650A (en) | High precision switching regulator circuit | |
| JPS6159566B2 (ja) | ||
| JPS59181825A (ja) | 電流還流回路 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP2870945B2 (ja) | 誘導加熱調理器 | |
| US4598244A (en) | Switching regulator | |
| JPS59180711A (ja) | 電流還流回路 | |
| JP2564054Y2 (ja) | スイッチング電源 | |
| JPS5935566A (ja) | スイツチング電源装置 | |
| JPH065985B2 (ja) | スイツチング駆動回路 | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| JPH0145265Y2 (ja) | ||
| JPH0231916Y2 (ja) | ||
| JP2731526B2 (ja) | インバータ装置 | |
| JPH0767273B2 (ja) | スナバ回路 | |
| JPS631592Y2 (ja) | ||
| JPH03876Y2 (ja) | ||
| JPH08251914A (ja) | 昇圧電源装置 | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| JPS635430Y2 (ja) | ||
| KR900008269Y1 (ko) | 스위칭 트랜지스터를 이용한 구동회로 | |
| JPH0231911Y2 (ja) | ||
| JPS6096024A (ja) | 大電流スイツチング回路 | |
| JPH0313831B2 (ja) | ||
| JPS61196503A (ja) | 電磁石用電源 |