JPH0231916Y2

JPH0231916Y2 -

Info

Publication number: JPH0231916Y2
Application number: JP4823883U
Authority: JP
Priority date: 1983-03-31
Filing date: 1983-03-31
Publication date: 1990-08-29
Also published as: JPS59155890U

Description

【考案の詳細な説明】本考案はトランジスタを用いて形成されたイン
バータの上記トランジスタのベースを駆動する装
置に関するものである。

従来より、大容量トランジスタ（以下、パワー
トランジスタという）を用いてこれの導通しや断
により任意周波数の交流を出力するようにしたい
わゆるトランジスタインバータは広く用いられて
おる。第１図はこれを例示したもので、交流電源
１を整流平滑して出力する整流回路２の出力端
に、６個のパワートランジスタＱを２個づつ直列
接続しこれをブリツジ形に結線したスイツチング
回路３を接続し、このスイツチング回路３のパワ
ートランジスタＱのベースに、周波数を設定して
出力する制御回路５の出力端をベースドライブ回
路６を介して接続して、上記６個のパワートラン
ジスタを適時導通しや断することにより、スイツ
チング回路３の出力端から設定した周波数の交流
出力が負荷４に供給される。

このようなトランジスタインバータに設けられ
るベースドライブ回路６を第２図によつて説明す
る。上記制御回路５のパワートランジスタＱに対
するオン指令は発光ダイオードLEDのアノード
からカソードに抵抗R₁を介して電流が流れる直
流出力電圧の印加によつて行なわれる。これによ
り発光ダイオードLEDが発光し、この発光によ
り、図示しない制御電源V_CC（例えば＋5V）にコ
レクタを接続しエミツタをエミツタ抵抗R₂とブ
リータ用抵抗R₃を介して回路接地GNDしたホト
トランジスタPQがオンする。このホトトランジ
スタPQのオンにより、そのエミツタ電流は、上
記制御電源V_CCにエミツタを接続し、コレクタを
制御電源V_EE（例えば−5V）に抵抗R₆を介して接
続されたPNP形トランジスタQ₂のベース抵抗R₄
とブリーダ用抵抗R₅を介して、コレクタを制御
電源V_CCに接続したエミツタ接地のトランジスタ
Q₁のベースにエミツタ抵抗R₂を通してその大半
が流れ、残りはブリーダ用抵抗R₃を通してGND
に流れる。これによりトランジスタQ₁がオンと
なり、このオンによつてトランジスタQ₂にはV_CC
→Q₂のエミツタ・ベース→R₅→Q₁のコレクタ・
エミツタ→GNDの経路でベース電流が流れ、該
トランジスタQ₂がオンとなる。このトランジス
タQ₂のオンによつて、パワートランジスタＱの
ベースに、抵抗R₇を介して、V_CC→Q₂のエミツ
タ・コレクタ→R₇→Ｑのベース・エミツタ→
GNDの経路でベース電流IB₁が流れて、パワート
ランジスタＱがオンする。このとき、トランジス
タQ₂のコレクタ電流の一部は抵抗R₆を通して制
御電源V_EEにも流れる。

次いで、制御回路５のオン指令が停止すると、
発光ダイオードLEDが消光し、ホトトランジス
タPQがオフする。これにより、トランジスタQ₁
のベース電流がゼロとなつてトランジスタQ₂が
オフし、制御電源V_CCより抵抗R₇を介して流れて
いたパワートランジスタＱのベース電流IB₁がゼ
ロとなり、代つて、パワートランジスタＱのエミ
ツタ・ベース間には、GND→Ｑのエミツタ・ベ
ース→R₇→R₆→V_EEの経路で、パワートランジス
タＱのオン期間中に該ベース・エミツタ間に蓄積
された電荷を放出する電流IB₂が流れる。これに
よつて、パワートランジスタＱのベース・エミツ
タ間は逆バイアスされて、該パワートランジスタ
Ｑをすみやかにオフするようになつておる。

しかし乍ら、このように構成されたベースドラ
イブ回路は、制御電源が正，負（V_CCとV_EE）両
電源が必要となつて制御電源を構成するトラン
ス、コンデンサ等の部品数を増加させるという欠
点を有すると共に、パワートランジスタＱのオフ
時の速度を高速化するため、パワートランジスタ
Ｑのベース・エミツタ間に蓄積した電荷をすみや
かに放出することが必要となつて、抵抗R₆の抵
抗値は必然的に小さく設定することが必要とな
り、この結果、パワートランジスタＱのオフ時に
おけるGND→Ｑのエミツタ・ベース→R₇→R₆→
V_EEの経路に流れる電流IB₂も大となり、抵抗R₆，
R₇の発熱量も大となつて、この発熱を防止する
ため抵抗R₆，R₇の容量も大きなものとしなけれ
ばならず、しかも、抵抗R₆が小さく設定される
ことによつて、パワートランジスタＱのオン時に
もトランジスタQ₂のエミツタ・コレクタ間に流
れる電流は抵抗R₆を介して制御電源V_EEに常時流
れることになつて、発熱も大となり電力ロスが大
きくなるという欠点を有する。また、上記抵抗
R₆，R₇の発熱にともなつてこれら回路部品を組
込むプリント基板も大形化し、小形コンパクト化
を阻害するという問題をも有しておる。さらに、
トランジスタインパータのパワートランジスタＱ
がパルス幅変調されてスイツチングして制御され
るいわゆるPWM制御される場合、ホトトランジ
スタPQのオン、オフに応動するトランジスタ
Q₁，Q₂はオフ時におけるベース・エミツタ間に
蓄積された電荷の放出が行なわれるようになつて
いないため、トランジスタQ₁，Q₂のオン時の応
動速度に比して、オフ時の応動速度が大巾に遅く
なり、パワートランジスタＱのオフ時の応動速度
をあげるような制御指令を送出しても制御回路５
の指令に即応できず、このことはパワートランジ
スタＱの動作が的確に行なわれないことを意味
し、PWM制御性能を蓄しく低下させると共に、
スイツチング損失が大となつてパワートランジス
タＱも大巾に発熱することになり、いわゆるイン
バータ効率を低下させるばかりでなく、熱暴走を
誘発してパワートランジスタを熱破壊せしめるお
それもあるという問題を有しておる。

本考案は上述した点にかんがみてなされたもの
で、その目的とするところは、簡略化した構成
で、トランジスタインバータの高速応答を図るこ
とができ、小形コンパクト化を図ることができる
ようにしたものを提供することにある。

以下、本考案の実施例を第３図によつて説明す
る。なお、第１図のベースドライブ回路６を除い
て同様に形成されるので同一符号を付して説明す
ることとする。７はベーストライブ回路で、制御
回路５の出力端に第２図と同様、発光ダイオード
LEDが抵抗R₁を介して接続され、この発光ダイ
オードLEDの発光によつてオンするホトトラン
ジスタPQのコレクタを図示しない制御電源回路
の制御電源V_CC（例えば＋5V）に抵抗R₈を介して
接続し、エミツタは抵抗R₉を介して回路接地
GNDされ、上記ホトトランジスタPQのコレクタ
にはエミツタが上記制御電源V_CCに接続された
PNP形トランジスタQ₃のベースを接続し、この
トランジスタQ₃のコレクタを抵抗₁₀とR₁₁を介し
て回路接地し、この抵抗R₁₀とR₁₁の接続点とホ
トトランジスタPQのエミツタとの間にスピード
アツプコンデンサC₁を挿入し、上記抵抗R₁₀と
R₁₁の接続点にはエミツタが回路接地されたトラ
ンジスタQ₅のベースを接続し、このトランジス
タQ₅のコレクタを、制御電源V_CCにエミツタが接
続されたPNP形トランジスタQ₄のコレクタに抵
抗R₁₂を介して接続し、このトランジスタQ₄のエ
ミツタ・ベース間にベース抵抗R₁₃を挿入し、上
記トランジスタQ₄のベースにアノードを接続し
たダイオードD₁のカソードを、抵抗R₁₄を介して
回路接地すると共に、カソードが共通接続したダ
イオードD₂を介して上記トランジスタQ₃のコレ
クタに接続し、上記ダイオードD₁とD₂のアノー
ド間にスピードアツプコンデンサC₂を挿入し、
上記トランジスタQ₃のベースとQ₄のコレクタ間
にスピードアツプコンデンサC₃を挿入し、上記
制御電源V_CCに、逆方向に挿入したダイオードD₃
と抵抗R₁₅とコンデンサC₄とを並列に接続した回
路を介して、パワートランジスタＱのベースを接
続し、このパワートランジスタＱのエミツタを上
記トランジスタQ₅のコレクタに接続するように
なつておる。

次に、その動作について説明する。パワートラ
ンジスタＱに対するオン指令は上述同様、制御回
路５の直流出力電圧を発光ダイオードLEDに流
れる電流がアノード→カソードに向つて流れるよ
うに印加されることによつて行なわれ、発光ダイ
オードLEDの発光によりホトトランジスタPQが
オンする。これにより、V_CC→Q₃のエミツタ・ベ
ース→PQのコレクタ・エミツタ→R₉→GNDの経
路で、トランジスタQ₃のベース電流が流れて該
トランジスタQ₃がオンすると共に、トランジス
タQ₃のコレクタ電流の一部は、D₂→R₁₄→GND
の経路で流れ、ダイオードD₂と抵抗R₁₄との接続
点（即ち、ダイオードD₁とD₂のカソード共通接
続点，ａ点）の電位V_aは、V_a＝V_CC−V_CES3−V_F2
（但し、V_CES3：トランジスタQ₃のオン時の飽和電
圧、V_F2：ダイオードD₂の順方向電圧降下分）と
なる。このため、トランジスタQ₄のベース電位
は、V_a＋V_F1（但し、V_F1：ダイオードD₁の順方向
電圧降分）、即ちV_CC−V_CES3−V_F2＋V_F1＝V_CC−
V_CES3（但しV_F2＝V_F1とする）となつてトランジス
タQ₄はオフとなる。この際、抵抗R₁₃を介して充
電されていたコンデンサC₂の端子間電圧は、上
記トランジスタQ₃がオンとなつた直後、該トラ
ンジスタQ₃のコレクタ電位（ｂ点の電位）の上
昇により瞬時的にシフトされて上昇し、トランジ
スタQ₄のベース電位を制御電源V_CCよりも若干高
い電位にする。この電位によりトランジスタQ₄
のベース・エミツタ間が逆バイアスされるので、
ベース・エミツタ間に蓄積された電荷を瞬時に放
出せしめることになり、上記トランジスタQ₄は
高速でオフ領域に達し、これに追随して上記トラ
ンジスタQ₃のコレクタ電流によりダイオードD₂，
D₁を介してトランジスタQ₄のベース電位が制御
電源V_CC−V_CES3まで上昇することになる。

また、上記トランジスタQ₃がオンになるとき、
ホトトランジスタPQはそれ以前にオンし始めて
いるので、ホトトランジスタPQのエミツタと抵
抗R₉の接続点（Ｃ点）の電位はトランジスタQ₃
のオン以前に上昇を開始し、これによりコンデン
サC₁を介してトランジスタQ₅にベース電流が流
れ、トランジスタQ₅は高速でオン領域に達し、
これに追随してトランジスタQ₃のオンによるコ
レクタ電流がR₁₀→Q₅のベース・エミツタ→
GNDの経路で流れることになる。

そして、パワートランジスタＱは、上記トラン
ジスタQ₅の高速オンにより、V_CC→R₁₅→Ｑのベ
ース・エミツタ→Q₅のコレクタ・エミツタ→
GNDの経路でベース電流が流れ、該パワートラ
ンジスタＱがオンする。この際、抵抗R₁₅と並列
接続したコンデンサC₄がスピードアツプコンデ
ンサとして機能し、パワートランジスタＱには抵
抗R₁₅で定まる以上の電流（コンデンサC₄の初期
充電電流）がベース電流として短時間流れつま
り、オーバドライブされ、該パワートランジスタ
Ｑは高速でオン領域に達し、これに追随して抵抗
R₁₅を介してベース電流が流れることになる。

また、上記トランジスタQ₅のオンによりコン
デンサC₃が充電される。

次に、パワートランジスタＱに対するオフ指令
で、制御回路５の直流出力電圧の印加が停止する
と、発光ダイオードLEDが消光し、ホトトラン
ジスタPQがオフとなる。これによりＣ点の電位
が下降し、この下降によつて、充電されていたコ
ンデンサC₁の端子間電圧はゼロ電位方向に瞬間
的にシフトされることによりトランジスタQ₅の
ベース・エミツタ間が逆バイアスされ、ベース・
エミツタ間に蓄積された電荷を瞬時に放出し、ト
ランジスタQ₅がオフし始める。これと同時に、
トランジスタQ₃はそのベース電流がゼロとなつ
てオフするため、抵抗R₁₀を介して流れていたト
ランジスタQ₅のベース電流も急速に減少し、ト
ランジスタQ₅はオフとなる。

一方、上記トランジスタQ₃がオフしはじめる
ことによつてｂ点の電位が下降したとき、この下
降によりコンデンサC₂の端子間電圧は瞬時的に
ゼロ電位方向にシフトされてトランジスタQ₄の
ベース電位が下降し、トランジスタQ₄がオンし
はじめる。また、上記シフトによりダイオード
D₂はａ点とｂ点の電位がｂ＜ａの関係となるの
でオフとなり、ａ点電位が下降することにより、
V_CC→Q₄のエミツタ・ベース→D₁→R₁₄→GNDの
経路で、トランジスタQ₄はベース電流が流れて
オンとなる。

そして、上記トランジスタQ₄がオンしはじめ
ると、パワートランジスタＱのオン動作時、図示
極性で充電されたコンデンサC₄はC₄→Q₄のエミ
ツタ・コレクタ→R₁₂→Ｑのエミツタ・ベース→
C₄の経路で放電し、これによりパワートランジ
スタＱのベース・エミツタ間は逆バイアスされ
て、パワートランジスタＱのオン時にベース・エ
ミツタ間に蓄積された電荷を放出し、該パワート
ランジスタＱは高速でオフ領域に達する。このと
き、コンデンサC₄の放電が始まると、トランジ
スタQ₄のコレクタ電位（ｄ点の電位）が上昇す
るので、コンデンサC₃の端子間電圧は瞬時的に
シフトされてトランジスタQ₃のベース電位を制
御電源V_CCより若干高い電位に上昇せしめ、この
高い電位によりトランジスタQ₃のベース・エミ
ツタ間は逆バイアスされるため、トランジスタ
Q₃は高速でオフすることになる。

本考案によれば、パワートランジスタのオン・
オフ動作領域において、制御回路５からのオン・
オフ指令が入力されると、スピードアツプコンデ
ンサC₁，C₂，C₃による正帰還作用によつて対応
するトランジスタQ₃，Q₄，Q₅を逆バイアスして
応答動作を高速化せしめるようにしてあるので、
パワートランジスタのベース電流を高速で制御せ
しめることができ、パワートランジスタのオン・
オフ切替速度を高速化することができ、これによ
り、トランジスタインバータのスイツチングロス
を大巾に低減せしめることができると共に、
PWM制御時の応答も確実となつて安定した動作
を行なわしめることができ、PWM制御の制御範
囲を拡大し、インバータ効率の向上を図ることが
でき、インバータのスイツチング周波数の高速化
により負荷がモータである場合は巻線の電流リツ
プルの大巾な低下、それに伴う低振動、低騒音化
を図ることができ、パワートランジスタの熱暴走
も防止して、トランジスタインバータの放熱対策
も容易となり、しかも回路は単一電源で形成する
ことができるので、制御電源回路の部品数も少な
くなり、トランジスタインバータの小形コンパク
ト化、軽量化を図ることができる等実用上著しい
効果を有するものである。

【図面の簡単な説明】

第１図はトランジスタインバータのブロツク
図、第２図は従来例を示した回路図、第３図は本
考案の実施例を示す回路である。５：制御回路、６，７：ベースドライブ回路、
Ｑ：パワートランジスタ、Q₁〜Q₅：トランジス
タ、C₁，C₂，C₃：スピードアツプコンデンサ、
LED：発光ダイオード、PQ：ホトトランジス
タ、V_CC：制御電源。

Claims

【実用新案登録請求の範囲】

制御電圧と回路接地間に、制御回路からの入力
によつて応動するホトトランジスタPQのコレク
タ・エミツタ間と、このトランジスタPQのコレ
クタにベースを接続したPNP形トランジスタQ₃
のエミツタ・コレクタ間と、相互のコレクタを接
続したPNP形トランジスタQ₄とトランジスタQ₅
とのエミツタとを並列に挿入し、ホトトランジス
タPQのエミツタを、スピードアツプコンデンサ
C₁を介して上記トランジスタQ₃のコレクタとト
ランジスタQ₅のベースとにそれぞれ接続し、上
記トランジスタQ₃のコレクタとトランジスタQ₄
のベースとの間にスピードアツプコンデンサC₂
を挿入すると共に、トランジスタQ₃のコレクタ
にアノードを接続したダイオードD₂とトランジ
スタQ₄のベースにアノードを接続したダイオー
ドD₁とのカソードを共通接続して回路接地し、
トランジスタQ₃のベースとトランジスタQ₄のコ
レクタとの間にスピードアツプコンデンサC₃を
挿入し、上記制御電源にパワートランジスタＱの
ベースを抵抗R₁₅とコンデンサC₄の並列回路を介
して接続すると共に、パワートランジスタＱのエ
ミツタを上記トランジスタQ₅のコレクタに接続
するように構成したことを特徴とするトランジス
タインバータのベース駆動装置。