JPH0496652A - スイッチング電源用ドライブ回路 - Google Patents
スイッチング電源用ドライブ回路Info
- Publication number
- JPH0496652A JPH0496652A JP20912590A JP20912590A JPH0496652A JP H0496652 A JPH0496652 A JP H0496652A JP 20912590 A JP20912590 A JP 20912590A JP 20912590 A JP20912590 A JP 20912590A JP H0496652 A JPH0496652 A JP H0496652A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive
- current
- power supply
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 34
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフライバンク型スイッチング電源に用いるドラ
イブ回路に関するものである。
イブ回路に関するものである。
第9図はフライバック方式による従来のスイッチング電
源用ドライブ回路を示す回路図であり、第10図は第9
図の回路の動作波形図である。
源用ドライブ回路を示す回路図であり、第10図は第9
図の回路の動作波形図である。
ドライブ用型源+E1〜−E1間には、ドライブトラン
ジスタl及びドライブ変圧器2か直列に接続して挿入さ
れ、ドライブ変圧器2の二次巻線間には抵抗3と抵抗4
か直列にして接続されている。抵抗の接続点には主トラ
ンジスタ5のベースが接続されている。主トランジスタ
5のエミッタは主電源−E2に接続され、この主電源−
E2には抵抗3側のドライブ変圧器2の二次巻線出力か
接続されている。また、主トランジスタ5のコレクタは
、主変圧器6の一次巻線を介して主電源子E2に接続さ
れている。主変圧器6の二次巻線には、整流用のダイオ
ード7を介して平滑用のコンデンサ8が接続されている
。
ジスタl及びドライブ変圧器2か直列に接続して挿入さ
れ、ドライブ変圧器2の二次巻線間には抵抗3と抵抗4
か直列にして接続されている。抵抗の接続点には主トラ
ンジスタ5のベースが接続されている。主トランジスタ
5のエミッタは主電源−E2に接続され、この主電源−
E2には抵抗3側のドライブ変圧器2の二次巻線出力か
接続されている。また、主トランジスタ5のコレクタは
、主変圧器6の一次巻線を介して主電源子E2に接続さ
れている。主変圧器6の二次巻線には、整流用のダイオ
ード7を介して平滑用のコンデンサ8が接続されている
。
以上の構成において、主電源子E2. E2及びドラ
イブ用電源十E、、−E、を印加した状態でドライブト
ランジスタ1のベースにパルス電圧を印加すると、ドラ
イブトランジスタ1かオンになる。このオン動作に応じ
た電流がドライブ変圧器2の一次側に流れ、これに応じ
て二次側に電圧が誘起される。この誘起電圧により、抵
抗4→主トランジスタ5のベース→エミッタ→ドライブ
変圧器2の経路で電流が流れる。このときの主トランジ
スタ5のベース電流I8及びコレクタ’IAI。
イブ用電源十E、、−E、を印加した状態でドライブト
ランジスタ1のベースにパルス電圧を印加すると、ドラ
イブトランジスタ1かオンになる。このオン動作に応じ
た電流がドライブ変圧器2の一次側に流れ、これに応じ
て二次側に電圧が誘起される。この誘起電圧により、抵
抗4→主トランジスタ5のベース→エミッタ→ドライブ
変圧器2の経路で電流が流れる。このときの主トランジ
スタ5のベース電流I8及びコレクタ’IAI。
は次式で示される。
El ニドライブ回路の電源電圧
nI ニドライブ変圧器2の一次巻数
n2 ニドライブ変圧器2の二次巻数
■88:主トランジスタ5のベース−エミッタ間電圧
RB :抵抗4の抵抗値
E2 :主電源電圧
り、6:主変圧器6の一次インダクタンスL、2ニドラ
イブ変圧器2の一次インダクタンスjanニドライブト
ランジスタ1のオン時間j +l(:主トランジスタ5
のストレージタイムV out ニドライブ変圧器2
の出力電圧以上の構成において、主トランジスタ5にへ
一ス電流I8か流れると、これに同期して同一期間(1
,。)だけ主トランジスタ5がオンになり、このオンの
開始に同期して主トランジスタ5のコレクタ電流I。か
徐々に増大する。ベース電流■8かオフになると同時に
ドライブ変圧器2の逆起電力か生じ、これによって逆方
向電流−18か生じる。コレクタ電流I。は、ベース電
流■8が消失した一定時間後(t。。終了後からt3.
9を経過した時点)に0になる。
イブ変圧器2の一次インダクタンスjanニドライブト
ランジスタ1のオン時間j +l(:主トランジスタ5
のストレージタイムV out ニドライブ変圧器2
の出力電圧以上の構成において、主トランジスタ5にへ
一ス電流I8か流れると、これに同期して同一期間(1
,。)だけ主トランジスタ5がオンになり、このオンの
開始に同期して主トランジスタ5のコレクタ電流I。か
徐々に増大する。ベース電流■8かオフになると同時に
ドライブ変圧器2の逆起電力か生じ、これによって逆方
向電流−18か生じる。コレクタ電流I。は、ベース電
流■8が消失した一定時間後(t。。終了後からt3.
9を経過した時点)に0になる。
第11図は従来のスイッチング電源用ドライブ回路の他
の例を示す回路図であり、第12図は第11図の回路の
動作波形図である。なお、第11図においては、第9図
と同一であるものには同一引用数字を用いたので、以下
においては重複する説明を省略する。
の例を示す回路図であり、第12図は第11図の回路の
動作波形図である。なお、第11図においては、第9図
と同一であるものには同一引用数字を用いたので、以下
においては重複する説明を省略する。
主電源82間には、ベースか共通接続されたコンプリメ
ンタリ−エミッタホロワ構成のトランジスタ9,10の
コレクタとエミッタか抵抗11及び抵抗12を介して接
続されている。トランジスタ9,10のベースには、コ
ンデンサ13を介してパルス信号か印加されている。
ンタリ−エミッタホロワ構成のトランジスタ9,10の
コレクタとエミッタか抵抗11及び抵抗12を介して接
続されている。トランジスタ9,10のベースには、コ
ンデンサ13を介してパルス信号か印加されている。
この構成では、パルス信号が印加されると、その極性に
応じてトランジスタ9またはトランジスタlOがオンに
なる。トランジスタ9かオンの時には主トランジスタ5
がオンになり、主変圧器6に電流■。か流れ始める。
応じてトランジスタ9またはトランジスタlOがオンに
なる。トランジスタ9かオンの時には主トランジスタ5
がオンになり、主変圧器6に電流■。か流れ始める。
この時のベース電流IB、コレクタ電流■。及び逆方向
電流−18の各々は次のようになる。
電流−18の各々は次のようになる。
EI ニドライブ回路の電源電圧
■80主トランジスタ5のベース−エミッタ間電圧
RBI:抵抗11の抵抗値
R8□:抵抗12の抵抗値
E2 :主電源電圧
り、6:主変圧器6の一次インダクタンスt、。ニドラ
イブトランジスタ1のオン時間t8゜1 :主トランジ
スタ5のストレージタイムV。。、ニドライブ変圧器2
の出力電圧この構成では、第11図に示すように、IR
の通電開始に対応してコレクタ電流I。か0より漸増し
、−1,により し0に戻さ
れる。第9図も同様であるか、ベース電流■8は、式(
1)1式(4)から明らかなように抵抗4及び抵抗11
によって制限され、時間的に変化の無い電流波形になる
。
イブトランジスタ1のオン時間t8゜1 :主トランジ
スタ5のストレージタイムV。。、ニドライブ変圧器2
の出力電圧この構成では、第11図に示すように、IR
の通電開始に対応してコレクタ電流I。か0より漸増し
、−1,により し0に戻さ
れる。第9図も同様であるか、ベース電流■8は、式(
1)1式(4)から明らかなように抵抗4及び抵抗11
によって制限され、時間的に変化の無い電流波形になる
。
しかし、上記した従来のスイッチング電源用ドライブ回
路にあっては、コレクタ電流Icの漸増変化に対してベ
ース電流I8はI。、、2、に対応した1、を流すため
、Io/hF、でなく二値的変化となり、余分なベース
電流■8が流れ、ドライブ損失を大きくしてきた。
路にあっては、コレクタ電流Icの漸増変化に対してベ
ース電流I8はI。、、2、に対応した1、を流すため
、Io/hF、でなく二値的変化となり、余分なベース
電流■8が流れ、ドライブ損失を大きくしてきた。
また、第9図の構成では、ベース電流がドライブ変圧器
2の一次巻数n1と二次巻数n2の比と抵抗RBとによ
って決まり、逆方向電流−18がドライブ変圧器2の一
次インダクタンスLp2とベース抵抗によって決定され
るため、ベース電流■8と逆方向電流のバランスを決め
難く、ストレージ時間t3.1が長くなり、主トランジ
スタ5のオフ動作を急峻に行うことができない。しかも
、ベース抵抗損が発生する。
2の一次巻数n1と二次巻数n2の比と抵抗RBとによ
って決まり、逆方向電流−18がドライブ変圧器2の一
次インダクタンスLp2とベース抵抗によって決定され
るため、ベース電流■8と逆方向電流のバランスを決め
難く、ストレージ時間t3.1が長くなり、主トランジ
スタ5のオフ動作を急峻に行うことができない。しかも
、ベース抵抗損が発生する。
同様に、第1I図の構成では、ドライブトランジスタ1
がオフになってトランジスタ10かオンするまでに時間
かかかるため、やはりストレージ時間t8□が長くなり
、主トランジスタ5のオフ動作を急峻に行うことができ
ない。しかも、ベース抵抗損を発生する。このため、高
速動作を制限し、電源効率の悪化を招いている。
がオフになってトランジスタ10かオンするまでに時間
かかかるため、やはりストレージ時間t8□が長くなり
、主トランジスタ5のオフ動作を急峻に行うことができ
ない。しかも、ベース抵抗損を発生する。このため、高
速動作を制限し、電源効率の悪化を招いている。
本発明の目的は、低損失化及び高速化が図れるようにし
たスイッチング電源用ドライブ回路を提供することにあ
る。
たスイッチング電源用ドライブ回路を提供することにあ
る。
上記目的を達成するために、本発明は、出力となる二次
巻線を有した主変圧器の一次巻線を介して電源間に接続
される主トランジスタと、この主トランジスタのベース
に制御信号に応じてベース電流を周期的に供給するドラ
イブトランジスタと、このドライブトランジスタに直列
に接続されるインダクタとを設ける構成にしている。
巻線を有した主変圧器の一次巻線を介して電源間に接続
される主トランジスタと、この主トランジスタのベース
に制御信号に応じてベース電流を周期的に供給するドラ
イブトランジスタと、このドライブトランジスタに直列
に接続されるインダクタとを設ける構成にしている。
また、主トランジスタのオフ動作を急峻に行うために、
前記インダクタに設けた第2の巻線と、この巻線に前記
ベース電流の遮断動作によって発生するエネルギーを前
記主トランジスタへ逆ベース電流として印加する制御手
段を設けている。
前記インダクタに設けた第2の巻線と、この巻線に前記
ベース電流の遮断動作によって発生するエネルギーを前
記主トランジスタへ逆ベース電流として印加する制御手
段を設けている。
上記した手段によれば、主トランジスタにベーダクタン
スに逆比例し、かつドライブトランジスタのオン時間に
比例するように動作している。この結果、主トランジス
タのコレクタ電流の波形に似たベース電流波形を生じさ
せることができ、余分なベース電流を流させることがな
いと共にベース!抵抗損がなくなる。
スに逆比例し、かつドライブトランジスタのオン時間に
比例するように動作している。この結果、主トランジス
タのコレクタ電流の波形に似たベース電流波形を生じさ
せることができ、余分なベース電流を流させることがな
いと共にベース!抵抗損がなくなる。
また、インダクタに二次巻線を設け、この二次巻線に生
じたエネルギーをベース〜エミッタ間ニ逆ベース電流と
して供給している。この結果、主トランジスタのコレク
タ電流の遮断を急峻にすることが可能になり、損失を小
さくし、スイッチングスピードを向上させることができ
ると共にドライブエネルギーを主トランジスタのターン
オフに使うため、ドライブ損失の低減が可能になる。さ
らに、そのドライブエネルギーは、El +と一次イン
ダクタンスし、により決まるため、設計が容易になる。
じたエネルギーをベース〜エミッタ間ニ逆ベース電流と
して供給している。この結果、主トランジスタのコレク
タ電流の遮断を急峻にすることが可能になり、損失を小
さくし、スイッチングスピードを向上させることができ
ると共にドライブエネルギーを主トランジスタのターン
オフに使うため、ドライブ損失の低減が可能になる。さ
らに、そのドライブエネルギーは、El +と一次イン
ダクタンスし、により決まるため、設計が容易になる。
以下、本発明の実施例について図面を参照しながら説明
する。
する。
第1図は本発明によるスイッチング電源用ドライブ回路
の一実施例を示す回路図である。また、第2図は第1図
の実施例の動作を示す波形図である。なお、第1図にお
いては、第9図と同一であるものには同一引用数字を用
いたので、以下においては重複する説明を省略する。
の一実施例を示す回路図である。また、第2図は第1図
の実施例の動作を示す波形図である。なお、第1図にお
いては、第9図と同一であるものには同一引用数字を用
いたので、以下においては重複する説明を省略する。
本実施例では、ドライブ用トランジスタにNPN型のド
ライブトランジスタ14を用い、そのエミッタをドライ
ブ用電源十E、に接続し、ベースにはダイオード15及
びコンデンサ16を介してパルス信号か印加される。ま
た、ドライブトランジスタ14のベースとドライブ用電
源−Elとの間には、バイアス供給用の抵抗17か接続
されている。
ライブトランジスタ14を用い、そのエミッタをドライ
ブ用電源十E、に接続し、ベースにはダイオード15及
びコンデンサ16を介してパルス信号か印加される。ま
た、ドライブトランジスタ14のベースとドライブ用電
源−Elとの間には、バイアス供給用の抵抗17か接続
されている。
さらに、トランジスタ5のベースには、ドライブ変圧器
18(インダクタ)の−次巻線18a及び二次巻線18
bの各一端か接続され、−次巻線18aの他端はドライ
ブトランジスタ14のコレクタに接続されている。また
、二次巻線18bの他端は、ダイオード19及びダイオ
ード20を介してドライブ用電源−Elに接続されてい
る。
18(インダクタ)の−次巻線18a及び二次巻線18
bの各一端か接続され、−次巻線18aの他端はドライ
ブトランジスタ14のコレクタに接続されている。また
、二次巻線18bの他端は、ダイオード19及びダイオ
ード20を介してドライブ用電源−Elに接続されてい
る。
以上の構成において、パルス信号が印加されない状態で
は、抵抗17を介してドライブトランジスタ14のベー
スにバイアスが与えられるため、ドライブトランジスタ
14はオンになる。ドライブトランジスタ14がオンに
なると、ドライブ用電源十E+の電流が、ドライブトラ
ンジスタ14のエミッタ→ドライブトランジスタ14の
コレクタ→ドライブ変圧器18の一次巻線18a→主ト
ランジスタ5のベース→主トランジスタ5のエミッタリ
ドライブ用電源−E+ の経路で流れ、時間の経過と共
に直線的に増加する。
は、抵抗17を介してドライブトランジスタ14のベー
スにバイアスが与えられるため、ドライブトランジスタ
14はオンになる。ドライブトランジスタ14がオンに
なると、ドライブ用電源十E+の電流が、ドライブトラ
ンジスタ14のエミッタ→ドライブトランジスタ14の
コレクタ→ドライブ変圧器18の一次巻線18a→主ト
ランジスタ5のベース→主トランジスタ5のエミッタリ
ドライブ用電源−E+ の経路で流れ、時間の経過と共
に直線的に増加する。
この状態において、パルス信号が印加されると、ダイオ
ード15によって整流された正の電圧がドライブトラン
ジスタ14に与えられ、ドライブトランジスタ14はオ
フになる。ドライブトランジスタ14がオフになると、
ドライブ変圧器18の一次巻線18aに流れる電流は急
峻に0 になり、ベース電流I8が遮断される。
ード15によって整流された正の電圧がドライブトラン
ジスタ14に与えられ、ドライブトランジスタ14はオ
フになる。ドライブトランジスタ14がオフになると、
ドライブ変圧器18の一次巻線18aに流れる電流は急
峻に0 になり、ベース電流I8が遮断される。
この時点でドライブ変圧器18には後記する式(10)
のエネルギーが蓄えられている。このエネルギーは、−
次電流の遮断と同時に二次巻線18bからダイオード1
9.20を介して放出され、主トランジスタ5のベース
に負電流を与え、主トランジスタ5を急峻にオフ動作さ
せる。
のエネルギーが蓄えられている。このエネルギーは、−
次電流の遮断と同時に二次巻線18bからダイオード1
9.20を介して放出され、主トランジスタ5のベース
に負電流を与え、主トランジスタ5を急峻にオフ動作さ
せる。
以上の動作により、主トランジスタ5のコレクタ電流の
形と相似のベース電流にすることかでき、余分なベース
電流を流さずに済み、ドライブ回路の損失を少なくする
ことかできる。
形と相似のベース電流にすることかでき、余分なベース
電流を流さずに済み、ドライブ回路の損失を少なくする
ことかできる。
また、主トランジスタ5を急峻にオフすることができる
結果、コレクタ電流の下降時間に(フォールタイム)を
少なくできると共に、主トランジスタ5のスイッチング
損失を少なくすることができる。
結果、コレクタ電流の下降時間に(フォールタイム)を
少なくできると共に、主トランジスタ5のスイッチング
損失を少なくすることができる。
なお、第1図の実施例におけるベース電流IB及びコレ
クタ電流I。は次式で示される。
クタ電流I。は次式で示される。
El ニドライブ回路の電源電圧
VRE:主トランジスタ5のベース−エミッタ間電圧
E2 :主電源電圧
Lp+g:主変圧器18の一次インダクタンスt。。ニ
ドライブトランジスタ14のオン時間tit(:主トラ
ンジスタ5のストレージタイム■。。、ニドライブ変圧
器18の出力電圧式(8)〜(10)から明らかなよう
に、ドライブトランジスタ14のオン時の主トランジス
タ5のベース電流■8及びコレクタ電流f。は、時間的
変化(1,。、ある・いはt。。+t87.に依存)す
なわち第2図に示すように漸増する特性のベース電流■
8を示せるようになり、余分なベース電流を流さずに済
むようになる。
ドライブトランジスタ14のオン時間tit(:主トラ
ンジスタ5のストレージタイム■。。、ニドライブ変圧
器18の出力電圧式(8)〜(10)から明らかなよう
に、ドライブトランジスタ14のオン時の主トランジス
タ5のベース電流■8及びコレクタ電流f。は、時間的
変化(1,。、ある・いはt。。+t87.に依存)す
なわち第2図に示すように漸増する特性のベース電流■
8を示せるようになり、余分なベース電流を流さずに済
むようになる。
また、式(7)及び(9)から明らかなように、主トラ
ンジスタ5のベース電流1..−I8は共に大きくする
ことが可能であり、この結果、主トランジスタ5の急峻
なオフか可能になる。
ンジスタ5のベース電流1..−I8は共に大きくする
ことが可能であり、この結果、主トランジスタ5の急峻
なオフか可能になる。
第3図は本発明によるスイッチング電源用ドライブ回路
の第2実施例を示す回路図である。また、第4図は第3
図の実施例の動作を示す波形図である。なお、本実施例
においても、第1図と同一であるものには同一引用数字
を用いたので、以下においては重複する説明を省略する
。
の第2実施例を示す回路図である。また、第4図は第3
図の実施例の動作を示す波形図である。なお、本実施例
においても、第1図と同一であるものには同一引用数字
を用いたので、以下においては重複する説明を省略する
。
本実施例は、第1図の実施例がPNP型のトランジスタ
をドライブ用に用いていたのに対し、NPN型のドライ
ブトランジスタ21を用い、これをドライブ変圧器18
の一次巻線18aと主トランジスタ5のベース間に挿入
するようにしたものである。この構成によれば、ドライ
ブトランジスタ21のベースにパルス信号を直接入力す
ることができるため、第1図で必要としたダイオード1
5、コンデンサ■6及び抵抗I7を不要にすることがで
きる。
をドライブ用に用いていたのに対し、NPN型のドライ
ブトランジスタ21を用い、これをドライブ変圧器18
の一次巻線18aと主トランジスタ5のベース間に挿入
するようにしたものである。この構成によれば、ドライ
ブトランジスタ21のベースにパルス信号を直接入力す
ることができるため、第1図で必要としたダイオード1
5、コンデンサ■6及び抵抗I7を不要にすることがで
きる。
この実施例による動作及び効果は前記実施例と同−であ
るので、説明は省略する。
るので、説明は省略する。
第5図は本発明によるスイッチング電源用ドライブ回路
の第3実施例を示す回路図である。また、第8図は第5
図の実施例の動作を示す波形図である。なお、本実施例
においても、第1図と同一であるものには同一引用数字
を用いたので、以下においては重複する説明を省略する
。
の第3実施例を示す回路図である。また、第8図は第5
図の実施例の動作を示す波形図である。なお、本実施例
においても、第1図と同一であるものには同一引用数字
を用いたので、以下においては重複する説明を省略する
。
本実施例は、第1図の実施例において、−次巻線18a
にバイアス回路22を並列に接続する構成にしたもので
ある。このバイアス回路22は、第6図または第7図に
示すように、抵抗とダイオードの直列接続、またはこの
2つにコンデンサを直列に接続した構成になっている。
にバイアス回路22を並列に接続する構成にしたもので
ある。このバイアス回路22は、第6図または第7図に
示すように、抵抗とダイオードの直列接続、またはこの
2つにコンデンサを直列に接続した構成になっている。
バイアス電流回路22を設けることにより、■)主トラ
ンジスタの電流増幅率hF8は電流の関数であるから、
直線的コレクタ電流■。の増加の過程でベース電流の増
加をり2.!に対応した形に補正する必要がある、 2)第6図は初期電流設定回路であり、第7図は主トラ
ンジスタのターンオン時に必要な電荷量を注入する回路
である。
ンジスタの電流増幅率hF8は電流の関数であるから、
直線的コレクタ電流■。の増加の過程でベース電流の増
加をり2.!に対応した形に補正する必要がある、 2)第6図は初期電流設定回路であり、第7図は主トラ
ンジスタのターンオン時に必要な電荷量を注入する回路
である。
以上説明したように、上記実施例によれば、ドライブト
ランジスタと直列にインダクタンスを有する部材(ドラ
イブ変圧器)を挿入し、その出力によって主トランジス
タを制御するようにすることにより、そのコレクタ電流
■。の波形に対応した形のベース電流IB波形を得るこ
とが可能になり、余分なベース電流を流すことか無いの
で、損失を低減することが可能になる。
ランジスタと直列にインダクタンスを有する部材(ドラ
イブ変圧器)を挿入し、その出力によって主トランジス
タを制御するようにすることにより、そのコレクタ電流
■。の波形に対応した形のベース電流IB波形を得るこ
とが可能になり、余分なベース電流を流すことか無いの
で、損失を低減することが可能になる。
また、ドライブ変圧器に二次巻線を設け、ベース電流I
、]の消失後にこれとは逆向きの電流(1、)を生じさ
せることにより、主トランジスタ5のオフ動作を急峻に
させることが可能になる。
、]の消失後にこれとは逆向きの電流(1、)を生じさ
せることにより、主トランジスタ5のオフ動作を急峻に
させることが可能になる。
この結果、損失を少なくし、スイッチングスピードを速
くすることが可能になる。
くすることが可能になる。
本発明は上記の通り構成されているので、次に記載する
効果を奏する。
効果を奏する。
請求項1のスイッチング電源用ドライブ回路においては
、出力となる二次巻線を有した主変圧器の一次巻線を介
して電源間に接続される主トランジスタと、この主トラ
ンジスタのベースに制御信号に応じてベース電流を周期
的に供給するドライブトランジスタと、このドライブト
ランジスタにインダクタンス負荷として接続されるイン
ダクタとを設けるようにしたので、主トランジスタのコ
レクタ電流の波形に似たベース電流波形を生じさせるこ
とが可能になり、余分なベース電流を流させることが無
く、損失を少なくすることかできる。
、出力となる二次巻線を有した主変圧器の一次巻線を介
して電源間に接続される主トランジスタと、この主トラ
ンジスタのベースに制御信号に応じてベース電流を周期
的に供給するドライブトランジスタと、このドライブト
ランジスタにインダクタンス負荷として接続されるイン
ダクタとを設けるようにしたので、主トランジスタのコ
レクタ電流の波形に似たベース電流波形を生じさせるこ
とが可能になり、余分なベース電流を流させることが無
く、損失を少なくすることかできる。
請求項2のスイッチング電源用ドライブ回路においては
、前記インダクタに第2の巻線を設け、この巻線に前記
ベース電流の遮断動作によって発生するエネルギーを前
記主トランジスタへ逆ベース電流として印加する制御手
段を設けるようにしたので、主トランジスタのコレクタ
電流の遮断を急峻にすることが可能になり、損失を小さ
くし、スイッチングスピードを向上させることができる
。
、前記インダクタに第2の巻線を設け、この巻線に前記
ベース電流の遮断動作によって発生するエネルギーを前
記主トランジスタへ逆ベース電流として印加する制御手
段を設けるようにしたので、主トランジスタのコレクタ
電流の遮断を急峻にすることが可能になり、損失を小さ
くし、スイッチングスピードを向上させることができる
。
第1図は本発明によるスイッチング電源用ドライブ回路
の一実施例を示す回路図、第2図は第1図の実施例の動
作を示す波形図、第3図は本発明によるスイッチング電
源用ドライブ回路の第2実施例を示す回路図、第4図は
第3図の実施例の動作を示す波形図、第5図は本発明に
よるスイッチング電源用ドライブ回路の第3実施例を示
す回路図、第6図及び第7図は第5図に示すバイアス回
路の詳細を示す回路図、第8図は第5図の実施例の動作
を示す波形図、第9図はフライバック方式による従来の
スイッチング電源用ドライブ回路を示す回路図、第1O
図は第9図の回路の動作波形図、第11図は従来のスイ
ッチング電源用ドライブ回路の他の例を示す回路図であ
り、第12図は第11図の回路の動作波形図である。 3.17・・・抵抗、5・・・主トランジスタ、6・・
・主変圧器、7,15,19.20・・・ダイオード、
8・・・コンデンサ、14.21・・・ドライブトラン
ジスタ、16・・・コンデンサ、18・・・ドライブ変
圧器、18a・・・−次巻線、 18b ・二次巻線、 ドラ イブ変圧器。 第 r負 図 第 因 第 図 弔 図 第 図 第 図 弔 図 第 図 第 図
の一実施例を示す回路図、第2図は第1図の実施例の動
作を示す波形図、第3図は本発明によるスイッチング電
源用ドライブ回路の第2実施例を示す回路図、第4図は
第3図の実施例の動作を示す波形図、第5図は本発明に
よるスイッチング電源用ドライブ回路の第3実施例を示
す回路図、第6図及び第7図は第5図に示すバイアス回
路の詳細を示す回路図、第8図は第5図の実施例の動作
を示す波形図、第9図はフライバック方式による従来の
スイッチング電源用ドライブ回路を示す回路図、第1O
図は第9図の回路の動作波形図、第11図は従来のスイ
ッチング電源用ドライブ回路の他の例を示す回路図であ
り、第12図は第11図の回路の動作波形図である。 3.17・・・抵抗、5・・・主トランジスタ、6・・
・主変圧器、7,15,19.20・・・ダイオード、
8・・・コンデンサ、14.21・・・ドライブトラン
ジスタ、16・・・コンデンサ、18・・・ドライブ変
圧器、18a・・・−次巻線、 18b ・二次巻線、 ドラ イブ変圧器。 第 r負 図 第 因 第 図 弔 図 第 図 第 図 弔 図 第 図 第 図
Claims (2)
- (1)出力となる二次巻線を有した主変圧器の一次巻線
を介して電源間に接続される主トランジスタと、この主
トランジスタのベースに制御信号に応じてベース電流を
周期的に供給するドライブトランジスタと、このドライ
ブトランジスタに直列に接続されるインダクタとを具備
することを特徴とするスイッチング電源用ドライブ回路
。 - (2)前記インダクタに設けた第2の巻線と、この巻線
に前記ベース電流遮断時に発生するフライバックエネル
ギーを前記主トランジスタへ逆ベース電流として印加す
る制御手段を設けたことを特徴とする請求項1記載のス
イッチング電源用ドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20912590A JP2912978B2 (ja) | 1990-08-09 | 1990-08-09 | スイッチング電源用ドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20912590A JP2912978B2 (ja) | 1990-08-09 | 1990-08-09 | スイッチング電源用ドライブ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0496652A true JPH0496652A (ja) | 1992-03-30 |
JP2912978B2 JP2912978B2 (ja) | 1999-06-28 |
Family
ID=16567701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20912590A Expired - Fee Related JP2912978B2 (ja) | 1990-08-09 | 1990-08-09 | スイッチング電源用ドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2912978B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186761A (ja) * | 2000-09-11 | 2001-07-06 | Canon Inc | 高圧電源装置 |
US9995076B1 (en) | 2001-07-13 | 2018-06-12 | Steven M. Hoffberg | Intelligent door restraint |
-
1990
- 1990-08-09 JP JP20912590A patent/JP2912978B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186761A (ja) * | 2000-09-11 | 2001-07-06 | Canon Inc | 高圧電源装置 |
US9995076B1 (en) | 2001-07-13 | 2018-06-12 | Steven M. Hoffberg | Intelligent door restraint |
Also Published As
Publication number | Publication date |
---|---|
JP2912978B2 (ja) | 1999-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0496652A (ja) | スイッチング電源用ドライブ回路 | |
JPS6151406B2 (ja) | ||
JPH0237273Y2 (ja) | ||
JPH0145265Y2 (ja) | ||
JPS6012350Y2 (ja) | コイルの駆動回路 | |
JPH031914B2 (ja) | ||
JPH07264029A (ja) | 双方向接続トランジスタの駆動回路 | |
JPH01318548A (ja) | 電源コンバータ | |
KR830001369Y1 (ko) | 안정화 전원 회로 | |
JPS5858851B2 (ja) | インダクタンス負荷用スイツチング回路 | |
JP2750527B2 (ja) | 自励式高周波発振器 | |
JPS6223544B2 (ja) | ||
JPH0250715B2 (ja) | ||
JPH01129525A (ja) | トランジスタ駆動回路 | |
JPS60241772A (ja) | 駆動回路 | |
JPH0730592U (ja) | 補助電源の起動方法 | |
JPS596585B2 (ja) | トランジスタ駆動回路 | |
JPS63287374A (ja) | インバ−タの一次側回路 | |
JPS6361870B2 (ja) | ||
JPS5961222A (ja) | トランジスタスイツチング回路 | |
JPS58224561A (ja) | スイツチング式定電圧回路 | |
JPS60154712A (ja) | トランジスタ駆動回路 | |
JPS6037816A (ja) | トランジスタのベ−ス駆動回路 | |
JPS62262665A (ja) | リンギングチヨ−ク形dc−dcコンバ−タ | |
JPH0372197B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |