JPS59181088A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59181088A JPS59181088A JP58054223A JP5422383A JPS59181088A JP S59181088 A JPS59181088 A JP S59181088A JP 58054223 A JP58054223 A JP 58054223A JP 5422383 A JP5422383 A JP 5422383A JP S59181088 A JPS59181088 A JP S59181088A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- lead
- semiconductor device
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１１発明の技術分野
本発明は半導体装置、詳しくは多層プリント基板に半導
体チップ等を搭載した高密度実装に適した半導体装置に
関する。
体チップ等を搭載した高密度実装に適した半導体装置に
関する。
（２）技術の背景
半導体装置を高密度実装し、電子機器の小型化を図るた
めに、複数の半導体集積回路素子やコンデンサ等の電子
部品を多層配線の施されたプリント基板上に搭載しモジ
ュール化することが行われている。
めに、複数の半導体集積回路素子やコンデンサ等の電子
部品を多層配線の施されたプリント基板上に搭載しモジ
ュール化することが行われている。
（３）従来技術と問題点
このようなモジュール化された半導体装置として、第１
図に示すような構造が考えられている。
図に示すような構造が考えられている。
同図において、１はプリント基板、２ばプラスチックチ
ップキャリヤ（にｌ下チップキャリヤと称す）、３はコ
ンデンサ、４はリードビンである。
ップキャリヤ（にｌ下チップキャリヤと称す）、３はコ
ンデンサ、４はリードビンである。
第１図においてプリント基板１ば、内部に多層配線層が
設けられた多層プリント基板であり、その表面にチップ
キャリャ２およびコンデンサ３を半田付は等で接続する
ための電極バッド５が形成されている。またリードビン
４は、プリント基板１にリード接続パターン６を形成し
、それに例えば半田付けで接続される。
設けられた多層プリント基板であり、その表面にチップ
キャリャ２およびコンデンサ３を半田付は等で接続する
ための電極バッド５が形成されている。またリードビン
４は、プリント基板１にリード接続パターン６を形成し
、それに例えば半田付けで接続される。
第２回は上記半導体装置の側面図で、チ・ノブキャリヤ
２のリード２ａの半田付は状態を誇張的に示しくなお図
において２ｂは半田を示す）、またリードピン４はプリ
ント基板１をはさむように接続し、この接続する部分は
第３図に示す如く中央部４ｂを打ち抜かれた２股部４ａ
を横り字状に折り曲げて形成されている（以下この形状
のリードピン４をクランプリートと称す）。
２のリード２ａの半田付は状態を誇張的に示しくなお図
において２ｂは半田を示す）、またリードピン４はプリ
ント基板１をはさむように接続し、この接続する部分は
第３図に示す如く中央部４ｂを打ち抜かれた２股部４ａ
を横り字状に折り曲げて形成されている（以下この形状
のリードピン４をクランプリートと称す）。
ところでプリント基板１においては、クランプリード４
を使用するため、上述した構造の半導体装置では第２図
に符号７で示すクランプリート取付けのための余分なス
ペースが必要になり実装時の高さが高くなるという問題
がある。
を使用するため、上述した構造の半導体装置では第２図
に符号７で示すクランプリート取付けのための余分なス
ペースが必要になり実装時の高さが高くなるという問題
がある。
また、プリント基板においては、スルーホールは貫通孔
でしか形成できないため符号７で示す部分にはスルーホ
ールが形成できない。よってこの部分には内部配線を形
成することができす、スペースの有効利用ができない。
でしか形成できないため符号７で示す部分にはスルーホ
ールが形成できない。よってこの部分には内部配線を形
成することができす、スペースの有効利用ができない。
（４）発明の目的
本発明は上記従来の問題点に漏み、余分なスペースを必
要とすることなくプリント基板にり一ドビンを接合する
ことができる半導体装置の提供を目的とする。
要とすることなくプリント基板にり一ドビンを接合する
ことができる半導体装置の提供を目的とする。
（５）発明の構成
そしてこの目的は本発明によれば、表面に半導体素子接
続用の複数の導体パッドを有し、且つ内部に配線層を有
する多層プリント基板と、該プリント基板上に搭載され
る複数の半導体素子と、 該プリント基板の端部に取り付けられた複数のリードピ
ンとを備え、 少なくとも該半導体素子搭載領域の下方に位置するリー
ドピンは、該プリント板の側面に形成され、且つ該配線
層と電気的に接続された導体パットに取り付けられ、そ
の他の部分に位置するリードピンは、その先端が分岐さ
れ該プリント基板を挟持するようにして取り付けられて
いることを特徴とする半導体装置を提供することによっ
て達成される。
続用の複数の導体パッドを有し、且つ内部に配線層を有
する多層プリント基板と、該プリント基板上に搭載され
る複数の半導体素子と、 該プリント基板の端部に取り付けられた複数のリードピ
ンとを備え、 少なくとも該半導体素子搭載領域の下方に位置するリー
ドピンは、該プリント板の側面に形成され、且つ該配線
層と電気的に接続された導体パットに取り付けられ、そ
の他の部分に位置するリードピンは、その先端が分岐さ
れ該プリント基板を挟持するようにして取り付けられて
いることを特徴とする半導体装置を提供することによっ
て達成される。
（６）発明の実施例
以下本発明実施例を図面により説明する。
第４図と第５図は本発明実施例を説明するための半導体
装置の斜視図と一部切欠した平面図で、多層配線を施さ
れた例えばガラスエポキシまたは紙フェノールからなる
プリント基板１１の例えば長手方向片側の側壁で、チッ
プキャリヤ１２が搭載されている部分に、第６図に符号
１５で示す円筒状内壁側面をもち、かつ当該側面がメッ
キされているリード取付は部を形成し、ここにリードピ
ン１４を接合する。そしてチップキャリヤ１２が搭載さ
れていない部分の側壁には従来のクランプリード４を接
合する。なお、符号１６はリードピン１４およびクラン
プリード４からなるリード群を示す。
装置の斜視図と一部切欠した平面図で、多層配線を施さ
れた例えばガラスエポキシまたは紙フェノールからなる
プリント基板１１の例えば長手方向片側の側壁で、チッ
プキャリヤ１２が搭載されている部分に、第６図に符号
１５で示す円筒状内壁側面をもち、かつ当該側面がメッ
キされているリード取付は部を形成し、ここにリードピ
ン１４を接合する。そしてチップキャリヤ１２が搭載さ
れていない部分の側壁には従来のクランプリード４を接
合する。なお、符号１６はリードピン１４およびクラン
プリード４からなるリード群を示す。
第７図は上記リードピン１４の斜視図で、当該リードピ
ン１４は該半導体装置を他の大きなプリント基板などに
実装するためのピン１４ａと、前記リード取付は部１５
に半田付けする接合部１４ｂとから構成され、両者は互
いに直角に曲げられ、かつ該接合部１４ｂはリード取付
は部１５の壁面形状と合致するように湾曲して形成され
ている。
ン１４は該半導体装置を他の大きなプリント基板などに
実装するためのピン１４ａと、前記リード取付は部１５
に半田付けする接合部１４ｂとから構成され、両者は互
いに直角に曲げられ、かつ該接合部１４ｂはリード取付
は部１５の壁面形状と合致するように湾曲して形成され
ている。
そして上記リード群６とプリント板の接合（まクランプ
リード４でプリント板とリード群６６よイ反接合されて
いるから、ただ熔融半田に浸すだけでよい。
リード４でプリント板とリード群６６よイ反接合されて
いるから、ただ熔融半田に浸すだけでよい。
リードピン４と１４がプリント基板１１に取り付けられ
た状態は、第５図の線Ａ−Ａ、 Ｂ−Ｂｂこ沿う断面圓
である第８図（ａｌと（ｂｌにそれぞれ示される。
た状態は、第５図の線Ａ−Ａ、 Ｂ−Ｂｂこ沿う断面圓
である第８図（ａｌと（ｂｌにそれぞれ示される。
なお第９図の他の実施例に示す如く、チップキャリヤ２
はプリント基板の両側上に装着することかできる。
はプリント基板の両側上に装着することかできる。
なお、プリント基板１１の素材は、上記力゛ラスエポキ
シまたは紙フェノールに限られるものではなく、メッキ
できるものであればいずれでもよシ為。
シまたは紙フェノールに限られるものではなく、メッキ
できるものであればいずれでもよシ為。
またクランプリード４は従来技術と同様にしてリード接
続パターンを形成し、ここＧこ半田付しｊ・１−る。
続パターンを形成し、ここＧこ半田付しｊ・１−る。
かかる構成であるから、プリント基板とり一ドピンとを
余分なスペースを必要とすることなく接合することがで
きる。そしてクランプリード４を数個所に配設している
ので、取付は強度を十分維持することができ半導体装置
製作工程での熱によってプリント基板１１のそりが抑止
されリートピン１４が剥がれたり、または変形したりす
るのを防止することができる。
余分なスペースを必要とすることなく接合することがで
きる。そしてクランプリード４を数個所に配設している
ので、取付は強度を十分維持することができ半導体装置
製作工程での熱によってプリント基板１１のそりが抑止
されリートピン１４が剥がれたり、または変形したりす
るのを防止することができる。
上記実施例ではプラスチックキャリヤを搭載した例を説
明したが、これにかぎらずフラントパッケージや、セラ
ミックリードレスチップキャリヤを搭載する場合にも同
様に通用できる。
明したが、これにかぎらずフラントパッケージや、セラ
ミックリードレスチップキャリヤを搭載する場合にも同
様に通用できる。
（７）発明の効果
以上詳細に説明した如く、本発明によれば、余分なスペ
ースを出すことなく、リードピンとプリント基板とを接
合した半導体装置を提供することができるため、プリン
ト基板表面スペースの有効利用に効果大である。且つ実
装した時の部品の高さを低くでき実装密度を向上できる
。
ースを出すことなく、リードピンとプリント基板とを接
合した半導体装置を提供することができるため、プリン
ト基板表面スペースの有効利用に効果大である。且つ実
装した時の部品の高さを低くでき実装密度を向上できる
。
第１図は従来のプリント基板を用いた半導体装置の斜視
図、第２図は当該半導体装置の側面図、第３図はクラン
プリードの接合部の斜視図、第４図は本発明実施例の斜
視図、第５図は本発明に係わる半導体装置の平面図、第
６図は当該半導体装置側壁に設けられたリード取付は部
の斜視図、第７図は上記リード取付は部に接合するり一
トピンの斜視図、第８図（ａｌと（ｂｌは第５図の線Ａ
−Ａ、１３−Ｂに沿う断面図、第９図は本発明の他の実
施例の側面図である。 １．１１．・−プリント基板、２．１２−プラスチック
チップキャリヤ、 ２ａ−リード、２ｂ−半田、３ 、＋ １３−・コンデ
ンサ、４．１４−リードピン、 ５−電極パッド、６− リード取付は パターン、１５− リード取付は部
図、第２図は当該半導体装置の側面図、第３図はクラン
プリードの接合部の斜視図、第４図は本発明実施例の斜
視図、第５図は本発明に係わる半導体装置の平面図、第
６図は当該半導体装置側壁に設けられたリード取付は部
の斜視図、第７図は上記リード取付は部に接合するり一
トピンの斜視図、第８図（ａｌと（ｂｌは第５図の線Ａ
−Ａ、１３−Ｂに沿う断面図、第９図は本発明の他の実
施例の側面図である。 １．１１．・−プリント基板、２．１２−プラスチック
チップキャリヤ、 ２ａ−リード、２ｂ−半田、３ 、＋ １３−・コンデ
ンサ、４．１４−リードピン、 ５−電極パッド、６− リード取付は パターン、１５− リード取付は部
Claims (1)
- 【特許請求の範囲】 表面に半導体素子接続用の複数の導体パッドを有し、且
つ内部に配線層を有する多層プリント基板と、 該プリント基板上に搭載される複数の半導体素子と、 該プリント基板の端部に取り付けられた複数のリードビ
ンとを備え、 少なくとも該半導体素子搭載領域の下方に位置するリー
ドビンは、該プリント板の側面に形成され、且つ該配線
層と電気的に接続された導体バンドに取り付けられ、そ
の他の部分に位置するリードビンは、その先端が分岐さ
れ該プリント基板を挟持するようにして取り付けられて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054223A JPS59181088A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054223A JPS59181088A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181088A true JPS59181088A (ja) | 1984-10-15 |
| JPH0373996B2 JPH0373996B2 (ja) | 1991-11-25 |
Family
ID=12964532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054223A Granted JPS59181088A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181088A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51113147U (ja) * | 1975-03-11 | 1976-09-13 | ||
| JPS5730872U (ja) * | 1972-09-21 | 1982-02-18 | ||
| JPS5823188U (ja) * | 1981-08-08 | 1983-02-14 | 松下電器産業株式会社 | 櫛形端子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823188B2 (ja) * | 1979-08-02 | 1983-05-13 | 新明和工業株式会社 | 自動溶接装置におけるト−チの電極突出長さ規正方法 |
-
1983
- 1983-03-30 JP JP58054223A patent/JPS59181088A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730872U (ja) * | 1972-09-21 | 1982-02-18 | ||
| JPS51113147U (ja) * | 1975-03-11 | 1976-09-13 | ||
| JPS5823188U (ja) * | 1981-08-08 | 1983-02-14 | 松下電器産業株式会社 | 櫛形端子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373996B2 (ja) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789811A (en) | Surface mount peripheral leaded and ball grid array package | |
| US5367435A (en) | Electronic package structure and method of making same | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| US5387814A (en) | Integrated circuit with supports for mounting an electrical component | |
| JPH02239651A (ja) | 半導体装置およびその実装方法 | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0230169A (ja) | 半導体装置 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| US4860443A (en) | Method for connecting leadless chip package | |
| JPS59181088A (ja) | 半導体装置 | |
| JPH02172266A (ja) | リード、パッケージ及び電気回路装置 | |
| JPH05102621A (ja) | 導電パターン | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JPH0129802Y2 (ja) | ||
| JPH0517709B2 (ja) | ||
| JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
| JPS60200559A (ja) | メモリモジュール | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JP2783075B2 (ja) | 集積回路パッケージ組立体 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPS60201692A (ja) | 配線回路装置 |