JPS5917861A - ゲ−トタ−ンオフ制御回路 - Google Patents
ゲ−トタ−ンオフ制御回路Info
- Publication number
- JPS5917861A JPS5917861A JP57126149A JP12614982A JPS5917861A JP S5917861 A JPS5917861 A JP S5917861A JP 57126149 A JP57126149 A JP 57126149A JP 12614982 A JP12614982 A JP 12614982A JP S5917861 A JPS5917861 A JP S5917861A
- Authority
- JP
- Japan
- Prior art keywords
- gate turn
- transistor
- switch
- base
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ゲートターンオフ機能を有するＰＮＰＮスイ
ッチのゲートターンオフ制御回路に関する。
ッチのゲートターンオフ制御回路に関する。
従来、この種のゲートターンオフ制御回路はゲートター
ンオフ時のオフ駆動電流が、ゲートターンオフ完了後も
流れ続けるため、消費電力が大きくなる欠点があった。
ンオフ時のオフ駆動電流が、ゲートターンオフ完了後も
流れ続けるため、消費電力が大きくなる欠点があった。
本発明の目的は、このような従来の欠点のない低消費電
力のゲートターンオフ制御回路を提供することにある。
力のゲートターンオフ制御回路を提供することにある。
本発明の特徴は、ゲートターンオフ機能を有するＰＮＰ
Ｎスイッチにおいて、ゲートターンオフ完了後にＰＮＰ
Ｎスイッチがオフしていることを検出し、ゲートターン
オフ回路の動作を停止するゲートターンオフ制御回路に
ある。
Ｎスイッチにおいて、ゲートターンオフ完了後にＰＮＰ
Ｎスイッチがオフしていることを検出し、ゲートターン
オフ回路の動作を停止するゲートターンオフ制御回路に
ある。
次に本発明の実施例について図面を参照して説明する。
第１図を参照すると、本発明の実施例は、正電源に接続
される端子１にダイオード７．８が直列に接続され、ダ
イオード８０カソードが第１のＰＮＰ ）ランジスタ１
２のベースに接続さし、該トランジスタのエミッタが抵
抗１１を介して端子１に、コレクタが第１ＯＮＰＮ）ラ
ンジスタ１３のベースに接続され、該トランジスタのコ
レクタが第２のＮＰＮ）ランジスタ１４のベーストＰＮ
ＰＮスイッチ１６のカソードゲートに、エミッタがＰＮ
ＰＮスイッチ１６０カソードに接続され、トランジスタ
１４のコレクタが第２のＰＮＰ トランジスタ５のベー
スに接続され、該トランジスタのエミッタが抵抗４を介
して端子１に、コレクタが第３のＮＰＮ）ランジスタロ
のコレクタ電流４のＮＰＮ）ランジスタ１０のベースに
接続され、第３のＮＰＮ）ランジスタロ０ペースは制御
入力端子２に接続され、第４のＮＰＮ）ランジスタ１゜
のコレクタが抵抗９を介してダイオード８のアノードに
接続され、トランジスタ６とトランジスタ１０のエミッ
タはアース端子３に接続され、トランジスタ１４のエミ
ッタは抵抗１５を介してＰＮＰＮスイッチ１６０カソー
ドに接続して構成される。
される端子１にダイオード７．８が直列に接続され、ダ
イオード８０カソードが第１のＰＮＰ ）ランジスタ１
２のベースに接続さし、該トランジスタのエミッタが抵
抗１１を介して端子１に、コレクタが第１ＯＮＰＮ）ラ
ンジスタ１３のベースに接続され、該トランジスタのコ
レクタが第２のＮＰＮ）ランジスタ１４のベーストＰＮ
ＰＮスイッチ１６のカソードゲートに、エミッタがＰＮ
ＰＮスイッチ１６０カソードに接続され、トランジスタ
１４のコレクタが第２のＰＮＰ トランジスタ５のベー
スに接続され、該トランジスタのエミッタが抵抗４を介
して端子１に、コレクタが第３のＮＰＮ）ランジスタロ
のコレクタ電流４のＮＰＮ）ランジスタ１０のベースに
接続され、第３のＮＰＮ）ランジスタロ０ペースは制御
入力端子２に接続され、第４のＮＰＮ）ランジスタ１゜
のコレクタが抵抗９を介してダイオード８のアノードに
接続され、トランジスタ６とトランジスタ１０のエミッ
タはアース端子３に接続され、トランジスタ１４のエミ
ッタは抵抗１５を介してＰＮＰＮスイッチ１６０カソー
ドに接続して構成される。
本実施例の動作を説明する。ＰＮＰＮスイッチ１６の導
通時には、ＰＮＰＮスイッチ１６のカソードゲートとカ
ソード間に電圧が発生し、トランジスタ１４が駆動され
、コレクタ電流が流れる。
通時には、ＰＮＰＮスイッチ１６のカソードゲートとカ
ソード間に電圧が発生し、トランジスタ１４が駆動され
、コレクタ電流が流れる。
この電流がトランジスタ５のベースを駆動シ、トランジ
スタ６がオフしていれば、トランジスタ１゜がオフする
。したがってトランジスタ１２のベースが駆動されこの
トランジスタ１２のコレクタ電流がトランジスタ１３の
ベースをｙ ｔｒ力しＰＮＰＮスイッチ１６をオフさせ
る。ＰＮＰＮスイッチ１６がオフすればトランジスタ１
４がメツしトランジスタ１０もオフするため、オフ駆動
が停止する。
スタ６がオフしていれば、トランジスタ１゜がオフする
。したがってトランジスタ１２のベースが駆動されこの
トランジスタ１２のコレクタ電流がトランジスタ１３の
ベースをｙ ｔｒ力しＰＮＰＮスイッチ１６をオフさせ
る。ＰＮＰＮスイッチ１６がオフすればトランジスタ１
４がメツしトランジスタ１０もオフするため、オフ駆動
が停止する。
またオフ駆動しない場合には、端子２よ、ｂトランジス
タ６をオンさせておけはよい。
タ６をオンさせておけはよい。
次に第２の実施例を第２図に示す。この回路は第１図の
回路に、さらにダイオード１１９を付加して、性能の向
上を図ったものである。タイオード１１９をＰＮＰＮス
イッチ１１６と直列に挿入することにより、オフ駆動時
に、トランジスタ１１３が飽和するのを防ぐことができ
、オフ能力を向上させることができる。この場合、トラ
ンジスタ１１４のベースと端子１１８の間に発生する電
圧がダイオード１１９の順方向鮨、圧降下分だけ増加す
るため、トランジスタ１１４のベースが十分な電流で駆
動されるため、ＰＮＰＮスイッチ１１６の主電流が小さ
い状態でもオフ駆動が停止することがない。
回路に、さらにダイオード１１９を付加して、性能の向
上を図ったものである。タイオード１１９をＰＮＰＮス
イッチ１１６と直列に挿入することにより、オフ駆動時
に、トランジスタ１１３が飽和するのを防ぐことができ
、オフ能力を向上させることができる。この場合、トラ
ンジスタ１１４のベースと端子１１８の間に発生する電
圧がダイオード１１９の順方向鮨、圧降下分だけ増加す
るため、トランジスタ１１４のベースが十分な電流で駆
動されるため、ＰＮＰＮスイッチ１１６の主電流が小さ
い状態でもオフ駆動が停止することがない。
本発明によれば、オフ駆動電流がゲートターンオフ完了
後に流れ続けることがなく、低消費電力の回路が実状、
できる。
後に流れ続けることがなく、低消費電力の回路が実状、
できる。
第１．第２図は本発明の実施例を示した回路図である。
なお図において、１，１０１・・・・・・正電源端子、
２．１０２・・・・・・オフ制御入力端子、３，１０３
・・・・・・アース端子、４，９，１１，１５，１０４
，１０９゜１１１ 、 ｉ １５−−抵抗素子、５，１
２，１０５，１１２−−−−Ｐ Ｎ Ｐ ） ７ ンジ
スタ、６，１０，１３，１４゜１０６．１１０，１１３
，１１４，１１９・・・・グイメート、１６，１１６・
・・・・・ＰＮＰＮスイ、チ、である。 店〜・β 循１ヅ 嗟７Ｚ′Ｔ￥１ 第１頁の続き ■出 願 人 沖電気工業株式会社 東京都港区虎ノ門１丁目７番１２ 号 ■出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号 ■出 願 人 富士通株式会社 川崎市中原区上小田中１０１５番地 −３１：
２．１０２・・・・・・オフ制御入力端子、３，１０３
・・・・・・アース端子、４，９，１１，１５，１０４
，１０９゜１１１ 、 ｉ １５−−抵抗素子、５，１
２，１０５，１１２−−−−Ｐ Ｎ Ｐ ） ７ ンジ
スタ、６，１０，１３，１４゜１０６．１１０，１１３
，１１４，１１９・・・・グイメート、１６，１１６・
・・・・・ＰＮＰＮスイ、チ、である。 店〜・β 循１ヅ 嗟７Ｚ′Ｔ￥１ 第１頁の続き ■出 願 人 沖電気工業株式会社 東京都港区虎ノ門１丁目７番１２ 号 ■出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号 ■出 願 人 富士通株式会社 川崎市中原区上小田中１０１５番地 −３１：
Claims (1)
- ゲートターンオフ機能を有するＰＮＰＮスイッチにおい
て、ゲートターンオフ完了後に前記ＰＮＰＮスイッチが
オフしていることを検出し、ゲートターンオフ回路の動
作を停止することを特徴とするゲートターンオフ制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126149A JPS5917861A (ja) | 1982-07-20 | 1982-07-20 | ゲ−トタ−ンオフ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126149A JPS5917861A (ja) | 1982-07-20 | 1982-07-20 | ゲ−トタ−ンオフ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5917861A true JPS5917861A (ja) | 1984-01-30 |
Family
ID=14927883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126149A Pending JPS5917861A (ja) | 1982-07-20 | 1982-07-20 | ゲ−トタ−ンオフ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917861A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4597038A (en) * | 1984-07-26 | 1986-06-24 | Westinghouse Electric Corp. | Switching overlap protection by control gate impedance monitoring |
| US4682278A (en) * | 1984-09-18 | 1987-07-21 | Siemens Aktiengesellschaft | Procedure and device for detecting the non-conducting state of turn-off thyristors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467755A (en) * | 1977-11-09 | 1979-05-31 | Toshiba Corp | Gate circuit of gate turn-off thyristor |
-
1982
- 1982-07-20 JP JP57126149A patent/JPS5917861A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467755A (en) * | 1977-11-09 | 1979-05-31 | Toshiba Corp | Gate circuit of gate turn-off thyristor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4597038A (en) * | 1984-07-26 | 1986-06-24 | Westinghouse Electric Corp. | Switching overlap protection by control gate impedance monitoring |
| US4682278A (en) * | 1984-09-18 | 1987-07-21 | Siemens Aktiengesellschaft | Procedure and device for detecting the non-conducting state of turn-off thyristors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500801A (en) | Self-powered nonregenerative fast gate turn-off FET | |
| US4481434A (en) | Self regenerative fast gate turn-off FET | |
| JPS5917861A (ja) | ゲ−トタ−ンオフ制御回路 | |
| JPS61276421A (ja) | トランジスタタ−ンオフ回路 | |
| US4588904A (en) | High efficiency bias circuit for high frequency inductively loaded power switching transistor | |
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| JPS6348208B2 (ja) | ||
| JPS6155810B2 (ja) | ||
| JPH0224022B2 (ja) | ||
| JP2853278B2 (ja) | 駆動回路 | |
| JPH0326679Y2 (ja) | ||
| US3495100A (en) | Thin film memory word line driver | |
| JPS591420Y2 (ja) | スイッチング・トランジスタの駆動回路 | |
| US5210447A (en) | Word decoder with sbd-tx clamp | |
| JPS6349099Y2 (ja) | ||
| JPS62248305A (ja) | 出力回路 | |
| JPH0742105U (ja) | ソレノイド駆動回路 | |
| JPS58107724A (ja) | ゲ−トタ−ンオフ回路 | |
| JPS5959069A (ja) | ゲ−トタ−ンオフ回路 | |
| JPS6096173A (ja) | ゲ−トタ−ンオフサイリスタの駆動回路 | |
| JPS5854731A (ja) | 論理回路 | |
| JPH0417026B2 (ja) | ||
| JPS6028769A (ja) | スイツチング電源ドライブ回路 | |
| JPS5866735U (ja) | 半導体開閉装置 | |
| JPH0683044B2 (ja) | 半導体スイッチ駆動回路 |