JPH0742105U - ソレノイド駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 ノンラッチ型ソレノイドをラッチできるよう
に駆動するソレノイド駆動回路に関し、ソレノイドへの
電流を制限する抵抗の小型化及び発熱量を低減できるソ
レノイド駆動回路を提供することを目的とする。 【構成】 高電位電源２と低電位電源３とを有し、高電
位電源２は起動時にオンするトランジスタＱ₁₁を介して
ソレノイド４に起動電流Ｉ_D を供給する構成とし、低電
位電源３は保持時にオンするダイオードＤ₂ 、及びその
電流を制限する抵抗Ｒ₂ を介してソレノイド４に保持電
流Ｉ_H を供給する構成とし、抵抗Ｒ₂ での制限電流を小
さくし、抵抗Ｒ₂ の抵抗値を小さくすることにより、抵
抗Ｒ₂ での消費電力を低減し、その発熱を低下させる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はソレノイド駆動回路に係り、特にノンラッチ型ソレノイドをラッチで きるように駆動するソレノイド駆動回路に関する。

【０００２】

【従来の技術】

ＶＲＴ、ＤＡＴ等の機器には一般にテープの走行や、引き出しを制御するため にリールの回転を制御するブレーキ機構が設けられている。

【０００３】 このようなブレーキ機構はソレノイドに磁界を発生させ、この磁界により鉄心 を移動させることによりリールに隣接したパッドを駆動させ、リールに押圧させ ることによりリールにブレーキをかける構成とされている。

【０００４】 このとき、通常は鉄心を所定の位置でラッチすることができるラッチ型ソレノ イドが用いられているが、ラッチ型ソレノイドはマグネット等が付属されており 、大きなスペースを必要とすると共にコストも高くなる。このため、小型で、低 コストのノンラッチ型のソレノイドを用い、駆動信号によりラッチさせ、ラッチ 型ソレノイドと同様に動作させて用いることが考えられている。

【０００５】 図５に従来のノンラッチ型ソレノイドをラッチ型ソレノイドとして用いるため のソレノイド駆動回路の一例の回路図を示す。

【０００６】 従来のソレノイド駆動回路２１は電源２２、駆動制御用ＰＮＰトランジスタＱ ₁₁ 、ＮＰＮトランジスタＱ₁₂、電流制限用抵抗Ｒ₁₁、バイアス用抵抗Ｒ₁₂、サー ジ吸収用ダイオードＤ₁₁より構成される。電源２２は定電圧Ｖｃを印加する。

【０００７】 定電圧源２２の電圧ＶｃはＰＮＰトランジスタＱ₁₁のエミッタに印加されると 共に抵抗Ｒ₁₁を介してＮＰＮトランジスタＱ₁₂のコレクタに印加されていた。

【０００８】 ＰＮＰトランジスタＱ₁₁のコレクタはＮＰＮトランジスタＱ₁₂のコレクタに接 続され、ＰＮＰトランジスタＱ₁₁のベースは端子Ｔ₁₁に接続されていた。ＰＮＰ トランジスタＱ₁₁は端子Ｔ₁₁に供給される制御信号ＣＯＮＴ₁₁に応じてスイッチ ング制御され、ＰＮＰトランジスタＱ₁₂への起動電流供給を制御する。

【０００９】 ＰＮＰトランジスタＱ₁₂のコレクタにはＮＰＮトランジスタＱ₁₁より起動電流 Ｉ_D が供給されると共に抵抗Ｒ₁₁を介して保持電流Ｉ_H が供給される。ＰＮＰト ランジスタＱ₁₂のベースは端子Ｔ₁₂に接続され、エミッタはソレノイド１３に接 続され、ベース−コレクタ間にはバイアス用抵抗Ｒ₁₂が接続される。

【００１０】 ＰＮＰトランジスタＱ₁₂は端子Ｔ₁₂に供給される制御信号ＣＯＮＴ₁₂に応じて スイッチング制御され、起動電流Ｉ_D 又は保持電流Ｉ_H のソレノイド２３への供 給を制御する。

【００１１】 ダイオードＤ₁₁はカソードがトランジスタＱ₁₂のエミッタに接続され、アノー ドが接地され、ソレノイド２３に対して並列に接続され、ソレノイド２３に発生 するサージを接地に逃がし、サージ吸収を行なう。

【００１２】 次に回路動作説明を行なう。制御信号ＣＯＮＴ₁₁，ＣＯＮＴ₁₂がローレベルの ときにはトランジスタＱ₁₂がオフとなり、ソレノイド２３には電流は供給されず 、鉄心２４は開放状態とされている。

【００１３】 制御信号ＣＯＮＴ₁₂をハイレベルにするとトランジスタＱ₁₂がオンして、トラ ンジスタＱ₁₁を介してソレノイド２３に起動電流Ｉ_D が供給され、ソレノイド２ ３に起動電流Ｉ_D が流れ、鉄心２４が駆動される。次にソレノイド２３が起動さ れ、鉄心２４が所定の位置に移動し終わると、制御信号ＣＯＮＴ₁₁がハイレベル とされる。制御信号ＣＯＮＴ₁₁がハイレベルとされると、トランジスタＱ₁₁がオ フして、ソレノイド２３には抵抗Ｒ₁₁を介して保持電流Ｉ_H が供給される。保持 電流Ｉ_H は抵抗Ｒ₁₁により制限され、駆動電流Ｉ_D より十分に小さい値とされ、 ソレノイド２３に供給され、鉄心２４を移動した位置に保持する。

【００１４】 このように、従来のソレノイド駆動回路２１は単一の電源で駆動されており、 トランジスタ、抵抗等によりソレノイド２３に供給する電流を起動時と保持時と で電流経路を切換え、起動電流に比べて保持電流を低下させ、ソレノイドの発熱 を低減すると共に消費電力を低減させていた。

【００１５】

【考案が解決しようとする課題】

しかるに、従来のソレノイド駆動回路は起動電流及び保持電流を単一の電源２ ２より得る構成とされ、保持電流を得るために抵抗を大きくし、十分に電流を制 限する必要があったため、抵抗としてセメント抵抗や酸化金属被膜抵抗等の異形 で、大容量のものを用いる必要があり、大型化及びコスト高となると共に、抵抗 での消費電力が大きくなり、大量の発熱が生ずる等の問題点があった。

【００１６】 本考案は上記の点に鑑みてなされたもので、小型で、かつ、低消費力、低発熱 のソレノイド駆動装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】

本考案はソレノイドを起動する起動電圧と、ソレノイドを所定の位置に保持す る保持電圧とをソレノイドに制御信号に応じて選択的に供給するソレノイド駆動 回路において、起動電圧を得る起動用電源と、起動用電源の電圧より低い電圧を 印加すべく設定され、保持電圧を得る保持用電源とを有する。

【００１８】

【作用】

本考案によれば、ソレノイドの起動時には起動用電源からの印加電圧により起 動電圧が生成され、ソレノイドに印加され、ソレノイドを所定位置に保持する場 合には保持用電源からの印加電圧により保持電圧が生成され、ソレノイドに印加 される。このとき、保持用電源の印加電圧は起動用電圧の印加電圧より低い電圧 となるように設定されているため、保持電圧印加時にソレノイドへの電流を制限 する抵抗を小さくすることができると共に、制限用抵抗での発熱を小さくできる 。

【００１９】

【実施例】

図１に本考案の第１実施例の回路構成図を示す。本実施例のソレノイド駆動回 路１は２つの電源２，３、駆動制御用トランジスタＱ₁ ，Ｑ₂ 、サージ吸収用ダ イオードＤ₁ 、逆流防止用ダイオードＤ₂ 、バイアス用抵抗Ｒ₁ 、供給電流制限 用抵抗Ｒ₂ より構成される。

【００２０】 高電位電源２及び低電位電源３は高電圧Ｖ_H 、及び低電圧Ｖ_L を印加する高電 位電源２はＰＮＰトランジスタＱ₁ のエミッタに印加される。また、ＰＮＰトラ ンジスタＱ₁ のベースは端子Ｔ₁ に接続され、端子Ｔ₁ に供給される制御信号Ｃ ＯＮＴ₁ に応じてスイッチング制御される。

【００２１】 ＰＮＰトランジスタＱ₁ のコレクタはＮＰＮトランジスタＱ₂ のコレクタに接 続される。また、ＰＮＰトランジスタＱ₂ のコレクタは抵抗Ｒ₂ 及びダイオード Ｄ₂ を介して低電位電源３と接続され、ベースは端子Ｔ₂ に接続され、エミッタ はソレノイド４に接続されており、コレクタ−ベース間にはバイアス抵抗Ｒ₁ を 介して接続されている。

【００２２】 ＰＮＰトランジスタＱ₂ は端子Ｔ₂ に供給される制御信号ＣＯＮＴ₂ に応じて スイッチング制御されソレノイド４への電流の供給を制御する。

【００２３】 サージ吸収用ダイオードＤ₁ はソレノイド４に並列に接続され、電流供給側に カソードが接続され、接地側にアノードが接続される。

【００２４】 ダイオードＤ₂ はアノードが低電位電源３側と接続され、カソードがトランジ スタＱ₂ 側に接続される。ダイオードＤ₂ はトランジスタＱ₁ がオンして接続点 Ｐ₁ の電圧が上がった状態ではオフし、電流Ｉ_H は供給されず、トランジスタＱ ₁ がオフして接続点Ｐ₁ の電圧が下るとオンし、電流Ｉ_H を供給する。

【００２５】 図２に本考案の第１実施例の動作説明図を示す。同図（Ａ）は端子Ｔ₁ に供給 される制御信号ＣＯＮＴ₁ 、（Ｂ）は端子Ｔ₂ に供給される制御信号ＣＯＮＴ₂ 、（Ｃ）はソレノイド４に供給される電流Ｉ₀ の変化を示す。

【００２６】 制御信号ＣＯＮＴ₁ ，ＣＯＮＴ₂ が共にローレベルである時刻ｔ₀ ではトラン ジスタＱ₂ がオフとなるため、ソレノイド４に電流は供給されず、ソレノイド４ はフリーの状態となる。

【００２７】 時刻ｔ₁ で制御信号ＣＯＮＴ₂ がハイレベルとなるとトランジスタＱ₂ がオン し、ソレノイド４に電流が供給される。このとき、制御信号ＣＯＮＴ₁ はローレ ベルであり、トランジスタＱ₁ はオンするため、高電位電源２側より起動電流Ｉ _D が供給され、ソレノイド４が起動される。

【００２８】 時刻ｔ₁ よりソレノイド４の動作に必要な所定時間Ｔが経過した時刻ｔ₂ で、 制御信号ＣＯＮＴ₁ はハイレベルとされる。制御信号ＣＯＮＴ₁ がハイレベルと されると、トランジスタＱ₁ がオフするため接点Ｐ₁ の電位が低下するため、ダ イオードＤ₂ がオンし、ソレノイド４には低電位電源３側より電流が供給される 。このとき、低電位電源３は抵抗Ｒ₂ 及びトランジスタＱ₂ を介してソレノイド ４と接続されており、低電位電源３からソレノイド４に供給される電流は制限さ れ、駆動電流Ｉ_D より低下した保持電流Ｉ_H とされる。ソレノイド４のラッチ時 にはソレノイド４への供給電流を低下させ、ソレノイド４の発熱及び消費電力を 低減させている。

【００２９】 このとき、抵抗Ｒ₂ には低電位電源３より電圧が供給されるため、保持電流Ｉ _H を得るための電流の制限量は小さくて済み、抵抗Ｒ₂ を小さくすることができ る。このように、抵抗Ｒ₂ を小さくできるため、通常の抵抗で構成でき、従来と 同じ電流を流しても抵抗Ｒ₂ で消費される電力は小さくて済み、消費電力を低減 できると共に、抵抗Ｒ₂ での発熱量も低減でき、さらに、抵抗Ｒ₂ を小型化でき るため、回路の専有スペースを小さくできる。

【００３０】 図３に本考案の第２実施例の回路構成図を示す。同図中、図１と同一構成部分 には同一符号を付し、その説明は省略する。

【００３１】 本実施例は第１実施例のソレノイド駆動回路１への電源及び接地の接続の仕方 を変えたものである。

【００３２】 本実施例ではトランジスタＱ₁ のエミッタに正の電位を印加する正側電源１１ を接続し、ダイオードＤ₁ とソレノイド４の低電位側に負の電位を印加する負側 電源１２を接続し、またダイオードＤ₂ のアノードを接地する。

【００３３】 以上により図１と同一の電圧をソレノイド駆動回路１に印加し、動作させるこ とができる。なお、ソレノイド駆動回路１の動作は第１実施例と全く同じものと なり、第１実施例と同じ効果を得ることができる。このため、動作、効果の説明 は省略する。

【００３４】

【考案の効果】

上述の如く、本考案によれば、起動時と保持時とで異なる印加電圧で、ソレノ イドへの供給電流を制御し、保持時の電流制限抵抗を低減させているため、電流 制限抵抗を小型化できると共に制限抵抗での発熱量を抑制できる等の特長を有す る。

【図面の簡単な説明】

【図１】本考案の第１実施例の回路構成図である。

【図２】本考案の第１実施例の動作説明図である。

【図３】本考案の第２実施例の回路構成図である。

【図４】従来の一例の回路構成図である。

【符号の説明】

１ ソレノイド駆動回路 ２ 高電位電源 ３ 低電位電源 ４ ソレノイド １１ 正電位電源 １２ 負電位電源

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ソレノイドを起動する起動電流と、該ソ
   レノイドを所定の位置に保持する保持電流とを制御信号
   に応じて該ソレノイドに選択的に供給するソレノイド駆
   動回路において、 前記起動電流を得る起動用電源と、 前記起動用電源の電圧より低い電圧を印加すべく設定さ
   れ、印加電圧に応じて前記保持電流を得る保持用電源と
   を有するソレノイド駆動回路。