JPS6148184B2 - - Google Patents
Info
- Publication number
- JPS6148184B2 JPS6148184B2 JP53074444A JP7444478A JPS6148184B2 JP S6148184 B2 JPS6148184 B2 JP S6148184B2 JP 53074444 A JP53074444 A JP 53074444A JP 7444478 A JP7444478 A JP 7444478A JP S6148184 B2 JPS6148184 B2 JP S6148184B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- memory
- power supply
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Manipulation Of Pulses (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
本発明は、CMOSメモリとその制御回路への電
源供給のスイツチング用に用いることのできるス
イツチング装置に関するものである。
源供給のスイツチング用に用いることのできるス
イツチング装置に関するものである。
CMOSメモリ等のメモリを使用する場合、その
メモリに電源を供給するタイミングとその周辺の
制御回路に電源を供給するタイミングとには所定
の関係が要求される。すなわち、まず最初に制御
回路に電源を供給して正しい制御状態にさせ、そ
の後にメモリに電源を供給して動作状態とし、さ
らに、切断時にはまずメモリの電源を先に切断し
て制御状態が正しい間にメモリの動作を停止さ
せ、しかる後に制御回路の電源を切断するという
ようにする。このような関係を正しく守らない
と、制御回路が正しい制御状態にあるときにメモ
リが制御されて記憶内容が乱されてしまうのであ
る。しかし、従来にはこのような切換を正確に行
なうことのできる簡易なスイツチング手段がな
く、回路構成が複雑になつてしまう欠点があつ
た。
メモリに電源を供給するタイミングとその周辺の
制御回路に電源を供給するタイミングとには所定
の関係が要求される。すなわち、まず最初に制御
回路に電源を供給して正しい制御状態にさせ、そ
の後にメモリに電源を供給して動作状態とし、さ
らに、切断時にはまずメモリの電源を先に切断し
て制御状態が正しい間にメモリの動作を停止さ
せ、しかる後に制御回路の電源を切断するという
ようにする。このような関係を正しく守らない
と、制御回路が正しい制御状態にあるときにメモ
リが制御されて記憶内容が乱されてしまうのであ
る。しかし、従来にはこのような切換を正確に行
なうことのできる簡易なスイツチング手段がな
く、回路構成が複雑になつてしまう欠点があつ
た。
そこで本発明はかかる従来の欠点を解消して、
かかる用途等に有効な簡易なスイツチング素子を
提供することを目的とするものである。
かかる用途等に有効な簡易なスイツチング素子を
提供することを目的とするものである。
以下、本発明につきその一実施例を示す図面を
参照して詳細に説明する。
参照して詳細に説明する。
まず第１図において、１は電源端子であり、一
般的な電源回路か第２図Ａのように電源スイツチ
投入時の立上りが速くかつ切断時の立下りの遅い
電源電圧が供給される（第１の電圧）。この電圧
Ａは抵抗２と３で分圧してから抵抗４，５および
コンデンサ６からなる積分回路７に加え、その出
力端子から定電圧ダイオード８を介してスイツチ
ングトランジスタ９のベースに加える。このた
め、この積分回路７の出力端子の電圧すなわちコ
ンデンサ６の両端電圧は、積分されることによつ
て第２図Ｂのように電源電圧Ａよりも遅れて立上
り、かつベース抵抗１０が小さく（2KΩ程度）
選ばれていることにより速やかに放電されて電源
電圧Ａよりも速やかに立下る。ただし、定電圧ダ
イオード８の導通電圧以下になると少しゆるやか
になるが、このときにスイツチングトランジスタ
９のベース電圧がスイツチングレベル以下にな
るように抵抗値を設置しておけば問題ない。従つ
て、これによりスイツチングトランジスタ９のコ
レクタからは第２図Ｄのように電源電圧Ａよりも
遅れて立上り、かつそれよりも先に立下る出力電
圧が簡易に得られることになるものである（第２
の電圧）。
般的な電源回路か第２図Ａのように電源スイツチ
投入時の立上りが速くかつ切断時の立下りの遅い
電源電圧が供給される（第１の電圧）。この電圧
Ａは抵抗２と３で分圧してから抵抗４，５および
コンデンサ６からなる積分回路７に加え、その出
力端子から定電圧ダイオード８を介してスイツチ
ングトランジスタ９のベースに加える。このた
め、この積分回路７の出力端子の電圧すなわちコ
ンデンサ６の両端電圧は、積分されることによつ
て第２図Ｂのように電源電圧Ａよりも遅れて立上
り、かつベース抵抗１０が小さく（2KΩ程度）
選ばれていることにより速やかに放電されて電源
電圧Ａよりも速やかに立下る。ただし、定電圧ダ
イオード８の導通電圧以下になると少しゆるやか
になるが、このときにスイツチングトランジスタ
９のベース電圧がスイツチングレベル以下にな
るように抵抗値を設置しておけば問題ない。従つ
て、これによりスイツチングトランジスタ９のコ
レクタからは第２図Ｄのように電源電圧Ａよりも
遅れて立上り、かつそれよりも先に立下る出力電
圧が簡易に得られることになるものである（第２
の電圧）。
そこでこのような回路をメモリ用に用いる場合
には、まず電源電圧Ａを抵抗１１，１２で分圧し
たものをスイツチングトランジスタ１３に加えて
スイツチングすることにより第２図Ｃのような出
力を得、これをスイツチングトランジスタ１４に
加えて電源端子１５からの電源メモリ制御回路１
６に加え、またトランジスタ９の出力Ｄをスイツ
チングトランジスタ１７に加えてスイツチングす
ることにより電源端子１５からの電源をメモリ１
８に加えるようにする。このようにすれば、上述
したようなメモリ駆動条件を完全に満足すること
ができ、しかも常にその動作を正確に行なうこと
のできる回路を簡易な構成で実現されるものであ
る。
には、まず電源電圧Ａを抵抗１１，１２で分圧し
たものをスイツチングトランジスタ１３に加えて
スイツチングすることにより第２図Ｃのような出
力を得、これをスイツチングトランジスタ１４に
加えて電源端子１５からの電源メモリ制御回路１
６に加え、またトランジスタ９の出力Ｄをスイツ
チングトランジスタ１７に加えてスイツチングす
ることにより電源端子１５からの電源をメモリ１
８に加えるようにする。このようにすれば、上述
したようなメモリ駆動条件を完全に満足すること
ができ、しかも常にその動作を正確に行なうこと
のできる回路を簡易な構成で実現されるものであ
る。
以上詳述したように、本発明においては積分回
路と定電圧ダイオードとを用いて一方のスイツチ
ング素子を制御するようにしたことにより、メモ
リおよびメモリ制御回路に要求される所定のタイ
ミング関係を正確に保つた出力電圧を発生しそれ
ぞれ供給することのできるスイツチング装置を提
供することができるものである。
路と定電圧ダイオードとを用いて一方のスイツチ
ング素子を制御するようにしたことにより、メモ
リおよびメモリ制御回路に要求される所定のタイ
ミング関係を正確に保つた出力電圧を発生しそれ
ぞれ供給することのできるスイツチング装置を提
供することができるものである。
第１図は本発明の一実施例におけるスイツチン
グ装置を用いたメモリ駆動回路の回路図、第２図
Ａ，Ｂ，Ｃ，Ｄは同装置の各部の回路図である。 １…電源端子、２，３，４，５，１０，１１，
１２…抵抗、６…コンデンサ、７…積分回路、８
…定電圧ダイオード、９，１３，１４，１７…ス
イツチングトランジスタ、１５…電源端子、１６
…メモリ制御回路、１８…メモリ。
グ装置を用いたメモリ駆動回路の回路図、第２図
Ａ，Ｂ，Ｃ，Ｄは同装置の各部の回路図である。 １…電源端子、２，３，４，５，１０，１１，
１２…抵抗、６…コンデンサ、７…積分回路、８
…定電圧ダイオード、９，１３，１４，１７…ス
イツチングトランジスタ、１５…電源端子、１６
…メモリ制御回路、１８…メモリ。
Claims (1)
- １ メモリへの電源電圧供給用スイツチング回路
Ａと、メモリ制御回路への電源電圧供給用スイツ
チング回路回路Ｂと、電源スイツチ投入時の立上
りが速く電源スイツチ切断時の立下りの遅い第１
の電圧が分圧されてベースに供給される第１のス
イツチング素子と、上記第１の電圧が供給される
積分回路と、この積分回路の積分出力が定電圧ダ
イオードを介してベースに加えられる第２のスイ
ツチング素子とを設け、上記積分回路を構成する
コンデンサの充電電荷を上記定電圧ダイオードを
介して放電せしめて上記第２のスイツチング素子
の出力端子から上記第１の電圧よりも遅れて立上
りかつ第１の電圧よりも先に立下がる第２の電圧
を取り出し、上記第１の電圧によつて上記スイツ
チング回路Ｂをスイツチングして上記メモリ制御
回路への電源供給をスイツチングし、上記第２の
電圧によつて上記スイツチング回路Ａをスイツチ
ングして上記メモリへの電源供給をスイツチング
するようにしたスイツチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7444478A JPS551653A (en) | 1978-06-19 | 1978-06-19 | Switching unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7444478A JPS551653A (en) | 1978-06-19 | 1978-06-19 | Switching unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS551653A JPS551653A (en) | 1980-01-08 |
| JPS6148184B2 true JPS6148184B2 (ja) | 1986-10-23 |
Family
ID=13547400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7444478A Granted JPS551653A (en) | 1978-06-19 | 1978-06-19 | Switching unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS551653A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5863631U (ja) * | 1981-10-23 | 1983-04-28 | 八重洲無線株式会社 | 制御電圧供給回路 |
| JPS60193532A (ja) * | 1984-03-15 | 1985-10-02 | Canon Inc | 成膜装置 |
| JPS60160659U (ja) * | 1984-04-03 | 1985-10-25 | 株式会社田村電機製作所 | 電話機の電源回路 |
| CN102237675B (zh) * | 2010-04-26 | 2014-07-23 | 鸿富锦精密工业（深圳）有限公司 | 电子装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50329A (ja) * | 1973-05-08 | 1975-01-06 | ||
| JPS50159238A (ja) * | 1974-06-11 | 1975-12-23 | ||
| JPS5134198U (ja) * | 1974-09-03 | 1976-03-13 |
-
1978
- 1978-06-19 JP JP7444478A patent/JPS551653A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50329A (ja) * | 1973-05-08 | 1975-01-06 | ||
| JPS50159238A (ja) * | 1974-06-11 | 1975-12-23 | ||
| JPS5134198U (ja) * | 1974-09-03 | 1976-03-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS551653A (en) | 1980-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5452233A (en) | Contactless ignition system | |
| JPS6148184B2 (ja) | ||
| JP3095102B2 (ja) | 突入電流防止回路 | |
| US4163182A (en) | Actuating circuit for D.C. motor | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| JPH082894Y2 (ja) | 電源スイッチ回路 | |
| US4470678A (en) | Electric motor drive device for camera | |
| JPS647701B2 (ja) | ||
| JPS5652737A (en) | Strobe circuit | |
| JPS6122345Y2 (ja) | ||
| JPS5847455Y2 (ja) | 自動電力オフ装置 | |
| JPH01110022A (ja) | 電源装置 | |
| JPH063451Y2 (ja) | 電流供給回路 | |
| JPS5923372Y2 (ja) | プランジヤ−駆動回路 | |
| KR850001959Y1 (ko) | 모우터의 구동시간 조절회로 | |
| JPS6316030Y2 (ja) | ||
| JPH021006Y2 (ja) | ||
| JPS6316029Y2 (ja) | ||
| JPS6240408Y2 (ja) | ||
| JPH0445300Y2 (ja) | ||
| JPH09306322A (ja) | リレー駆動装置 | |
| JP2710334B2 (ja) | 電力増幅装置 | |
| JP3247411B2 (ja) | ヒータ制御回路 | |
| JPH09261024A (ja) | スイッチング回路 | |
| JPS6114275Y2 (ja) |