JPS59176844A

JPS59176844A - デ−タ処理装置

Info

Publication number: JPS59176844A
Application number: JP58051135A
Authority: JP
Inventors: Masahiko Yamamouri; 山毛利　雅彦
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-03-25
Filing date: 1983-03-25
Publication date: 1984-10-06
Also published as: JPH0227690B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は例外処理を行なうデータ処理装置に関し、特に
命令の取出しにおける例外発生時での例外処理に関する
。

（従来技術）データ処理装置においてプログラムを実行する場合には
、さ１ざまな例外が検出されることがあり、例えば、不
正な命令の実行による例外、アドレス計算やアドレス変
換における例外、演算における例外などが検出されるこ
とがある。

例外が検出されると、データ処理装置では例外処理が行
なわれる。

一般に例外処理は割込みを起動し、例外を引き起こした
プログラムを中断すべくオペレーティングシステムに通
知される。　しかし、特に条件付き分岐命令の分岐先の
アドレス計算や、アドレス変換に関する例外が検出され
た場合には、一般に実際に分岐条件が成立したときに限
って例外処理が行なわれ、分岐条件が成立しない場合に
はその例外は無視される。

したがって、例外が検出されたときには、その例外を引
き起こした命令語を調査し、条件付き分岐命令であれば
、分岐条件を判定してから例外処理を行々うべきか否か
を判断しなくてはならない。　ところが、命令の取出し
時に例外が検出されると、一般にその命令の取出しは抑
止されるので、正しい命令語が取出されない。

したがって例外が検出され、その例外を引き起こした命
令語を調査しようとしたときには、以前に使用した命令
語を調査してしまう。

それが条件付き分岐命令であった場合には、例外処理を
行なうべきが否かの判断を誤ってしまうので、従来は第
１図のフローチャートに示すように、命令語の取出しに
おける例外を判断する特別な処理を必要とすると云う欠
点があった。

（発明の目的）本発明の目的は、命令の取出しにおいて例外を検出した
場合には、報告する命令語の命令コード部を予め定めら
れた値に置換えることにより、命令取出し時に検出され
た例外の例外処理において、特別な処理を必要としない
データ処理装置を提供することにある。

（発明の構成）本発明によるデータ処理装置は記憶装置を備えたもので
あり、命令取出し手段と、例外検出手段と、命令レジス
タ手段と、例外受付は手段とを具備して構成したもので
ある。

命令取出し手段は命令コード部を含む命令語を記憶装置
よシ取出すだめのものであシ、例外検出手段は命令の取
出しに関するアクセス例外を検出するためのものである
。

また、命令レジスタ手段は命令語を保持するためのもの
であり、例外受付は手段は命令語の命令コード部の内容
と例外検出報告情報とに応答して例外を受付けるだめの
ものである。

本発明においては、例外検出手段における例外検出に応
答して、命令レジスタ手段の出力において例外受付けが
抑止され々いような、予め定められた値に命令コード部
の内容を置換えるように構成したものである。

（実施例）次に本発明の実施例について図面を参照して詳細に説明
する。

第２図は、本発明によるデータ処理装置の一実施例の概
略図である。

第２図において、１は命令ユニット、２は演算ユニット
、３は記憶制御ユニットである。

いっぽう、第３図は、第２図の記憶制御ユニット３の一
実施例をさらに詳細に説明した図である。　第３図にお
いて、３０１はアドレス選択回路であシ、命令ユニット
１から送られてくるメモリアドレスを虐択するものであ
る。

まだ、３０２はメモリアドレスレジスタ、３０３ハキャ
ッシュ制御回路であり、信号線２０４を介して演算ユニ
ット２に接続され、信号線２０５を介して命令ユニット
１に接続されている。

３０４はアクセス例外検出回路であり、信号線２０６を
介して演算ユニット１２に接続され、信号線２０７を介
して命令ユニット１に接続されている。

次に、第４図は命令ユニット１の一実施例をさらに詳細
に説明した図である。

第４図において、１００は命令レジスタであシ、オペラ
ンドアドレスを示しているＸ部ならびにＸ部と、命令コ
ードを示すｆＪＰ部とにより構成されている。

また、１０１は例外コードレジスタであシ、命令取出し
における例外コードを保持するためのものである。　　
１０２はフリップフロップであり＼命令取出し時に例外
を検出した場合には、論理値１にセットされるものであ
る。

１０３はインデックスレジスタファイル、１０４は例外
検出回路であり、不正命令コードと不正アドレス修飾と
をチェックするだめのものでおる。

１０５はアドレス加算回路であり、信号線２０１ニよシ
記憶制御ユニット３にオペランドアドレスを送出するた
めのものである。

１０６は定数発生回路、１０７はメ・１の、：１択回路
であり、第１の選択回路１０７は定数発生回路１０６の
出力か、あるいは命令レジスタ１００のＵＰ部かを切換
えて選択するものである。

１０８は第２の選択回路であり、例外検出回路１０４の
出力か、あるいは例外コードレジスタ１０１かを切換え
て選択するためのものである。

１０９はオペランドアドレスレジスタである。

また、１１０は解読法命令レジスタであり、解読済の命
令語を保持するだめのものである。

１１１は解読済命令に対応する例外コードを保持するだ
めの例外コード保持レジスタである。

１１２は牙３の選択回路である。　　１１３は命令カウ
ンタであり、処理すべき命令のアドレスを保持するだめ
のものである。

１１４は加算回路であり、命令カウンタ１１３の出力を
１だけ増分するだめのものであるっ１１５は例外受付判
定回路である。

次に第３図、ならびに第４図を参照して本発明によるデ
ータ処理装置の一実施例の動作を説明する。

最初に、一般の命令処理について説明する。

命令カウンタ１１３に保持されているアドレスが信号線
２０２を介して記憶制御ユニット３に送出され、アドレ
ス選択回路３０１によシ選択され、メモリアドレスレジ
スタ３０２にセットされる。

次に、このメモリアドレスにしだがってキャッシュ制御
回路３０３から命令語が読出され、信号線２０５を介し
て命令レジスタ１００にセットされる。　命令レジスタ
１００のＸ部にしたがってインデックスレジスタファイ
ルが参照され、その出力と命令レジスタ１００のＸ部と
がアドレス加算回路１０５により加算され、オペランド
アドレスが信号線２０１を介して記憶制御ユニット３に
送出される。

これとともに、加算結果がオペランドアドレスレジスタ
１０９にセットされ、釣合レジスタ１００の内容が解読
法命令レジスタ１１０にセットされる。　このとき、例
外検出回路１０４によシ例外が検出されると、メモリア
クセスは抑止され、例外コードが例外コードレジスタ１
１１にセットされる。　命令語が命令レジスタ１００に
取出されると、命令カウンタ１１３の内容は加算回路１
１４により１だけ増分される。

記憶制御ユニット３によりオペランドが読出され、演算
ユニット２により演算が実行されて命令は終了する。

次に、命令取出し時に例外を検出した場合の動作につい
て説明する。

一般の命令処理と同様に、命令カウンタ１１３に保持さ
れているアドレスがメモリアドレスレジスタ３０２にセ
ットされる。

そこで、キャッシュ制御回路３０３により命令語が’Ｍ
Ｅ出され、アクセス例列検出回路３０４によりメモリア
クセスに関する例外の有無がチェックされる。　そこで
、例外が検出されると、信号線２０８を介してキャッシ
ュ制御回路３０３にデータの読出しを中止するよう指示
が送出され、信号線２０７を介して例外コードレジスタ
１０１に例外の詳細内容を示すコードがセットされる。

これとともに、フリップフロップ１０２の状態が１にセ
ットされる。

７リツプフロツプ１０２の状態が１にセットされると、
第１の選択回路１０７は定数発生回路１０６の出力を選
択し、命令コード部分が定数発生回路１０６の出力に置
換えられた命令語が解読法命令レジスタ１１０にセット
される。

また１第２の選択回路１０８は例外コードレジスタ１０
１の出力を選択する。　このとき１オペランドアドレス
は生成されるが意味を持たず、メモリアクセスは抑止さ
れる。

解読法命令レジスタ１１０の内容と例外コードレジスタ
１１１の内容とは、例外受付は判定回路１１５により判
定され八：負算ユニット２に対して例外処理の起動を行
なう。　この際、命令の取出しにおける例外か否かを特
別に判断する必要はない。

（発明の効果）本発明には以上説明したように、命令語の取出しにおい
て例外を検出した場合、報告すべき命令語の命令コード
部を予め定められた値に置換えずように構成することに
より、例外処理において複雑な処理を除去し、制御を単
純化できるという効果がある。

【図面の簡単な説明】

オ１図は、従来技術によるデータ処理装置の動作を示す
フローチャートである。オ２図は、本発明によるデータ処理装置の一実施例を示
す概略図である。】・３図は、オ２図に示しだ記憶制御ユニットの一実施
例を示すブロック図である。オ４（スは、オ２図に示した命令ユニットの一実施例を
示すブロック図である。１・・・命令ユニット２・・・演算ユニット３・・・記憶制御ユニット１００、１０１、１０９、１１０、１１１、３０２・・
・レジスタ１０２・・・フリツブフロップ１０３・・・ファイル１０４、３０４・・・例外検出回路１０５、１１４・・・加算回路１０６・・・例外発生回路１０７、１０８、１１２、３０１・・・選択回路１１３
・・・カウンタ１１５・・・例外営利は判定回路２０】〜２０８・・・信号線３０３・・・キャッシュ制御回路特許出願人　日本電気株式会社代理人　弁理士　　井　ノ　ロ　　　壽オ１図２４Ｃォ２図オ′３図

Claims

【特許請求の範囲】

記憶装置を備えたデータ処理装置において・命令コード
部を含む命令語を前記記憶装置より取出すための命令取
出し手段と、前記命令の取出しに関するアクセス例外を
検出するだめの例外検出手段と、前記命令語を保持する
だめの命令レジスタ手段と、前記命令語の前記命令コー
ド部の内容と例外検出報告とに応答して例外を受付ける
ため９例外受付は手段とを具備して構成し、前記例外検
出手段における前記例外検出に応答して、前記命令レジ
スタ手段の出力において例外受付けが抑止されないよう
な予め定められた値に前記命令コード部の内容を置換え
るように構成したことを特徴とするデータ処理装置。