JPS6270954A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6270954A JPS6270954A JP60208714A JP20871485A JPS6270954A JP S6270954 A JPS6270954 A JP S6270954A JP 60208714 A JP60208714 A JP 60208714A JP 20871485 A JP20871485 A JP 20871485A JP S6270954 A JPS6270954 A JP S6270954A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- word
- operand
- instruction
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に、リスト形式のデー
タ処理におけるオペランドの予測フェッチ法を行うため
の情報処理装置に関するものである。
タ処理におけるオペランドの予測フェッチ法を行うため
の情報処理装置に関するものである。
従来、ある命令の実行において、オペランドは、その命
令の実行時又はその命令がブリフェッチされデコードが
完了した時にキャッシュ記憶装置からフェッチされるよ
うになっていた。
令の実行時又はその命令がブリフェッチされデコードが
完了した時にキャッシュ記憶装置からフェッチされるよ
うになっていた。
上述した従来のオペランドフェッチ法においては、実行
する命令又は実行しようとする命令に関するオペランド
のみがキャッシュ記憶装置からロードされ、必要なオペ
ランドがキャッシュ記憶装置に存在するかどうかのチェ
ックはその度に行われる。そのため、最悪の場合、オペ
ランドのフェッチの度にキャッシュミスを引き起こす可
能性がある。特に、処理するデータがリスト形式である
場合には、後続の命令のオペランドが現在の命令のオペ
ランド語またはその次の語の予め定められた部分をアド
レスとみなすことにより指定されるものである可能性が
高いため、オペランドがキャッシュ記憶装置内に存在す
る可能性は高くなく、通常のデータ処理に比べて処理速
度が低下するという問題があった。
する命令又は実行しようとする命令に関するオペランド
のみがキャッシュ記憶装置からロードされ、必要なオペ
ランドがキャッシュ記憶装置に存在するかどうかのチェ
ックはその度に行われる。そのため、最悪の場合、オペ
ランドのフェッチの度にキャッシュミスを引き起こす可
能性がある。特に、処理するデータがリスト形式である
場合には、後続の命令のオペランドが現在の命令のオペ
ランド語またはその次の語の予め定められた部分をアド
レスとみなすことにより指定されるものである可能性が
高いため、オペランドがキャッシュ記憶装置内に存在す
る可能性は高くなく、通常のデータ処理に比べて処理速
度が低下するという問題があった。
このような問題点を解決するために本発明は、リスト形
式のデータのロード動作を含む命令を検出する検出手段
と、この命令によって指定された記憶単位をロードする
とともにこの記憶単位に続く次の記憶単位も同時にロー
ドするロード手段と、命令の内容とロードされたそれぞ
れの記憶単位の内容とにより指定された記憶単位か次の
記憶単位かのいずれかを選択する選択手段とを設けるよ
うにしたものである。
式のデータのロード動作を含む命令を検出する検出手段
と、この命令によって指定された記憶単位をロードする
とともにこの記憶単位に続く次の記憶単位も同時にロー
ドするロード手段と、命令の内容とロードされたそれぞ
れの記憶単位の内容とにより指定された記憶単位か次の
記憶単位かのいずれかを選択する選択手段とを設けるよ
うにしたものである。
本発明においては、ロード手段は、選択された記憶単位
の予め定められた部分をアドレスとみなし、このアドレ
スにより指定された記憶単位を含むブロックがキャッシ
ュ記憶装置に存在しない場合、ブロックを実際に使用す
る前にキャッシュ記憶装置にロードする。
の予め定められた部分をアドレスとみなし、このアドレ
スにより指定された記憶単位を含むブロックがキャッシ
ュ記憶装置に存在しない場合、ブロックを実際に使用す
る前にキャッシュ記憶装置にロードする。
本発明に係わる情報処理装置の一実施例が適用された情
報処理システムを図に示す。図において、１は情報処理
装置、２は記憶装置、３は信号線であり、情報処理装置
１は、命令実行回路１１．キャッシュ記憶装置１２．命
令のフェッチとデコードを行う検出手段としての命令デ
コード回路１３、記憶単位としてのオペランド語と次の
語をフェッチするロード手段としてのオペランドフェッ
チ回路１４．フェッチしたオペランド語と次の語のいず
れをプリフェッチすべきかを決定する選択ロジック回路
１５．オペランド語か次の語かを選択する選択手段とし
ての選択回路１６．信号線２０〜２９から構成される。
報処理システムを図に示す。図において、１は情報処理
装置、２は記憶装置、３は信号線であり、情報処理装置
１は、命令実行回路１１．キャッシュ記憶装置１２．命
令のフェッチとデコードを行う検出手段としての命令デ
コード回路１３、記憶単位としてのオペランド語と次の
語をフェッチするロード手段としてのオペランドフェッ
チ回路１４．フェッチしたオペランド語と次の語のいず
れをプリフェッチすべきかを決定する選択ロジック回路
１５．オペランド語か次の語かを選択する選択手段とし
ての選択回路１６．信号線２０〜２９から構成される。
信号線２１によりフェッチされた命令語がリスト形式の
記憶単位としてのデータのロード動作を含むことを命令
デコード回路１３が検出すると、この命令デコード回路
１３は、信号線２２によって、その命令のデコード結果
を命令実行回路１１へ伝えるとともに、信号線２３によ
って、選択ロソジク回路１５に上記命令がデコードされ
たことを通知する。
記憶単位としてのデータのロード動作を含むことを命令
デコード回路１３が検出すると、この命令デコード回路
１３は、信号線２２によって、その命令のデコード結果
を命令実行回路１１へ伝えるとともに、信号線２３によ
って、選択ロソジク回路１５に上記命令がデコードされ
たことを通知する。
命令実行回路１１は、オペランドフェッチ回路１４に対
して、オペランド語に加えて次の語のフェッチも行うこ
とを信号線２４により指令する。
して、オペランド語に加えて次の語のフェッチも行うこ
とを信号線２４により指令する。
キャッシュ記憶装置１２からの記憶単位としてのオペラ
ンド語と次の語は信号線２５によりオペランドフェッチ
回路１４へ取り込まれ、必要な語のみが信号線２６によ
り命令実行回路１１へ伝えられる。同時に選択ロジック
回路１５と選択回路１６にも信号線２５を通じてオペラ
ンド語と次の語が取り込まれる。
ンド語と次の語は信号線２５によりオペランドフェッチ
回路１４へ取り込まれ、必要な語のみが信号線２６によ
り命令実行回路１１へ伝えられる。同時に選択ロジック
回路１５と選択回路１６にも信号線２５を通じてオペラ
ンド語と次の語が取り込まれる。
選択ロジック回路１５は、信号線２３を介して伝送され
てくる命令デコード回路１３の内容とフェッチしたオペ
ランド語の内容と次の語の内容とから、オペランド語か
次の語かのいずれかを選択する判断をし、信号線２７に
より選択回路１６に通知する。
てくる命令デコード回路１３の内容とフェッチしたオペ
ランド語の内容と次の語の内容とから、オペランド語か
次の語かのいずれかを選択する判断をし、信号線２７に
より選択回路１６に通知する。
選択回路１６は、オペランド語か次の語かを選択し、そ
の結果を信号線２８に出力する。
の結果を信号線２８に出力する。
オペランドフェッチ回路１４は、信号線２８を通じて入
力された語の予め定められた部分をアドレスとみなし、
信号線２９を通じて、キャッシュ記憶装置１２にそのア
ドレスの指す記憶単位としての語を要求する。キャッシ
ュ記憶装置１２にその記憶単位を含むブロックがない場
合、その記憶単位を実際に使用する簡に記憶装置２から
そのブロックを読み出してキャッシュ記憶装置１２にロ
ードする。キャッシュ記憶装置１２に対するオペランド
フェッチ回路１４の要求が、要求された語を含むブロッ
クがキャッシュ記憶装置１２内に存在することが保証さ
れているような要求の場合、オペランドフェッチ回路１
４はキャッシュ記憶装置１２から返却される語を無視す
る。
力された語の予め定められた部分をアドレスとみなし、
信号線２９を通じて、キャッシュ記憶装置１２にそのア
ドレスの指す記憶単位としての語を要求する。キャッシ
ュ記憶装置１２にその記憶単位を含むブロックがない場
合、その記憶単位を実際に使用する簡に記憶装置２から
そのブロックを読み出してキャッシュ記憶装置１２にロ
ードする。キャッシュ記憶装置１２に対するオペランド
フェッチ回路１４の要求が、要求された語を含むブロッ
クがキャッシュ記憶装置１２内に存在することが保証さ
れているような要求の場合、オペランドフェッチ回路１
４はキャッシュ記憶装置１２から返却される語を無視す
る。
選択ロジック回路１５におけるオペランド語かその次の
語かを選択する条件としては、たとえば、命令がオペラ
ンド語の方向に連鎖したリスト形式のデータを処理する
ことを含蓄している場合にはオペランド語を選択し、オ
ペランド語の次の語に連鎖していることを含蓄している
場合には次の語を選択するといったような条件が考えら
れる。また、語にその語の型（例えばリスト形式か否か
）を表わす情報（タグやアドレス範囲）が含まれている
場合には、たとえば、リスト形式を表わす語を優先的に
選択するなどの方法が考えられる。
語かを選択する条件としては、たとえば、命令がオペラ
ンド語の方向に連鎖したリスト形式のデータを処理する
ことを含蓄している場合にはオペランド語を選択し、オ
ペランド語の次の語に連鎖していることを含蓄している
場合には次の語を選択するといったような条件が考えら
れる。また、語にその語の型（例えばリスト形式か否か
）を表わす情報（タグやアドレス範囲）が含まれている
場合には、たとえば、リスト形式を表わす語を優先的に
選択するなどの方法が考えられる。
以上説明したように本発明は、リスト形式のデータのロ
ード動作を含む命令を検出した場合、その命令の内容と
フェッチしたオペランド語の内容と次の語の内容とによ
りオペランド語か次の語かを選択し、その語の予め定め
られた部分をアドレスとみなし、そのアドレスが指す語
を含むブロックを予めキャッシュ記憶装置にロードして
おくことにより、後続の命令の実行時において、オペラ
ンドがキャッシュ記憶装置内に存在する可能性を高め、
リスト形式のデータの処理速度を向上できる効果がある
。
ード動作を含む命令を検出した場合、その命令の内容と
フェッチしたオペランド語の内容と次の語の内容とによ
りオペランド語か次の語かを選択し、その語の予め定め
られた部分をアドレスとみなし、そのアドレスが指す語
を含むブロックを予めキャッシュ記憶装置にロードして
おくことにより、後続の命令の実行時において、オペラ
ンドがキャッシュ記憶装置内に存在する可能性を高め、
リスト形式のデータの処理速度を向上できる効果がある
。
図は本発明に係わる情報処理装置の一実施例を適用した
場合の情報処理システムを示す系統図である。 １・・・・情報処理装置、２・・・・記憶装置、３．２
０〜２９・・・・信号線、１１・・・・命令実行回路、
１２・・・・キャッシュ記憶装置、１３・・・・命令デ
コード回路、１４・・・・オペランドフェッチ回路、１
５・・・・選択ロジック回路、１６・・・・選択回路。
場合の情報処理システムを示す系統図である。 １・・・・情報処理装置、２・・・・記憶装置、３．２
０〜２９・・・・信号線、１１・・・・命令実行回路、
１２・・・・キャッシュ記憶装置、１３・・・・命令デ
コード回路、１４・・・・オペランドフェッチ回路、１
５・・・・選択ロジック回路、１６・・・・選択回路。
Claims (1)
- リスト形式のデータのロード動作を含む命令を検出する
検出手段と、前記命令によって指定された記憶単位をロ
ードするとともにこの記憶単位に続く次の記憶単位も同
時にロードするロード手段と、前記命令の内容と前記ロ
ードされたそれぞれの記憶単位の内容とにより前記指定
された記憶単位か次の記憶単位かのいずれかを選択する
選択手段とを備え、前記ロード手段は、前記選択された
記憶単位の予め定められた部分をアドレスとみなし、こ
のアドレスにより指定された記憶単位を含むブロックが
キャッシュ記憶装置に存在しない場合、前記ブロックを
実際に使用する前に前記キャッシュ記憶装置にロードす
ることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208714A JPS6270954A (ja) | 1985-09-24 | 1985-09-24 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208714A JPS6270954A (ja) | 1985-09-24 | 1985-09-24 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6270954A true JPS6270954A (ja) | 1987-04-01 |
Family
ID=16560866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208714A Pending JPS6270954A (ja) | 1985-09-24 | 1985-09-24 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6270954A (ja) |
-
1985
- 1985-09-24 JP JP60208714A patent/JPS6270954A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4807113A (en) | Microprogrammed control data processing apparatus in which operand source and/or operand destination is determined independent of microprogram control | |
| JPH02310624A (ja) | データ処理装置 | |
| JPS6270954A (ja) | 情報処理装置 | |
| US9501667B2 (en) | Security domain prediction | |
| JPS60225262A (ja) | ２重キヤツシユメモリを有するパイプラインプロセツサ | |
| JP3507193B2 (ja) | ロード・ストア命令処理装置 | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JPH0342723A (ja) | データ処理装置 | |
| JPS6288043A (ja) | 情報処理装置 | |
| JPS60231241A (ja) | プログラム先行フエツチ制御方式 | |
| JPS6240555A (ja) | プリフエツチ制御方式 | |
| JPH0715662B2 (ja) | 命令の先取りを行なう情報処理装置 | |
| JPH08286914A (ja) | メモリ制御装置 | |
| JPH10187531A (ja) | キャッシュメモリのプリフェッチ方式 | |
| EP0557077A1 (en) | Method for switching between memory management modes | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JPH02100740A (ja) | キャッシュ・メモリユニットのブロック・ロード動作方式 | |
| JPS61210431A (ja) | 情報処理装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH0258648B2 (ja) | ||
| JPS6232507B2 (ja) | ||
| JPH0769800B2 (ja) | データ処理装置 | |
| JPS58181146A (ja) | マイクロプログラム制御装置 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPH03119424A (ja) | 情報処理方式及び装置 |