JPS59174942A - 演算制御装置 - Google Patents
演算制御装置Info
- Publication number
- JPS59174942A JPS59174942A JP58049929A JP4992983A JPS59174942A JP S59174942 A JPS59174942 A JP S59174942A JP 58049929 A JP58049929 A JP 58049929A JP 4992983 A JP4992983 A JP 4992983A JP S59174942 A JPS59174942 A JP S59174942A
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- operand
- data
- calculation
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3812—Devices capable of handling different types of numbers
- G06F2207/3816—Accepting numbers of variable word length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は可変長データを扱う演算制御装置に関する。
一般にこの種可変長データを扱う演算装置においては、
加減算処理を実行する際、データが可変長であることか
秒、第１オペランドと第２オペランドとのデータ長が異
なるのが普通である。また各オペランドの上位桁は、実
゛質的演算には無意味な数値″θ″で占められているこ
とが多い。この際、従来では、第１オペランドと第２オ
ペランドのうち、何れ゛か長い方のデータ長に合わせて
演算を行なっており、その演算結果のデータを第１オイ
ランドの領域に格納し、演算結果に伴うコンディション
コードを生１ｆｆｌしていた。従って、従来では実質的
に影響されない冗長演算に費される時間が多く、演算の
高速化を計る上で大きな妨げとなっていた。
加減算処理を実行する際、データが可変長であることか
秒、第１オペランドと第２オペランドとのデータ長が異
なるのが普通である。また各オペランドの上位桁は、実
゛質的演算には無意味な数値″θ″で占められているこ
とが多い。この際、従来では、第１オペランドと第２オ
ペランドのうち、何れ゛か長い方のデータ長に合わせて
演算を行なっており、その演算結果のデータを第１オイ
ランドの領域に格納し、演算結果に伴うコンディション
コードを生１ｆｆｌしていた。従って、従来では実質的
に影響されない冗長演算に費される時間が多く、演算の
高速化を計る上で大きな妨げとなっていた。
本発明は上記実情に鑑み々されたもので、可変長データ
の演算を行なう演算装置において、実質的に影響を及ぼ
すことのない冗長演算を回避して、可変長データの演算
を高速に実行できるようにした演算制御装置を提供する
ことを目的とする。
の演算を行なう演算装置において、実質的に影響を及ぼ
すことのない冗長演算を回避して、可変長データの演算
を高速に実行できるようにした演算制御装置を提供する
ことを目的とする。
本発明は、第２オペランドフェッチ時に、第２オペラン
ドの有効桁数を算出し、更にその有効桁数を用いてオー
バフロー発生有無のグリチェックを行なう機能を備えて
、オーバフローの発生が事前に検知された際はその演算
を行なわすオーバフローの発生を示すコンディションコ
ードを生成し、又、オーバ７０−の発生しないことが事
前に検知された際は、演算に必要充分な第１オ被ランド
＋１桁分の演算のみを実行するようにしたもので、これ
によシ演算結果に影響を及はすことのない冗長演算を避
け、実質的な可変長データ演算処理速度を向上せしめた
ものである。
ドの有効桁数を算出し、更にその有効桁数を用いてオー
バフロー発生有無のグリチェックを行なう機能を備えて
、オーバフローの発生が事前に検知された際はその演算
を行なわすオーバフローの発生を示すコンディションコ
ードを生成し、又、オーバ７０−の発生しないことが事
前に検知された際は、演算に必要充分な第１オ被ランド
＋１桁分の演算のみを実行するようにしたもので、これ
によシ演算結果に影響を及はすことのない冗長演算を避
け、実質的な可変長データ演算処理速度を向上せしめた
ものである。
以下図面を参照して本発明の一実施例を説明する。第１
図は本発明の一実施例を示すブロック図である。図中、
１０は主記憶、２０は演算部、３０はデータファイルで
ある。４０は第２オペランドフェッチ時に、主記憶１０
からデータファイル３０へ読込まれるデータからリーデ
ィングゼロ（Ｌｅａｄｉｎｇ Ｚｅｒｏ ）の個数（桁
数）ＬＺＮ’ｉ検出するリーディングゼロ検出部であり
、５゛０はこのリーディングゼロ検出部３０で検出され
たリーディングゼロの個数ＬＺＮと第２オペランドのデ
ータ長から第２オペランドの有効桁数を算出する有効桁
数算出部である。ｅｏＶｉ上記有効桁数算出部５０で算
出された有効桁数と第１オペランドのデータ長とにもと
づいてオーバフローの発生有無を事前にチェックするオ
ーバフロープリチェック部である。
図は本発明の一実施例を示すブロック図である。図中、
１０は主記憶、２０は演算部、３０はデータファイルで
ある。４０は第２オペランドフェッチ時に、主記憶１０
からデータファイル３０へ読込まれるデータからリーデ
ィングゼロ（Ｌｅａｄｉｎｇ Ｚｅｒｏ ）の個数（桁
数）ＬＺＮ’ｉ検出するリーディングゼロ検出部であり
、５゛０はこのリーディングゼロ検出部３０で検出され
たリーディングゼロの個数ＬＺＮと第２オペランドのデ
ータ長から第２オペランドの有効桁数を算出する有効桁
数算出部である。ｅｏＶｉ上記有効桁数算出部５０で算
出された有効桁数と第１オペランドのデータ長とにもと
づいてオーバフローの発生有無を事前にチェックするオ
ーバフロープリチェック部である。
第２図は上記有効桁数算出部５０の構成を示すブロック
図である。図中、２１は第２オペランドのデータ長（バ
イト数）を示すデータ（以下Ｌｅｎｇｔｈ Ｉｆと称す
）を格納するレジスタ、２２は第２オペランドの置かれ
る主記憶ｌＯ上のアドレス下位２ビツトデータ（以下Ｂ
ｏｕｎｄａｒｙ ＩＩと称す）を保持するレジスタであ
る。２３は上記リーディングゼロ検出部４０で検出され
たリーディングゼロの個数を示すデータ（以下ＬＺＮと
称す）が主記憶１０の全語（フルワード）単位に相当す
る桁数（ここでは全語単位を４バイトとし、従ってパッ
ク形式で８桁とする）であるか否かの判定を行なうＬＺ
Ｎ＼８判定部である。２４はＬｅｎｇｔｈ Ｕを左１ビ
ツトシフト（２倍）したデータＬｅｎｇｔｈ ＊ ２、
又はＬＺＮの何れか一方を選択するセレクタ、２５は１
３ｏｕｎｄａｒｙ ｌを左１ビツトシフト（２倍）した
データＢｏｕｎｄａｒｙ ＩＩ ＊ ２、又はレジスタ
２７のデータ（Ｒ，ｅｇ ＩＩ）の何れか一方を選択す
るセレクタである。２６はセレクタ２４．２５の出力デ
ータを受けて加ｑ：又は減算を行なう加減算器である。
図である。図中、２１は第２オペランドのデータ長（バ
イト数）を示すデータ（以下Ｌｅｎｇｔｈ Ｉｆと称す
）を格納するレジスタ、２２は第２オペランドの置かれ
る主記憶ｌＯ上のアドレス下位２ビツトデータ（以下Ｂ
ｏｕｎｄａｒｙ ＩＩと称す）を保持するレジスタであ
る。２３は上記リーディングゼロ検出部４０で検出され
たリーディングゼロの個数を示すデータ（以下ＬＺＮと
称す）が主記憶１０の全語（フルワード）単位に相当す
る桁数（ここでは全語単位を４バイトとし、従ってパッ
ク形式で８桁とする）であるか否かの判定を行なうＬＺ
Ｎ＼８判定部である。２４はＬｅｎｇｔｈ Ｕを左１ビ
ツトシフト（２倍）したデータＬｅｎｇｔｈ ＊ ２、
又はＬＺＮの何れか一方を選択するセレクタ、２５は１
３ｏｕｎｄａｒｙ ｌを左１ビツトシフト（２倍）した
データＢｏｕｎｄａｒｙ ＩＩ ＊ ２、又はレジスタ
２７のデータ（Ｒ，ｅｇ ＩＩ）の何れか一方を選択す
るセレクタである。２６はセレクタ２４．２５の出力デ
ータを受けて加ｑ：又は減算を行なう加減算器である。
２７は加減算器２６の出力データを一時保持するための
レジスタであり、以下その保持データをＲｅｇ［と称す
。
レジスタであり、以下その保持データをＲｅｇ［と称す
。
第３図は上記オーバ７０−ゾリチエツク部６０の構成を
示すブロック図である。図中、３）は第２オペランドの
シフト桁数を示すデータＮを格納するレジスタであり、
３２は第１オペランドのデータ長（バイト数）を示すデ
ータし１を貯えるレジスタである。３３は“０”、上記
シフト桁数データＮ 、 Ｒｅｇ ｌ、及びＲｅｇ Ｉ
Ｉ Ｗ（Ｒｅｇｌｌを１ビツト右シフトしてＡにしたデ
ータ）の何れか一つを選択するセレクタ、３４は上記デ
ータＬ１、このデータＬ１を左１ビツトシフトしたデー
タＬ１＊２、及びレジスタ３６に貯えられたデータの何
れか一つを選択するレジスタである。３５はセレクタ３
３．３４の出力データを渣 受けて加算又は減算を行なう１算器、３６はこの減算器
３５の出力データを一時保持するためのレジスタである
。
示すブロック図である。図中、３）は第２オペランドの
シフト桁数を示すデータＮを格納するレジスタであり、
３２は第１オペランドのデータ長（バイト数）を示すデ
ータし１を貯えるレジスタである。３３は“０”、上記
シフト桁数データＮ 、 Ｒｅｇ ｌ、及びＲｅｇ Ｉ
Ｉ Ｗ（Ｒｅｇｌｌを１ビツト右シフトしてＡにしたデ
ータ）の何れか一つを選択するセレクタ、３４は上記デ
ータＬ１、このデータＬ１を左１ビツトシフトしたデー
タＬ１＊２、及びレジスタ３６に貯えられたデータの何
れか一つを選択するレジスタである。３５はセレクタ３
３．３４の出力データを渣 受けて加算又は減算を行なう１算器、３６はこの減算器
３５の出力データを一時保持するためのレジスタである
。
以下第１図乃至第３図を参照して一実施例の動作を説明
する。ここでは加減算のように第１オペランドと第２オ
ペランドとの間で演算ヲ行ない、その結果を第１オペラ
ンドの領域に格納する場合を考える。先ず演算の実行に
際し、第２オペランドが主記憶１ｏがら読出され、デー
タ処理装置内のデータファイル３ｏに格納される。この
際デ′−夕は高速化のため、すべて上記（；ｉ １ｏの
全語境界から全語単位（例えば４バイト単位）で読出さ
れる。主記憶１０から読出された全語単位のデータはデ
ータファイル３・０に格納される際、リーディングゼロ
検出部４０に入力され、パック形式１０進数の１桁に相
描する４ビット曝位で、最上位桁よ！ｌｌ″０”の個数
すなわちＬＺＮが求められる。このリーディングゼロ検
出部４θで求められたＬＺＮは有効桁数算出部ｓｏｒｇ
、入力される。有効桁数算出部５０は上記リーディング
ゼロ検出部４０で求められたＬＺＮと第２オペランドの
データ長にもとづいて以下に示す（１）、（１１）の手
順により第２オペランドの有効桁数を求める。
する。ここでは加減算のように第１オペランドと第２オ
ペランドとの間で演算ヲ行ない、その結果を第１オペラ
ンドの領域に格納する場合を考える。先ず演算の実行に
際し、第２オペランドが主記憶１ｏがら読出され、デー
タ処理装置内のデータファイル３ｏに格納される。この
際デ′−夕は高速化のため、すべて上記（；ｉ １ｏの
全語境界から全語単位（例えば４バイト単位）で読出さ
れる。主記憶１０から読出された全語単位のデータはデ
ータファイル３・０に格納される際、リーディングゼロ
検出部４０に入力され、パック形式１０進数の１桁に相
描する４ビット曝位で、最上位桁よ！ｌｌ″０”の個数
すなわちＬＺＮが求められる。このリーディングゼロ検
出部４θで求められたＬＺＮは有効桁数算出部ｓｏｒｇ
、入力される。有効桁数算出部５０は上記リーディング
ゼロ検出部４０で求められたＬＺＮと第２オペランドの
データ長にもとづいて以下に示す（１）、（１１）の手
順により第２オペランドの有効桁数を求める。
（ｉ） Ｒｅｇ １１４− Ｂｏｕｎｄａｒｙ ］Ｉ＊
２ ＋ Ｌｅｎｇｔｈ＊２（ｆり Ｒｅｇ １１４−
Ｒｅｇ ＩＩ ＬＺＮここで、（１）は各オペランド
がバイトアドレス指定可能であるのに対し、第２オペラ
ンドフエツチの際の主記憶１０からの読出しが全語嘔位
で行なわれることによる桁補正であり、（１１）は最終
的に有効桁数を求めるためのものである。尚、主記憶１
０から読出された全語単位のデータのうち、第２オペラ
ンドに含１れない不要データはＯ”として扱われる。上
記した（１）、（１１）の演算動作を第２図を参照して
説明する。先ず（１）の演算時は、セレクタ２４がレジ
スタ２１に貯えられたＬｅｎｇｔｈ ＩＩの２倍（左１
ビツトシフト）の値、すなわちＬｅｎｇｔｈ ＩＩ ＊
２を選択し、セレクタ２５がレジスタ２２に貯えられ
たＢｏｕｎｄａｒｙ ＩＩの２倍（左１ビツトシフト）
の値すなわちＢｏｕｎｄａｒｙ ■＊ ２を選択して、
この各セレクタ２４．２５の出力が加減算回路２６によ
り加算され、その結果がＲｅｇｌ［としてレジスタ２７
に貯えられる。これにより不要データ部分を含めた第２
オペランドデータの桁数が求まる。次に、（１］）の演
算時は、セレクタ２４がレジスタ２７のデータ（Ｒｅｇ
Ｕ ）を選択し、手しクタ２５がリーディングゼロ検
出部４０からの全語単位（８桁分）のＬＺＮを選択して
、Ｒｅｇ Ｉｔ −ＬＺＮの減算が加減回路２６により
行なわれ、その結果がレジスタ２７に貯えられる。この
Ｒｅｇ ｌ −ＬＺＮの減算がＬＺ１％８、またはＲｅ
ｇ Ｉｔ −ＬＺＮ＜Ｏとなるまで繰返されることによ
り、レノヌク２７に１最終的な第２オペランドの有効桁
数を示すデータが入力され保持される。
２ ＋ Ｌｅｎｇｔｈ＊２（ｆり Ｒｅｇ １１４−
Ｒｅｇ ＩＩ ＬＺＮここで、（１）は各オペランド
がバイトアドレス指定可能であるのに対し、第２オペラ
ンドフエツチの際の主記憶１０からの読出しが全語嘔位
で行なわれることによる桁補正であり、（１１）は最終
的に有効桁数を求めるためのものである。尚、主記憶１
０から読出された全語単位のデータのうち、第２オペラ
ンドに含１れない不要データはＯ”として扱われる。上
記した（１）、（１１）の演算動作を第２図を参照して
説明する。先ず（１）の演算時は、セレクタ２４がレジ
スタ２１に貯えられたＬｅｎｇｔｈ ＩＩの２倍（左１
ビツトシフト）の値、すなわちＬｅｎｇｔｈ ＩＩ ＊
２を選択し、セレクタ２５がレジスタ２２に貯えられ
たＢｏｕｎｄａｒｙ ＩＩの２倍（左１ビツトシフト）
の値すなわちＢｏｕｎｄａｒｙ ■＊ ２を選択して、
この各セレクタ２４．２５の出力が加減算回路２６によ
り加算され、その結果がＲｅｇｌ［としてレジスタ２７
に貯えられる。これにより不要データ部分を含めた第２
オペランドデータの桁数が求まる。次に、（１］）の演
算時は、セレクタ２４がレジスタ２７のデータ（Ｒｅｇ
Ｕ ）を選択し、手しクタ２５がリーディングゼロ検
出部４０からの全語単位（８桁分）のＬＺＮを選択して
、Ｒｅｇ Ｉｔ −ＬＺＮの減算が加減回路２６により
行なわれ、その結果がレジスタ２７に貯えられる。この
Ｒｅｇ ｌ −ＬＺＮの減算がＬＺ１％８、またはＲｅ
ｇ Ｉｔ −ＬＺＮ＜Ｏとなるまで繰返されることによ
り、レノヌク２７に１最終的な第２オペランドの有効桁
数を示すデータが入力され保持される。
上述の如くして、有効桁数算出部５０で求められた杷２
オペランドの有効桁数値すなわちレジスタ２７に貯えら
れたＲｅｇ ｎは、オーツぐフロープリチェ、り部６０
に送られ、オーツぐフロー有無を事前に検出するための
演算に供される。
オペランドの有効桁数値すなわちレジスタ２７に貯えら
れたＲｅｇ ｎは、オーツぐフロープリチェ、り部６０
に送られ、オーツぐフロー有無を事前に検出するための
演算に供される。
オーバフロープリチェック部６０のノリチェックは、第
１オペランドのデータ桁数＋１桁（Ｌｅｎｇｔｈ Ｉ
＋１ ）と、上述した第２オペランドの有効桁数（Ｒｅ
ｇＩＩ）との比較によりなされるもので、（Ｌｅｎｇｔ
ｈｌ＋１ ）−１’ｊｅｇｌ［の結果、その値が負であ
ればオーバフローが発生するものと判断する。即ち第３
図において、セレクタ３３で選択されたＲｅｇｎとセレ
クタ３４で選択されたＬ１＊２とか加減初：器３５に入
力され、Ｌ’ｌ＊２−Ｒｅｇｌ［の減算の結果、ＯＩＩ
又は負であれば、オーバフローが発生するものと判断す
る。ここでオー・ぐフロー有りの判断時においては、そ
の演算を演算部２０により実行せず、その演算を処理終
了として、オーバフローラ示すコンディションコートヲ
生成する。又、上記演讃：の結果、オーバフロー無しの
判断か表された際は、演算部２０により、第１オペラン
ド＋１桁分の演算が実行される。
１オペランドのデータ桁数＋１桁（Ｌｅｎｇｔｈ Ｉ
＋１ ）と、上述した第２オペランドの有効桁数（Ｒｅ
ｇＩＩ）との比較によりなされるもので、（Ｌｅｎｇｔ
ｈｌ＋１ ）−１’ｊｅｇｌ［の結果、その値が負であ
ればオーバフローが発生するものと判断する。即ち第３
図において、セレクタ３３で選択されたＲｅｇｎとセレ
クタ３４で選択されたＬ１＊２とか加減初：器３５に入
力され、Ｌ’ｌ＊２−Ｒｅｇｌ［の減算の結果、ＯＩＩ
又は負であれば、オーバフローが発生するものと判断す
る。ここでオー・ぐフロー有りの判断時においては、そ
の演算を演算部２０により実行せず、その演算を処理終
了として、オーバフローラ示すコンディションコートヲ
生成する。又、上記演讃：の結果、オーバフロー無しの
判断か表された際は、演算部２０により、第１オペラン
ド＋１桁分の演算が実行される。
ここで本発明の一実施例では、命令語に規定されたシフ
ト数Ｎにより第２オペランドのシフトを指示することが
できる。この場合、第１オペランドとシフト後の第２オ
ペランドとで演算が行なわれるため、第２オペランドの
有効桁数は、シフト数Ｎによシ、左シフトの場合は拡大
さｈ、右シフトの場合は縮小さレル。
ト数Ｎにより第２オペランドのシフトを指示することが
できる。この場合、第１オペランドとシフト後の第２オ
ペランドとで演算が行なわれるため、第２オペランドの
有効桁数は、シフト数Ｎによシ、左シフトの場合は拡大
さｈ、右シフトの場合は縮小さレル。
また、本実施例では１０進数データとして・（ツク形式
とゾーン形式の両方を扱う。・ｅツク形式の場合、１桁
は４ビツトで扱うのに対し、ゾーン形式の場合、１桁は
８ビツトで扱われる。
とゾーン形式の両方を扱う。・ｅツク形式の場合、１桁
は４ビツトで扱うのに対し、ゾーン形式の場合、１桁は
８ビツトで扱われる。
従って、オーバフローのプリチェックは次の様に力る。
（なおシフト数Ｎはシフト桁数を示し、左シフトの場合
正、右シフトの場合負のｆｉｋ（２の補数表示）であら
れされるものとし、また第１第４ランド長１ｓｔ 、バ
イト単位で、Ｌｌであられされるものとする。） （１）ノＰ、り形式１０進数の場合 （Ｌ１＊２＋１） （Ｒｅｇｌｆ＋Ｎ）＜０（１１）
ゾーン形式１０進数の場合（Ｌｌ＋１）−（ＲｅＨ
ＩＩ／２＋Ｎ）（０上記の演算の結果、負の場合、即ち
アダーからのキャリーがあった場合、オーバフロー発生
とし、演習［（例えば加算）を行なわず処理終了する。
正、右シフトの場合負のｆｉｋ（２の補数表示）であら
れされるものとし、また第１第４ランド長１ｓｔ 、バ
イト単位で、Ｌｌであられされるものとする。） （１）ノＰ、り形式１０進数の場合 （Ｌ１＊２＋１） （Ｒｅｇｌｆ＋Ｎ）＜０（１１）
ゾーン形式１０進数の場合（Ｌｌ＋１）−（ＲｅＨ
ＩＩ／２＋Ｎ）（０上記の演算の結果、負の場合、即ち
アダーからのキャリーがあった場合、オーバフロー発生
とし、演習［（例えば加算）を行なわず処理終了する。
上述したように、第２オペランドの有効桁数′ｌｃ調べ
、更にそれによジオ−バフローのプリチェックを行々う
ことによシ、演算前に明らかにオーバフローが発生する
ことがわかっている場合は、その演算を省略し、またプ
リチェックによりオーバフローと判定されなかった場合
は、演算に必要充分な第１オペランド＋１桁分の演算の
みを行なうことにより、冗長な演算を行なうことを避け
、実質的な処理性能を向上できる。
、更にそれによジオ−バフローのプリチェックを行々う
ことによシ、演算前に明らかにオーバフローが発生する
ことがわかっている場合は、その演算を省略し、またプ
リチェックによりオーバフローと判定されなかった場合
は、演算に必要充分な第１オペランド＋１桁分の演算の
みを行なうことにより、冗長な演算を行なうことを避け
、実質的な処理性能を向上できる。
以上詳記したように本発明によれば、可変長データの演
算を行なう演算装置において、第２オペランドフェッチ
時に、第２オ（ランドの有効桁数を算出し、更にその有
効桁数を用いてオーバフロー発生有無のプリチェックを
行なうようにして、オーバフローの発生が手前検知され
た際はその演算を行なわず、オーバフローの発生を示す
コンディションコードを生成し、又、オーバフローの発
生しないことが事前検知された際は演算に必要充分な第
１オペランド＋１桁分の演算のみを実行することにより
、実質的に影響を及ばずことのない冗長演算を回避して
、可変長データの演算処理を高速に実行できる。
算を行なう演算装置において、第２オペランドフェッチ
時に、第２オ（ランドの有効桁数を算出し、更にその有
効桁数を用いてオーバフロー発生有無のプリチェックを
行なうようにして、オーバフローの発生が手前検知され
た際はその演算を行なわず、オーバフローの発生を示す
コンディションコードを生成し、又、オーバフローの発
生しないことが事前検知された際は演算に必要充分な第
１オペランド＋１桁分の演算のみを実行することにより
、実質的に影響を及ばずことのない冗長演算を回避して
、可変長データの演算処理を高速に実行できる。
第１図は本発明の一実施例を示すブロック図、第２図、
及び第３図はそれぞれ上記実施例の一部の構成を詳細に
示すブロック図である。 １０・・・主記憶、２０・・・演算部、３０・・・デー
タファイル、４ｂ・・・リーディングゼロ検出部、５０
・・・有効桁・＃、算出部、６０・・・オー・９７０一
プリチエツク部〇 出願人代理人 弁理士 鈴 江 武 彦第 １ 図 第２図 第３図
及び第３図はそれぞれ上記実施例の一部の構成を詳細に
示すブロック図である。 １０・・・主記憶、２０・・・演算部、３０・・・デー
タファイル、４ｂ・・・リーディングゼロ検出部、５０
・・・有効桁・＃、算出部、６０・・・オー・９７０一
プリチエツク部〇 出願人代理人 弁理士 鈴 江 武 彦第 １ 図 第２図 第３図
Claims (1)
- 可変長データの演算を行なう演算装置において、第２オ
及ランドの有効桁数を算出する有効桁数算出部と、この
有効桁数算出部で算出された有効桁数と第１オペランド
のデータ長とによジオ−バフローの有無を事前に判定す
るオーバフロープリチェック部と、とのオーバフロープ
リチェック部の判定出力がオーバフロー有を示している
際に演算の実行を取止めてオーバ７０−の発生を示すコ
ンディションコードを生成し、前記判定出力がオーバフ
ロー無しを示している際に第１オペランド長＋１桁分の
演算を実行する手段とを具備してなることを特徴とする
演算制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049929A JPS59174942A (ja) | 1983-03-25 | 1983-03-25 | 演算制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049929A JPS59174942A (ja) | 1983-03-25 | 1983-03-25 | 演算制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59174942A true JPS59174942A (ja) | 1984-10-03 |
Family
ID=12844701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58049929A Pending JPS59174942A (ja) | 1983-03-25 | 1983-03-25 | 演算制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174942A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052567A1 (en) * | 1999-05-13 | 2000-11-15 | Nec Corporation | Accumulator saturation predictor |
| JP2009093877A (ja) * | 2007-10-05 | 2009-04-30 | Honda Motor Co Ltd | 車両の灯体配置構造 |
| GB2568414A (en) * | 2016-09-06 | 2019-05-15 | Jaguar Land Rover Ltd | A lamp assembly for a vehicle, and a vehicle comprising such a lamp assembly |
-
1983
- 1983-03-25 JP JP58049929A patent/JPS59174942A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052567A1 (en) * | 1999-05-13 | 2000-11-15 | Nec Corporation | Accumulator saturation predictor |
| JP2009093877A (ja) * | 2007-10-05 | 2009-04-30 | Honda Motor Co Ltd | 車両の灯体配置構造 |
| GB2568414A (en) * | 2016-09-06 | 2019-05-15 | Jaguar Land Rover Ltd | A lamp assembly for a vehicle, and a vehicle comprising such a lamp assembly |
| GB2568414B (en) * | 2016-09-06 | 2021-10-20 | Jaguar Land Rover Ltd | A lamp assembly for a vehicle, and a vehicle comprising such a lamp assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847053B2 (ja) | デ−タ処理装置 | |
| EP0201833A2 (en) | Instruction processor | |
| JPS59174942A (ja) | 演算制御装置 | |
| JPS58182754A (ja) | 演算処理装置 | |
| US6079011A (en) | Apparatus for executing a load instruction or exchange instruction in parallel with other instructions in a dual pipelined processor | |
| JPH03142533A (ja) | １０進データのチェック回路 | |
| JPS62128331A (ja) | 情報処理装置 | |
| JP2985093B2 (ja) | 演算制御装置 | |
| JPH02127726A (ja) | 情報処理装置 | |
| JP2591250B2 (ja) | データ処理装置 | |
| JPS5922142A (ja) | デ−タ処理装置 | |
| JPS60245046A (ja) | ロジカルシフト演算回路 | |
| JPH0352092B2 (ja) | ||
| JPH0651955A (ja) | 浮動小数点演算機能を持つ情報処理装置 | |
| JPH04316127A (ja) | 情報処理装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPS61294582A (ja) | 演算装置 | |
| JPH0467666B2 (ja) | ||
| JPS5911141B2 (ja) | 演算装置 | |
| JPS6074023A (ja) | 変数チエツク方式 | |
| JPS61216031A (ja) | オペランド・オ−バ−ラツプ検出方式 | |
| JPS63279321A (ja) | マイクロプログラム制御装置 | |
| JPS63181030A (ja) | 特定デ−タパタ−ンにおける演算高速化システム | |
| JPH03217938A (ja) | 浮動小数点丸め正規化装置 | |
| JPS6133215B2 (ja) |