JPS59173866A - ロツク制御方式 - Google Patents

ロツク制御方式

Info

Publication number
JPS59173866A
JPS59173866A JP58049254A JP4925483A JPS59173866A JP S59173866 A JPS59173866 A JP S59173866A JP 58049254 A JP58049254 A JP 58049254A JP 4925483 A JP4925483 A JP 4925483A JP S59173866 A JPS59173866 A JP S59173866A
Authority
JP
Japan
Prior art keywords
lock
lock request
request
signal
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58049254A
Other languages
English (en)
Japanese (ja)
Other versions
JPS6336545B2 (enrdf_load_stackoverflow
Inventor
Susumu Shibazaki
進 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58049254A priority Critical patent/JPS59173866A/ja
Publication of JPS59173866A publication Critical patent/JPS59173866A/ja
Publication of JPS6336545B2 publication Critical patent/JPS6336545B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
JP58049254A 1983-03-24 1983-03-24 ロツク制御方式 Granted JPS59173866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58049254A JPS59173866A (ja) 1983-03-24 1983-03-24 ロツク制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58049254A JPS59173866A (ja) 1983-03-24 1983-03-24 ロツク制御方式

Publications (2)

Publication Number Publication Date
JPS59173866A true JPS59173866A (ja) 1984-10-02
JPS6336545B2 JPS6336545B2 (enrdf_load_stackoverflow) 1988-07-20

Family

ID=12825694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58049254A Granted JPS59173866A (ja) 1983-03-24 1983-03-24 ロツク制御方式

Country Status (1)

Country Link
JP (1) JPS59173866A (enrdf_load_stackoverflow)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626366A (ja) * 1985-07-03 1987-01-13 Hitachi Ltd 記憶制御方式
JPS6367670A (ja) * 1986-09-09 1988-03-26 Fujitsu Ltd システム間共用資源占有情報管理処理方式
JPH02500226A (ja) * 1987-05-01 1990-01-25 ディジタル　イクイプメント　コーポレーション マルチプロセッサコンピュータシステムにおいてシステムリソースへの充分なアクセスを確保するコマンダノード方法及び装置
JPH0625985B2 (ja) * 1987-05-01 1994-04-06 ディジタル イクイプメント コーポレーション 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置
US5341510A (en) * 1987-05-01 1994-08-23 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626366A (ja) * 1985-07-03 1987-01-13 Hitachi Ltd 記憶制御方式
JPS6367670A (ja) * 1986-09-09 1988-03-26 Fujitsu Ltd システム間共用資源占有情報管理処理方式
JPH02500226A (ja) * 1987-05-01 1990-01-25 ディジタル　イクイプメント　コーポレーション マルチプロセッサコンピュータシステムにおいてシステムリソースへの充分なアクセスを確保するコマンダノード方法及び装置
JPH0625985B2 (ja) * 1987-05-01 1994-04-06 ディジタル イクイプメント コーポレーション 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置
US5341510A (en) * 1987-05-01 1994-08-23 Digital Equipment Corporation Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor

Also Published As

Publication number Publication date
JPS6336545B2 (enrdf_load_stackoverflow) 1988-07-20

Similar Documents

Publication Publication Date Title
US3551892A (en) Interaction in a multi-processing system utilizing central timers
US20220156084A1 (en) Processor architecture with micro-threading control by hardware-accelerated kernel thread
US4937733A (en) Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system
US5524247A (en) System for scheduling programming units to a resource based on status variables indicating a lock or lock-wait state thereof
US4665484A (en) Shared memory multiprocessing system & method
US6226717B1 (en) System and method for exclusive access to shared storage
US5893157A (en) Blocking symbol control in a computer system to serialize accessing a data resource by simultaneous processor requests
CN110597640A (zh) 进程间的数据传输方法、装置、终端及计算机存储介质
US6697927B2 (en) Concurrent non-blocking FIFO array
JP2830116B2 (ja) マルチプロセッサシステムにおけるロック制御機構
JPH04308961A (ja) 占有されたプロセスの同期ロックの状態を通知するための手段及び装置
JPH02252010A (ja) マッチ認識特性を持つタイマ・チャンネル
JPH02250119A (ja) 多重タイマ基準機能を有するタイマ
US3309672A (en) Electronic computer interrupt system
JPS59173866A (ja) ロツク制御方式
JPH10143467A (ja) データ処理システムにおいてバス所有権を調停するための方法および装置
US5341510A (en) Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor
US20200264886A1 (en) Reduction of interrupt service latency in multi-processor systems
JPS6332648A (ja) 多重プロセッサ・レベル変更同期装置
CN109614218B (zh) 半导体器件
JP3560534B2 (ja) マルチプロセッサシステムとその排他制御方法
JPH10111857A (ja) マルチプロセッサ
JP2011118756A (ja) 排他制御プログラム、排他制御方法、及び情報処理システム
JP2845542B2 (ja) マルチプロセッサシステムにおける排他制御方式
JPS623367A (ja) 主記憶アクセス方式